堆叠晶体管的制备方法、堆叠晶体管、器件及设备

本申请涉及集成半导体领域，尤其涉及一种堆叠晶体管的制备方法、晶体管、器件及设备。

背景技术：

1、在摩尔定律不断深化的当下，继续推进晶体管尺寸微缩是当前业界研发的热点问题。堆叠晶体管(stacked transistor)通过将两层或多层晶体管在垂直空间内集成，实现进一步提升晶体管集成密度，成为延续集成电路尺寸微缩的重要技术之一。

2、相关技术中，通过晶圆翻转分别制备堆叠晶体管的顶部晶体管与底部晶体管的源漏接触金属与金属互连层。但是，晶圆翻转同时带来了顶部晶体管与底部晶体管的源漏接触金属无法对准的问题。

技术实现思路

1、本申请提供一种堆叠晶体管的制备方法、堆叠晶体管、器件及设备，可以实现顶部晶体管与底部晶体管的自对准接触。

2、第一方面，本申请实施例提供一种堆叠晶体管的制备方法，该方法包括：在衬底上形成半导体结构，半导体结构至少包括依次堆叠的牺牲层、第一半导体结构和第二半导体结构；刻蚀源漏区域的半导体结构，并在源漏区域的牺牲层对应的区域内填充绝缘材料，以形成占位结构；在占位结构上，通过前道工艺，基于第一半导体结构，形成第一晶体管的第一部分，第一部分至少包括第一源漏结构；基于第二半导体结构，形成第二晶体管；对第二晶体管进行倒片，并暴露占位(place holder，ph)结构；去除占位结构，以形成第一晶体管的第一源漏接触金属；通过后道工艺，在第一源漏接触金属上形成第一晶体管的第一金属互连层。

3、在一种可能的实施方式中，去除占位结构，以形成第一晶体管的第一源漏接触金属，包括：去除占位结构，以暴露第一源漏结构；在第一源漏结构上沉积金属材料，以形成第一源漏接触金属。

4、在一种可能的实施方式中，暴露占位结构，包括：去除衬底，以暴露栅极区域内的牺牲层和源漏区域内的占位结构；通过后道工艺，在第一源漏接触金属上形成第一晶体管的第一金属互连层，包括：去除栅极区域内的牺牲层，以形成第一凹槽；在第一凹槽内填充金属材料，以形成第一晶体管的栅极接触金属；在栅极接触金属和第一源漏接触金属上，形成第一金属互连层，其中，栅极接触金属的一侧与第一晶体管的第一栅极结构连接，栅极接触金属的另一侧与第一金属互连层连接。

5、在一种可能的实施方式中，在形成第一源漏接触金属之后，方法还包括：在第一源漏接触金属上沉积介质材料，以形成第一隔离结构，第一隔离结构的一侧在第一方向上与第一源漏接触金属接触，第一方向为与第一半导体结构以及第二半导体结构的堆叠方向垂直的方向；在栅极区域上填充绝缘材料，以形成第二隔离结构，第二隔离结构与第一隔离结构的另一侧在第一方向上接触；去除栅极区域内的牺牲层，以形成第一凹槽，包括：各向异性刻蚀第二隔离结构的一部分与牺牲层，以形成第一凹槽。

6、在一种可能的实施方式中，在刻蚀源漏区域内的第一半导体结构之前，方法还包括：在栅极区域沉积半导体材料，以形成环绕第一半导体结构与第二半导体结构的伪栅结构；基于第一半导体结构，形成第一晶体管的第一部分，包括：在第一半导体结构上外延生长第一源漏结构；在第一源漏结构上形成第一层间介质层；基于第二半导体结构，形成第二晶体管，包括：在第二半导体结构上外延生长第二源漏结构；在第二源漏结构上形成第二层间介质层；去除伪栅结构，以暴露栅极区域内的半导体结构；基于栅极区域内的半导体结构，形成栅极结构，栅极结构包括与第一半导体结构对应的第一栅极结构和与第二半导体结构的第二栅极结构；刻蚀第二层间介质层，以暴露第二源漏结构；在第二源漏结构上沉积金属材料，以形成第二晶体管的第二源漏接触金属；通过后道工艺，在第二源漏接触金属上形成第二晶体管的第二金属互连层。

7、在一种可能的实施方式中，在基于栅极区域内的半导体结构，形成栅极结构之后，方法还包括：在栅极结构的两侧形成栅极切断结构，栅极切断结构用于隔离堆叠晶体管的栅极区域与相邻堆叠晶体管的栅极区域。

8、第二方面，本申请实施例提供一种堆叠晶体管，该堆叠晶体管采用如上述第一方面及其任一实施方式中所述的制备方法制成，包括：第一晶体管；第二晶体管，第一晶体管与第二晶体管堆叠设置；其中，第一晶体管的第一源漏接触金属与第二晶体管的第二源漏接触金属自对准。

9、在一种可能的实施方式中，第一源漏接触金属的一侧与第一晶体管的第一源漏结构连接，第一源漏接触金属的另一侧与第一晶体管的第一金属互连层连接，第二源漏接触金属的一侧与第二晶体管的第二源漏结构连接，第二源漏接触金属的另一侧与第二晶体管的第二金属互连层连接。

10、在一种可能的实施方式中，第一晶体管包括栅极接触金属，栅极接触金属的一侧与第一晶体管的第一栅极结构连接，栅极接触金属的另一侧与第一晶体管的第一金属互连层连接。

11、第三方面，本申请实施例提供一种半导体器件，该半导体器件包括：如上述第二方面所述的堆叠晶体管。

12、第四方面，本申请实施例提供一种电子设备，该电子设备包括：电路板以及如上述第三方面所述的半导体器件，半导体器件设置于电路板。

13、在本申请实施例中，通过在衬底上形成依次堆叠的牺牲层、第一半导体结构和第二半导体结构，然后刻蚀源漏区域内的半导体结构，并在源漏区域的牺牲层对应的区域内填充绝缘材料，以形成占位结构，占位结构用于定位底部晶体管的源漏接触金属所在位置；在占位结构上，通过前道工艺，基于第一半导体结构，形成第一晶体管的第一部分；基于第二半导体结构，形成第二晶体管；倒片并暴露占位结构；去除占位结构，以形成第一晶体管的第一源漏接触金属；通过后道工艺，在第一源漏接触金属上形成第一晶体管的第一金属互连层。在将晶体管倒片后，不需要光刻选择源漏接触金属所在的区域，可以直接通过材料的选择性去除占位结构，在去除占位结构后的凹槽内填充金属材料，以形成与顶部晶体管的源漏接触金属自对准的源漏接触金属。因此，本申请实施例可以实现顶部晶体管与底部晶体管的自对准接触，同时避免了由于顶部晶体管与底部晶体管对不准而导致的短路失效问题。

14、应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本申请。

技术特征：

1.一种堆叠晶体管的制备方法，其特征在于，所述方法包括：

2.根据权利要求1所述的方法，其特征在于，所述去除所述占位结构，以形成所述第一晶体管的第一源漏接触金属，包括：

3.根据权利要求1所述的方法，其特征在于，所述暴露所述占位结构，包括：

4.根据权利要求3所述的方法，其特征在于，在形成所述第一源漏接触金属之后，所述方法还包括：

5.根据权利要求4所述的方法，其特征在于，在刻蚀源漏区域内的第一半导体结构之前，所述方法还包括：

6.根据权利要求5所述的方法，其特征在于，在所述基于所述栅极区域内的半导体结构，形成栅极结构之后，所述方法还包括：

7.一种堆叠晶体管，使用如权利要求1至6任一项所述制备方法制备而成，其特征在于，包括：

8.根据权利要求7所述的堆叠晶体管，其特征在于，所述第一晶体管包括栅极接触金属，所述栅极接触金属的一侧与所述第一晶体管的第一栅极结构连接，所述栅极接触金属的另一侧与所述第一晶体管的第一金属互连层连接。

9.一种半导体器件，其特征在于，包括：如权利要求7或8所述的堆叠晶体管。

10.一种电子设备，其特征在于，包括：电路板以及如权利要求9所述的半导体器件，所述半导体器件设置于所述电路板。

技术总结
本申请提供一种堆叠晶体管的制备方法、堆叠晶体管、器件及设备，方法包括：在衬底上形成半导体结构，半导体结构至少包括依次堆叠的牺牲层、第一半导体结构和第二半导体结构；刻蚀源漏区域的半导体结构，并在源漏区域的牺牲层对应的区域内填充绝缘材料，以形成占位结构；在占位结构上，通过前道工艺，基于第一半导体结构，形成第一晶体管的第一部分，第一部分至少包括第一源漏结构；基于第二半导体结构，形成第二晶体管；对第二晶体管进行倒片，并暴露占位结构；去除占位结构，以形成第一晶体管的第一源漏接触金属；通过后道工艺，在第一源漏接触金属上形成第一晶体管的第一金属互连层。本申请可以实现顶部晶体管与底部晶体管的自对准接触。

技术研发人员：吴恒,彭莞越,蒋婧儒,许晓燕,黎明,黄如
受保护的技术使用者：北京大学
技术研发日：
技术公布日：2025/4/10