半导体器件及集成有超势垒整流器的碳化硅器件的制作方法

本技术涉及半导体，特别涉及一种半导体器件及集成有超势垒整流器的碳化硅器件。

背景技术：

1、现有技术中，常用的整流器一般包括肖特基势垒整流器和超势垒整流器(sbr，super barrier rectifier)。其中，超势垒整流器sbr可以为mos沟道中的多数载流子提供一个低势垒的环境，能够达到更低的反向电压和更低的反向漏电流，并且由于超势垒整流器sbr具有较高的稳定性和可靠性等优点从而被广泛应用于半导体器件中。

2、例如，针对高电压、大电流的工作环境下，通常要求所采用的场效应晶体管具备高耐压特性，此时可使用碳化硅基场效应晶体管代替硅基场效应晶体管。具体来说，碳化硅(sic)是一种带隙高于硅(si)的宽带隙半导体材料，碳化硅的击穿电场高于硅的击穿电场，与硅相比碳化硅即使在高温条件下也可以保持稳定性，因此与硅基场效应晶体管相比碳化硅基场效应晶体管具有高击穿电压和优异的散热性。而针对碳化硅器件而言，为了实现其快速关断、提高反向恢复速度的目的，传统方法中通常需要单独制作用于续流的肖特基势垒二极管芯片(sic sbd芯片)，并通过电路将碳化硅器件与续流用的肖特基势垒二极管芯片(sic sbd芯片)并联。

3、但是，现有技术中通过外接续流用芯片，不仅会增大电路的规模，增加芯片的制造成本，并且还会在电路中引入额外的寄生电容与寄生电感。

技术实现思路

1、本实用新型的目的之一在于提供一种半导体器件，以解决外接芯片时导致电路规模增大，增加芯片的制造成本的问题。

2、为此，本实用新型提供一种半导体器件，衬底；位于所述衬底上的多个第一栅极介质层和多个第一栅极导电层，用于构成多个晶体管器件，所述第一栅极导电层沿着第一方向延伸，多个第一栅极导电层沿着第二方向依次排布，并使多个第一栅极导电层的端部相互电连接，其中部分相邻的第一栅极导电层的端部相互连接而定义出整流区；位于所述衬底上的第二栅极介质层和第二栅极导电层，用于构成超势垒整流器，所述第二栅极介质层和所述第二栅极导电层依次堆叠在所述整流区内，并且所述第二栅极介质层的厚度小于所述第一栅极介质层的厚度，所述第二栅极导电层的长度小于所述第一栅极导电层的长度。

3、可选的，半导体器件还包括：源区，形成在所述第一栅极导电层侧边的衬底内和所述第二栅极导电层侧边的衬底内。

4、可选的，半导体器件还包括：绝缘介质层，覆盖所述第一栅极导电层，并且所述绝缘介质层内还开设有第一接触孔和第二接触孔，所述第一接触孔暴露出所述第二栅极导电层，所述第二接触孔暴露出所述源区；以及，源极金属层，覆盖所述绝缘介质层，并填充所述第一接触孔和所述第二接触孔，以电连接所述源区和所述第二栅极导电层。

5、可选的，部分相邻的第一栅极导电层之间定义为源极连接区，所述源极连接区内形成有接触孔，用于电连接所述源区。

6、可选的，所述衬底上还形成有连接线，所述连接线位于所述第一栅极导电层的端部并沿着第二方向延伸，并且各个第一栅极导电层的端部连接至所述连接线，所述第二栅极导电层的端部与所述连接线保持间距。

7、可选的，半导体器件还包括：栅极金属层，所述栅极金属层形成在所述连接线上，用于电连接所述第一栅极导电层。

8、可选的，由同一导电层形成多个所述第一栅极导电层，所述导电层形成在所述衬底上，并在所述导电层内形成有多个沿着第一方向延伸的第一开口区域和至少一个沿着第一方向延伸的第二开口区域，所述第一开口区域和所述第二开口区域沿着第二方向排布。其中，所述导电层中位于所述第一开口区域沿着第二方向的侧边的部分构成所述第一栅极导电层，所述第一开口区域用于形成源极连接区；所述第二开口区域用于形成所述整流区，所述第二栅极导电层形成在所述第二开口区域内，并且所述第二栅极导电层的长度小于所述第二开口区域的长度。

9、可选的，该半导体器件还包括：绝缘介质层，覆盖所述导电层和所述第二栅极导电层，并在所述绝缘介质层内形成有第一接触孔、第二接触孔和第三接触孔。其中，所述第一接触孔位于所述第二栅极导电层的上方，用于暴露出所述第二栅极导电层；所述第二接触孔位于所述第一开口区域内，用于暴露出源区；所述第三接触孔位于所述导电层的上方，并设置在所述第一栅极导电层的端部外侧，用于暴露出部分所述导电层。

10、可选的，所述第二开口区域的宽度尺寸大于所述第一开口区域的宽度尺寸。

11、本实用新型的另一目的在于提供一种集成有超势垒整流器的碳化硅器件，其包括：如上所述的半导体器件，该半导体器件中的晶体管器件为碳化硅基晶体管器件。

12、本实用新型提供的半导体器件中，将超势垒整流器中的栅极结构设置在相邻的晶体管器件的栅极结构之间，使得超势垒整流器可以和晶体管器件集成设置在同一芯片上，无需外接芯片，有利于提高芯片的抗浪涌能力，防止因芯片一致性较差导致浪涌电流集中在某一芯片上而导致芯片失效的问题；同时，也有利于缩减电路规模，降低芯片的制造成本。并且，在该半导体器件中集成超势垒整流器，还可进一步提高开关速度，降低开关损耗。本实用新型提供的半导体器件例如为集成有超势垒整流器的碳化硅器件，以利于实现碳化硅器件的电路优化和性能提升。

技术特征：

1.一种半导体器件，其特征在于，包括：

2.如权利要求1所述的半导体器件，其特征在于，还包括：

3.如权利要求2所述的半导体器件，其特征在于，还包括：

4.如权利要求2所述的半导体器件，其特征在于，部分相邻的第一栅极导电层之间定义为源极连接区，所述源极连接区内形成有接触孔，用于电连接所述源区。

5.如权利要求1所述的半导体器件，其特征在于，所述衬底上还形成有连接线，所述连接线位于所述第一栅极导电层的端部并沿着第二方向延伸，并且各个第一栅极导电层的端部连接至所述连接线，所述第二栅极导电层的端部与所述连接线保持间距。

6.如权利要求5所述的半导体器件，其特征在于，还包括：栅极金属层，所述栅极金属层形成在所述连接线上，用于电连接所述第一栅极导电层。

7.如权利要求1所述的半导体器件，其特征在于，由同一导电层形成多个所述第一栅极导电层，所述导电层形成在所述衬底上，并在所述导电层内形成有多个沿着第一方向延伸的第一开口区域和至少一个沿着第一方向延伸的第二开口区域，所述第一开口区域和所述第二开口区域沿着第二方向排布；

8.如权利要求7所述的半导体器件，其特征在于，还包括：

9.如权利要求7所述的半导体器件，其特征在于，所述第二开口区域的宽度尺寸大于所述第一开口区域的宽度尺寸。

10.一种集成有超势垒整流器的碳化硅器件，其特征在于，包括：如权利要求1-9任一项所述的半导体器件，所述晶体管器件为碳化硅基晶体管器件。

技术总结
本技术提供了一种半导体器件及集成有超势垒整流器的碳化硅器件。该半导体器件包括衬底；位于衬底上的多个第一栅极介质层和多个第一栅极导电层，用于构成多个晶体管器件，第一栅极导电层沿着第一方向延伸，多个第一栅极导电层沿着第二方向依次排布，并使多个第一栅极导电层的端部相互电连接，其中部分相邻的第一栅极导电层的端部相互连接而定义出整流区；位于衬底上的第二栅极介质层和第二栅极导电层，用于构成超势垒整流器，第二栅极介质层和第二栅极导电层依次堆叠在整流区内，第二栅极介质层的厚度小于第一栅极介质层的厚度，第二栅极导电层的长度小于第一栅极导电层的长度。本技术有利于缩减电路规模，降低芯片制造成本。

技术研发人员：樊如雪,徐承福,罗顶,韩玉亮
受保护的技术使用者：芯联集成电路制造股份有限公司
技术研发日：20240516
技术公布日：2025/2/10