专利名称:贴片式高分子基esd两路集成防护器件的制造方法
技术领域：
本发明涉及过电压保护元件的制造方法，尤其涉及一种贴片式高分子基ESD两路集成防护器件的制造方法。该技术利用了高分子压敏材料的伏-安非线性特征，制备出了ESD防护器件，通过对元件的设计使其具有一定的集成度。
背景技术：
电磁兼容问题是现代电子工业面临的重大挑战，亟需解决。随着现代电子设备向着小型化集成化的方向发展，设备本身附加的功能越来越多且越来越强大。与此同时电子设备中使用的各类元器件对瞬态过电压极为敏感，其结构极易受到过电压的损害而失去部分或全部功能。尤其是静电放电(ESD)损害设备所带来的损失越来越多。
通讯技术的发展日新月异，为了满足视频音频文件的实时在线传输需求，现代通讯设备传输接收数据的速率越来越快。这些设备常常会因为静电从I/O端口进入而损坏设备内部核心部分。这就要求有一种静电抑制技术，能把静电放电产生的强烈静电脉冲导入地面，从而把设备的工作部件有效的保护起来，同时又不会影响传输信号的质量。现有的一些常规静电保护元件包括硅基ESD元件、陶瓷基的MLV与MOV等等。这类元件一般用来对常规电子设备防护静电放电(ESD)。这些常规静电保护元件的固有电容为数十皮法或者更高的数量级，它们不适合保护高速数据传输线路。用这些器件防护高速数据传输设备端口时，由于过高的固有电容而产生较大的插入损耗，从而使高速数据传输过程中发生数据失真或丢失等问题。这就迫切需要我们制造一种静电防护元器件，其固有电容为几个皮法或者更低的数值，能有效的处理ESD瞬变时产生的高电流，且器件的可靠性较高。
由于高分子基器件的固有电容非常小，如果能以高分子基体为主原材料制备一种高分子基ESD两路集成防护器件，那么就能把这类器件的固有电容有效的降下来，并且能满足对高速数据传输设备的ESD防护。并且高分子基ESD器件较容易制成贴片类器件，这类器件同时具有几何形状小的优点，节省线路板的空间，非常符合器件小型化的趋势。这类器件的应用领域非常广阔，可以用在USB2.0、DVI、HDMI、IEEE1394等数据接口的保护，也可用于手机天线、液晶显示器等设备的保护。为了响应市场需求，近些年世界上一些顶级电子防护元器件制造厂商纷纷大力研究开发这种产品，并取得较大的成效。其中较有名的厂商包括Raychem、Copper Bussman、Littelfuse、聚鼎等等。它们相继推出了自己的贴片式高分子基ESD两路集成防护器件。这类器件的尺寸可以做到1812、1206、0805、0603、0402等。甚至在一定程度上做到了集成化，一个元件里面集成2路、4路8路等多路保护线路。而器件本身的固有电容做到1pf以下。器件能够根据不同的应用需要把静电脉冲钳位到数十伏至数百伏等不同的范围。而器件所能承受的ESD脉冲浪涌的能力能够满足IEC61000-4-2的标准，并且器件可以经受数十至数千次的浪涌冲击。这些公司就这类产品申请了多项专利。
高分子基ESD两路集成防护器件常被设计成贴片式器件。这类器件与被保护电路成并联连接。正常工作电压下该元件为高阻状态，当发生静电放电时，ESD防护器件由于量子隧穿效应在极短的时间内转变到低电阻状态，把静电流导向地面。
发明内容本发明的目的在于提供一种贴片式高分子基ESD两路集成防护器件的制造方法。所得器件具有电容低、能有效处理ESD瞬变时产生的高电流。
为达上述目的，本发明提供一种贴片式高分子基ESD两路集成防护器件的制造方法，以芯材为主体，另有端电极、爬锡孔和基板，芯材为由高分子粘合剂、导体粒子、半导体粒子和绝缘粒子构成的复合材料网格体系，其芯材的制造依序包括下述步骤(1)将一种或一种以上高分子粘合剂高速搅拌混合均匀；(2)添加导体粒子，高速搅拌至分布均匀；(3)添加半导体粒子，高速搅拌至分布均匀；(4)添加绝缘粒子，高速搅拌至分布均匀，呈均匀浆料；(5)将制得的浆料脱泡，至每两个导体粒子之间均分布有高分子粘结剂、半导体粒子和绝缘粒子；(6)将脱泡浆料涂覆在基板的加工部位，固化；其中，芯材中各组份含量按体积百分比为高分子粘合剂60～85％导体粒子 2～20％半导体粒子 2～20％绝缘粒子 0.1～5％。
在上述方案基础上，所述的高分子粘合剂中含有固化剂，浆料只要在指定的温度下加热一定时间就能很好地固化并提高强度。
在上述方案基础上，制备好的芯材浆料可印刷在基板上，将电极按设计刻蚀成两路并联的结构。
另外，电极外观作倒角化处理，以增加最终元件的可靠性。
芯材外包覆有通过涂覆、固化形成的包封层。提高器件的电性能和可靠性。
本发明中，所述的高分子粘合剂可以为有机硅树酯、环氧树酯、橡胶中的一种或其组合。高分子粘合剂在芯材中的体积百分含量(％)包括60、65、70、75、80、85％，但不限于此。
所述的导体粒子可以为镍粉、羰基镍、铝粉中的一种或其组合，其粒子半径为5～50微米。导体粒子在芯材中的体积百分含量(％)包括2、3、4、5、10、15、20，但不限于此。
所述的半导体粒子可以为氧化锌、钛酸钡、碳化硅中的一种或其组合，其粒子粒径为5～100微米，或选用纳米级粒子。半导体粒子在芯材中的体积百分含量(％)包括2、3、4、5、6、7、8、9、10、15、20，但不限于此。
所述的绝缘粒子为二氧化硅、氧化铝、氧化镁中的一种或其组合，其粒子粒径为5～100微米，或选用纳米级的粒子。绝缘粒子在芯材中的体积百分含量(％)包括0.1、0.2、0.5、1、2、3、4、5，但不限于此。
本发明的优点是固有电容极低，仅为零点几个皮法，能有效的处理ESD瞬变时产生的高电流，能满足对高速数据传输设备的ESD防护，器件可靠性较高。且器件容易制成贴片类器件，这类器件同时具有几何形状小的优点，节省线路板的空间，非常符合器件小型化的趋势。
图1贴片式高分子基ESD两路集成防护器件的结构示意图图2贴片式高分子基ESD两路集成器件制造工艺流程图。
附图中标号说明1-端电极 2-爬锡孔3-芯材 4-基板具体实施方式
下面结合附图进一步说明本发明是如何实现的如图1贴片式高分子基ESD两路集成防护器件的结构示意图所示，一种贴片式高分子基ESD两路集成防护器件的制造方法，以芯材3为主体，另有端电极1、爬锡孔2和基板4，芯材3为由高分子粘合剂、导体粒子、半导体粒子和绝缘粒子构成的复合材料网格体系，其芯材的制造依序包括下述步骤(1)将一种或一种以上高分子粘合剂高速搅拌混合均匀；(2)添加导体粒子，高速搅拌至分布均匀；(3)添加半导体粒子，高速搅拌至分布均匀；(4)添加绝缘粒子，高速搅拌至分布均匀，呈均匀浆料；(5)将制得的浆料脱泡，至每两个导体粒子之间均分布有高分子粘结剂、半导体粒子和绝缘粒子；(6)将脱泡浆料涂覆在基板的加工部位，固化。
其中，芯材3中各组份含量按体积百分比为高分子粘合剂60～85％导体粒子 2～20％半导体粒子 2～20％绝缘粒子 0.1～5％。
在上述方案基础上，所述的高分子粘合剂中含有固化剂，浆料只要在指定的温度下加热一定时间就能很好地固化并提高强度。
在上述方案基础上，制备好的芯材浆料可印刷在基板上，将电极按设计刻蚀成两路并联的结构。
另外，电极的外观可作倒角化处理，以增加最终元件的可靠性。
电极之间的基板可以刻一个槽或多个锯齿状的V型槽，以利于芯材浆料与基板牢固的啮合。并且总槽宽可以在2～40密耳之间变动。
其中，所述的高分子粘合剂为有机硅树酯、环氧树酯、橡胶中的一种或其组合。所述的导体粒子为镍粉、羰基镍、铝粉中的一种或其组合，其粒子半径为5～50微米。所述的半导体粒子为氧化锌、钛酸钡、碳化硅中的一种或其组合，其粒子粒径为5～100微米，或选用纳米级粒子。所述的绝缘粒子为二氧化硅、氧化铝、氧化镁中的一种或其组合，其粒子粒径为5～100微米，或选用纳米级的粒子。
如图2贴片式高分子基ESD两路集成器件制造工艺流程图所示，整个贴片式高分子基ESD两路集成防护器件的制造方法为预先设计该两路集成防护器件的结构图、通过PCB加工制备符合预先设计的PCB基板、按上述制造芯材的步骤制造芯材(包括涂覆、固化)、外观检测、涂敷包封层、固化包封层、划片、外观检测、电性能检测、测试分档、编带、成品检验。
测试所制得的防护器件的电阻、触发电压等电性能如表一所示从表1中可以看出，我们制得元件的电容值极低，这保证了在高速数据传输的过程中即使信号传输速率达到几个G都不会影响数据信号的质量，这在未来较长一段时间内都是一个很强的优势。另外该元件的漏电流均低于5nA，这保证了该元件几乎不会给被保护电路带来功耗损失。另外该元件的转折电压也会根据不同需要做出相应的调整，这使的该元件在市场应用上有很大的灵活机动性。
表1
权利要求
1.一种贴片式高分子基ESD两路集成防护器件的制造方法，以芯材为主体，另有端电极、爬锡孔和基板，芯材为由高分子粘合剂、导体粒子、半导体粒子和绝缘粒子构成的复合材料网格体系，其芯材的制造依序包括下述步骤(1)将一种或一种以上高分子粘合剂高速搅拌混合均匀；(2)添加导体粒子，高速搅拌至分布均匀；(3)添加半导体粒子，高速搅拌至分布均匀；(4)添加绝缘粒子，高速搅拌至分布均匀，呈均匀浆料；(5)将制得的浆料脱泡，至每两个导体粒子之间均分布有高分子粘结剂、半导体粒子和绝缘粒子；(6)将脱泡浆料涂覆在基板的加工部位，固化；其中，芯材中各组份含量按体积百分比为高分子粘合剂 60～85％导体粒子 2～20％半导体粒子 2～20％绝缘粒子 0.1～5％。
2.根据权利要求
1所述的贴片式高分子基ESD两路集成防护器件的制造方法，其特征在于所述的高分子粘合剂中含有固化剂。
3.根据权利要求
1或2所述的贴片式高分子基ESD两路集成防护器件的制造方法，其特征在于电极按设计刻蚀成两路并联的结构，电极外观作倒角化处理。
4.根据权利要求
3所述的贴片式高分子基ESD两路集成防护器件的制造方法，其特征在于芯材外包覆有通过涂覆、固化形成的包封层。
5.根据权利要求
1所述的贴片式高分子基ESD两路集成防护器件的制造方法，其特征在于所述的高分子粘合剂为有机硅树酯、环氧树酯、橡胶中的一种或其组合。
6.根据权利要求
1所述的贴片式高分子基ESD两路集成防护器件的制造方法，其特征在于所述的导体粒子为镍粉、羰基镍、铝粉中的一种或其组合，其粒子半径为5～50微米。
7.根据权利要求
1所述的贴片式高分子基ESD两路集成防护器件的制造方法，其特征在于所述的半导体粒子为氧化锌、钛酸钡、碳化硅中的一种或其组合，其粒子粒径为5～100微米，或选用纳米级粒子。
8.根据权利要求
1所述的贴片式高分子基ESD两路集成防护器件的制造方法，其特征在于所述的绝缘粒子为二氧化硅、氧化铝、氧化镁中的一种或其组合，其粒子粒径为5～100微米，或选用纳米级的粒子。
专利摘要
一种贴片式高分子基ESD两路集成防护器件的制造方法，以芯材为主体，另有端电极、爬锡孔和基板，芯材为高分子粘合剂、导体粒子、半导体粒子和绝缘粒子构成，其芯材制造依次为将一种或一种以上高分子粘合剂搅拌均匀；添加导体粒子，搅拌布均匀；添加半导体粒子，搅拌均匀；添加绝缘粒子，搅拌均匀；将浆料脱泡，至每两个导体粒子之间均匀分布有高分子粘结剂、半导体粒子和绝缘粒子；将浆料涂覆在基板的加工部位，固化。其中，芯材中各组份含量按体积百分比为高分子粘合剂60－85％；导体粒子2－20％；半导体粒子2－20％；绝缘粒子0.1－5％。优点是电容仅为零点几个皮法，有效处理高电流，且易制成贴片类器件，几何形状小，节省线路板空间。
文档编号H01L21/00GK1997255SQ200610148181
公开日2007年7月11日 申请日期2006年12月27日
发明者胡晓文, 侯李明, 王军, 连铁军, 刘峰 申请人:上海维安热电材料股份有限公司导出引文BiBTeX, EndNote, RefMan