专利名称：解调电路和解调方法
技术领域：
本发明涉及无线电通信中用的一种无线电接收相干检测解调电路及其解调方法，特别涉及用以根据解调器经解调信号的误码率(BER)进行载波恢复的锁相环(PLL)的一种接收载波环路滤波器及其解调方法。
按惯例，锁相解调器都配备有一个载波PLL(锁相环)供再生接收载波用，锁相解调器对所收到的信号进行解调并提取已恢复的时钟脉冲。接收状态变坏时，载波PLL内接收载波环路滤波器的频带就要加以控制，使频带变窄，从而改善了因噪声引起的载波滑移电阻。
在这类解调电路中，举例说，作为控制其中解调器的环路滤波器的频带值的技术方案，提出的方法有好几种。例如，日本公开专利昭62-159505公开了在FM(调频)解调电路中采用接收信号功率作为环路滤波器频带的控制基准值;日本公开专利昭61-136308公开了先求出C/N(载波/噪声比)再用得出的C/N控制环路滤波器频带的作法。
图1是一般解调电路中用C/N控制环路滤波器频带的原理示意图。图1中，信号滤波器40让所收到的信号S通过，输出所收到的信号S11，该收到的信号S11输入到解调器44和C/N鉴频器46。噪声滤波器42让待测定的噪声通过，输出噪声信号S12，该噪声信号S12输入到C/N鉴频器46。C/N鉴频器46将所收到的信号S11与噪声信号S12加以比较，进行C/N测定，控制环路滤波器频带。
如上所述，在一般的解调器中，采用所收到信号的功率和C/N的测定结果作为控制环路滤波器频带的基准值。因此，在接收信号功率作为基准值的情况下，每个系统的基准值为了适应各系统设计出来的不同电路一般输入电平的变化情况要加以改变。此外，在测定C/N的情况下，如图1所示，须要测定接收信号频带的不同频带的功率以测出噪声，而且需要另一个与所接收信号的滤波器不同的滤波器。此外，当所测定噪声所属的频带的出现另一个载波时，检测出的功率电平就会比其载波量的实际噪声量还大，从而知道C/N测定中有误差。
鉴于现有技术的上述问题，因此本发明的目的是提供一种无须使用接收信号功率检测器或C/N检测器就能精确控制环路滤波器频带的解调电路。
本发明的另一个目的是提供一种无须使用接收信号功率检测器或C/N检测器就能精确控制环路滤波器频带的解调方法。
按照本发明的一个方面，本发明提供的解调电路包括一个解调器，包括一个锁相环供接收载波恢复用，或对所输入的接收信号进行锁相恢复以便进行解调并输出经解调的结果，且其中锁相环的环路滤波器频带由控制信号控制;一个误码率监视器，用以检测解调器解调结果的误码率;和一个环路滤波器频带控制器，用以输出控制信号以便根据误码率监视器检测出的误码率控制锁相环的频带。
按照本发明的另一个方面，本发明提供的解调方法包括下列步骤解调步骤，即采用解调器通过锁相恢复或接收载波恢复对所输入的接收信号进行解调，该解调器有一个锁相环以输出解调结果，锁相环有一个环路滤波器;误码率监视步骤，即检测解调器解调结果的误码率;控制信号输出步骤，即输出控制信号，以便根据误码率控制锁环的环路滤波器频带;和频带控制步骤，即用控制信号控制解调器中锁相环环路滤波器的频带。
在解调电路中，最好是由解调器输出所收到的数据和作为解调结果的经恢复的时钟脉冲，且误码监视器有一个纠错器供纠正所收到数据的误差，输出经纠正的数据;此外电路中包括一个延迟电路，用以使所收到的数据延迟一段相应于纠错器中纠错操作所需的时间并输出经延迟的数据;一个比较器，用以将经纠正的数据与经延迟的数据加以比较，以便在经纠正的数据与经延迟的数据不一致时输出误差指示脉冲;一个误差计数器，用以对比较器出来的误差指示脉冲进行计数，其中计数值由外信号清零;一个毕特计数器，用以借助于解调器输出的经恢复的时钟对所收到数据的毕特数计数，并在毕特计数器的计数值达预定值时输出闩锁脉冲并清除毕特计数器的计数值以再次重复计数;和一个闩锁电路，用以借助毕特计数器输出的闩锁脉冲闩锁误差计数器的计数值，其中环路滤波器频带控制器根据闩锁电路所闩锁的计数值输出控制信号。
在本发明的解调方法中，最好是由解调器输出所收到的数据和作为解调结果的经恢复的时钟，且误码率监视步骤包括纠错步骤，即纠正所收到数据的误差并输出经纠错的数据;延迟步骤，即将所收到的数据延迟一段相应于纠错器中纠错操作的时间，输出经延迟的数据;比较步骤，即比较经纠错的数据与经延迟的数据，在经纠正的数据与经延迟的数据不一致时输出误差指示脉冲;误差计数步骤，即对比较步骤得出的误差指示脉冲进行计数，输出计数值，并由外信号清除该计数值;毕特计数步骤，即用解调器输出的经恢复的时钟计出所收到数据的毕特数，且在毕特计数步骤得出的计数值达预定值时，输出闩锁脉冲并清除毕特计数步骤得出的计数值，再次重复计数;和闩锁步骤，即用毕特计数步骤得出的闩锁脉冲闩锁误差计数步骤得出的计数值。
按照本发明，BER(误码率)监视器监视着解调器中得出的经解调的信号，用解调器中载波恢复锁相环的环路滤波器频带根据BER而受控制。
在BER监视器中，将经纠错的所收到数据与纠错前的所收到数据在比较器中彼此加以比较，再由误差计数器对比较结果不一致的次数进行计数。鉴于此计数值表示纠错前的近似误码数，因而对近似误码数的计数要持续某固定的时间以获取所收到的信号纠错前的近似误码率。环路滤波器频带根据该近似误码率而被控制。这样就可以，根据所收到信号的状态精确控制环路滤波器频带。
结合附图阅读下面的详细说明可以更清楚地了解本发明的目的、特点和优点。
图1是现有解调电路的原理图;
图2是本发明解调电路的原理图;
图3是本发明解调电路一个实施例的方框图。
现在参看各附图，其中所有附图中同样的编号和文字表示相同或相应的各部件，因此为简明计，对它们不重复说明。图2中示出了本发明解调电路的原理图。
如图2中所示，在解调电路中，具一个供载波恢复的PLL(锁相环)的解调器12输出所收到的数据S0，所收到的数据S0则输入到供监视所收到数据S0的BER(误码率)并输出经检测的BER值V的BER监视器14。环路滤波器频带控制器16根据BER值V控制载波恢复用的PLL10的环路滤波器的频带，并将控制解调器12环路滤波器频带的控制信号输出到PLL10。
图3示出了图2所示解调电路的结构。图3中，在解调器12中，所收到的IF(中频)信号通过相干解调进行解调，输出所收到的数据S0和经恢复的时钟CL，环路滤波器频带则由环路滤波器频带控制器16输出的控制信号Sc控制。
在BER监视器14中，纠错器20输入所收到的数据S0和从解调器12输出的经恢复的时钟CL，对其进行纠错，并输出经纠正的数据S1。延迟电路22输出所收到的数据S0和经恢复的时钟CL，令所收到的数据延迟一段相当于纠错器20纠错所需的时间，并输出经延迟的数据S2。比较器24输入解调器12输出的经恢复的时钟CL、纠错器20输出的的所收到信号S1和延迟电路22输出的经延迟的所收到信号S2，并将所收到信号S1与经延迟数据S2加以比较，在该两个信号彼此不一致时输出脉冲P1。误差计数器26对比较器24的输出脉冲P1进行计数，输出计数值V1，计数值V1则由外信号加以清除。毕特计数器28用解调器42输出的经恢复时钟CL进行计数。当计数值达预定计数时，毕特计数器28输出脉冲P2，清除计数值，再次重复计数。闩锁电路30用毕特计数器28的输出脉冲P2闩锁误差计数器26输出的计数值V1。环路滤波器频带控制器16根据闩锁电路30的输出值V输出控制信号Sc。
现在再说明图3所示的上述解调电路的工作情况。
首先，当所收到的IF信号输入到解调器12时，解调器12对所收到的IF信号进行相干解调，并将所收到的数据S0和从所收到的数据S0提取的经恢复的时钟CL输出到纠错器20和延迟电路22。纠错器20是采用维特比(Viterbi)解码算法的纠错器，它对输入的所收到数据S0进行纠错并将经纠错的数据S1输出到比较器24。延迟电路22将所输入的收到数据S0延迟一段对应于纠错器20中纠错操作的时间，将经延迟的数据S2输出到比较器24。就是说，为了在比较器24中将经纠错的数据S1与经延迟的数据S2进行比较，所收到数据S0的毕特定时应该匹配。作为比较结果，比较器24将脉冲P1输出到误差计数器26。误差计数器26对比较器24输出的脉冲P1进行计数。在误差计数器26中，计数值用外部输入加以清除，而作为清除该计数值外部输入，则采用毕特计数器28的输出脉冲P2。
当纠错前的值与纠错后的值不同时，比较器24输出RZ(回零)脉冲，并对该脉冲进行计数，误差计数器26就能计出近似的误差次数。在此情况下，之所以不采用误差次数而采用近似的误差次数是因为有待与FEC(前向纠错在接收侧进行的纠错)前所收到的数据加以比较的对象不是所发送的数据而是纠错后的所收到数据，对包含在FEC后的数据中的误码可以从主要误差次数中得出不同的值。然而，纠错前BER的大小与纠错后的不同，当然，纠错前的误差次数多于纠错后的。因此，通过比较纠错前后的毕特，可以得出几乎相等的纠错前后的误码。
毕特计数器28计出解调器12输出的经恢复时钟CL的数目，即所收到数据的结特数。而当毕特计数器28的计数值达预定值时，毕特计数器28输出脉冲P2，并自己清除计数值，再次开始计数。在毕特计数器28中重复这项操作。闩锁电路30应用毕特计数器28输出的脉冲P2闩锁误差计数器26输出的计数值V1。在毕特计数器28进行毕特计数时，闩锁电路30的这个值表示纠错前所收到数据误码的近似总和数，而将这个误差近似总和数除以毕特计数器28计出的毕特数就计算出近似的BER。毕特计数器28的毕特数是预定的，因此环路滤波器频带控制器16只要能得出闩锁电路30的输出值就能计算出BER近似值。根据这个计算出来的BER近似值，环路滤波器频带控制器16输出控制解调器12的环路滤波器频带的控制信号Sc。这样就控制了解调器12的环路滤波器频带。
其次，说明一下BER的一些实施例。这里假设毕特计数器28中的计数毕特数为100，000。
(A)当闩锁电路30的输出值V为“3”时，BER可如下计算出来BER＝3/100，000＝3E-5在此值下，误差很小，所接收数据的Eb/No的估计值高，因而载波滑移率非常小。因此，即使环路滤波器频带扩大时也不会引起载波滑移，因而可用扩大环路滤波器频带来增强抑制振荡器噪声变质作用等的能力。
(B)当闩锁电路30的输出值V为“3，000”时，BER可如下求出BER＝3，000/100，000＝3E-2在此值下，误差大一些，所收到数据的Eb/No估计值低。因此，环路滤波器频带变窄，从而使载波锁相环不致滑移开。
如上所述，按照本发明，采用BER作为控制解调器12环路滤波器频带的基准值，并采用所收到信号本身的BER近似值(FEC前后毕特之间的对比)作为BER。因此解调器12的环路滤波器频带对应于所收到信号线路状态的控制，无须使用传统系统中使用的任何所收到信号的功率检测器、任何C/N检测器等就可以进行。
尽管本发明是就一些特定的实施例进行说明的，但它并不局限于这些实施例而只受到所附权利要求书的限制。不言而喻，在不脱离本发明的范围和精神实质的前提下，熟悉本技术领域的行家们是可以对上述实施例进行更改的。
权利要求
1.一种解调电路，其特征在于，包括一个解调器，包括一个锁相环，供接收载波恢复用，或对所输入的接收信号进行锁相恢复以便进行解调并输出经解调的结果，且其中锁相环的环路滤波器频带由控制信号控制；一个误码率监视器，用以检测解调器解调结果的误码率；和一个环路滤波器频带控制器，用以输出控制信号以便根据误码率监视器检测出的误码率控制锁相环的频带。
2.如权利要求1所述的解调电路，其特征在于，解调器输出所收到的数据和作为解调结果的经恢复的时钟，且误码率监视器包括一个纠错器，用以对所收到的数据进行纠错，输出经纠错的数据;一个延迟电路，用以使所收到的数据延迟一段对应于纠错器中纠错操作的时间，并输出经延迟的数据;一个比较器，用以将纠正的数据与经延迟的数据加以比较，以便在经纠错的数据与经延迟的数据不一致时输出误差指示脉冲;一个误差计数器，用以对比较器出来的误差指示脉冲进行计数，其中计数值由外信号清零;一个毕特计数器，用以借助于解调器输出的经恢复的时钟对所收到数据的毕特数计数，并在毕特计数器的计数值达预定值时输出闩锁脉冲，并清除毕特计数器的计数值以再次重复计数;和一个闩锁电路，用以借助毕特计数器输出的闩锁脉冲闩锁误差计数器的计数值;环路滤波器频带控制器根据闩锁电路所闩锁的计数值输出控制信号。
3.一种解调方法，包括解调步骤，借助于锁相恢复或接收载波恢复用解调器对所输入的接收信号进行解调，该解调器有一个锁相环输出经解调的结果，该锁相环有一个环路滤波器;误码率监视步骤，检测解调器解调结果的误码率;控制信号输出步骤，根据误码率输出用以控制锁相环环路滤波器的频带的控制信号;和频带控制步骤，用控制信号控制解调器中锁相环的环路滤波器的频带。
4.如权利要求3所述的解调方法，其特征在于，在解调步骤中，解调器输出所收到的数据和作为解调结果的已恢复时钟，且误码率监视步骤包括纠错步骤，对所收到的数据进行纠错，并输出经纠错的数据;比较步骤，将经纠错的数据与经延迟的数据加以比较，在经纠错的数据与经延迟的数据不一致时输出误差指示脉冲;误差计数步骤，将比较步骤中得出的误差错指脉冲进行计数，输出由外信号加以清除的计数值;毕特计数步骤，用解调器输出的经恢复的时钟对所收到的数据的毕特数进行计数，并在毕特计数步骤中得出的计数值达预定值时输出闩锁脉冲，且清除毕特计数步骤中得出的计数值，再次重复计数;和闩锁步骤，用毕特计数步骤中得了的闩锁脉冲闩锁误差计数步骤中得出的计数值。
全文摘要
本发明公开了一种解调电路和解调方法。由一个有一个供接收载波恢复或锁相恢复的锁相环的解调器对所输入的收到信号进行解调，锁相环环路滤波器的频带由控制信号控制。解调器解调结果的误码率由误码率监视器检测，再由一个环路滤波器频带控制器根据误码率监视器输出的误码率输出控制信号，检测经解调信号的误码率，并根据检测出的误码率控制解调器锁相环环路滤波器的频带。
文档编号H03D1/00GK1092222SQ9410072
公开日1994年9月14日 申请日期1994年1月13日 优先权日1993年1月13日
发明者河野伸一, 奥居民生 申请人:日本电气株式会社