专利名称：多位十进制-bcd码快速转换电路的制作方法
技术领域：
本发明涉及一种多位十进制数变BCD码的快速转换电路。
目前能完成十进制-BCD码转换的器件有两类，一类是拨码开关，通过机械接点的转换将十进制数变成BCD码。另一类是集成电路，例如国外产品XX147或国内产品C304，该电路只能输出对应于一位十进制数的一组BCD码，而且没有锁存功能。若输入N位十进制数就需要N个集成电路并配N个键盘。在使用拨码开关时常常要经过不需要的中间过程，例如把5变成9时，正拨需要经过6、7、8，反拨需要经过4、3、2、1、0，这对一些特殊的应用场合是不允许的。
本发明的目的是提供一种能实现多位十进制数到BCD码转换的快速转换电路，仅用一个键盘完成任意位数字的转换，而且不必经过中间数字，可以把欲输入的数字直接转换成BCD码。本发明不仅可以取代XX147、C304和各种拨码开关，而且有更广泛的用途。
本发明的技术方案是一种多位十进制-BCD码快速转换电路，包括一个十进制-BCD译码器2，它将键盘1发出的十进制数变成BCD码，其特征在于，有一个由多个并列的锁存电路组成的、能锁存并输出多组从译码器发出的BCD码的锁存器4；在译码器2和锁存器4之间有一个时序控制电路3，它按照译码器2发出的每组BCD码的次序，向锁存器4发出步进选通脉冲，由高位到低位依次选通锁存器中的锁存电路；在译码器2和时序控制电路3之间有一个消抖电路6，它接收译码器发出的、与每组BCD码同步的时序信号，经消抖整形后输入时序控制电路3进行步进选通；在时序控制电路3和锁存器4中的每个锁存电路之间有一个二输入端与门8，时序控制电路3的选通输出端分别和每个与门8的一个输入端连接，与门8的输出端和锁存器中各个锁存电路的CP端连接；有一个微分电路7，其输入端与消抖电路6的输出端连接，其输出端与上述每个与门8的另一个输入端连接；有一个清零电路5，它根据键盘1的清零指令向时序控制电路3和锁存器4发出清零脉冲。
参见图1，译码器2按键盘1给出的十进制数字输出对应的BCD码，每一组四个BCD码对应一位十进制数字，这些BCD码送到锁存器4中每一个锁存电路的输入端准备锁存输出；在送出每组BCD码的同时，译码器向时序控制电路3送一个表征被转换的十进制数字所在位次顺序的信号，使时序控制电路产生一个步进脉冲选通一个锁存电路，它恰好对应于该十进制数字所在的位次顺序，于是该锁存电路将其输入端的BCD码锁存输出，其他锁存电路因未被选通而保持原状态不变。这样随着键盘由高位到低位输入十进制数字，锁存器中的锁存电路也由高位到低位被一一选通，将相应的BCD码逐组锁存输出。只要扩展时序控制电路的步进脉冲位数，并增加相应的锁存电路，就可以实现任意位十进制数字的并行锁存输出。为了消除因按键开关的抖动产生的误动作，确保时序控制电路正确地输出与按键动作一一对应的选通脉冲，在译码器和时序控制电路之间有一个消抖电路6，它接收译码器发出的、与每组BCD码同步的时序信号，经消抖整形后输入时序控制电路进行步进选通；在时序控制电路3和锁存器4中的每个锁存电路之间有一个二输入端与门8，时序控制电路的选通输出端分别和每个与门8的一个输入端连接，与门8的输出端和锁存器4中各个锁存电路的CP端连接；还有一个微分电路7，其输入端与消抖电路6的输出端连接，其输出端与上述每个与门8的另一个输入端连接。这时译码器输出的BCD码仍然送到每个锁存电路的输入端做好锁存准备，译码器输出的位次顺序信号经消抖电路消抖整形后分成两路，一路送时序控制电路产生选通脉冲进入与门8的一个输入端，另一路经微分电路微分后进入与门8的另一个输入端，由与门8的输出信号触发锁存电路翻转完成锁存输出。
本发明的优点是能够实现多位十进制数字到BCD码的快速转换，比使用拨码开关方便，而且不必经中间过程即可直接输入任何数字。与一位十进制-BCD码转换集成电路相比，功能大大增强，仅用一个键盘即可完成任意位数字的输入。
。图1是本发明技术方案的原理方框图。图2是一种可以转换九位十进制-BCD码的本发明实施例的电原理图。图3和图4都是用D触发器组成时序控制电路的原理图。图5是用移位寄存器组成时序控制电路的原理图。图6是通过4017的级连扩展十进制数的位数的原理图。
下面结合附图中的实施例进一步说明本发明的内容。参见图2所示的本发明的一个实施例，其中1是与本发明配套使用的键盘，它应具有0～9十个数字键和一个清零键。2是译码器，它可用矩阵电路、门电路等构成。此处采用较简单的矩阵电路。其作用是将十进制数字0～9转换成相应的BCD码并产生时序控制器所需的时序触发信号。由D16～D25十个二极管组成的或门给出时序触发信号。R5～R9为输出电阻。3是时序控制电路，此处采用的是十进制计数器/脉冲分配器4017。也可以使用C187或其他同类电路，或者用各种移位寄存器、环形计数器组成时序控制电路。4是锁存器，它由多个并列的锁存电路组成，每个锁存电路由一片四D锁存集成电路4042和一片四与门集成电路4081组成，集成电路4042的四个输入端D1～D4分别与集成电路4081的四个与门的输出端连接，该四个与门分别有两个输入端，其中一个与时序控制电路中对应的选通输出端连接，另一个与译码器的四个输出端分别连接。加入四与门集成电路4081，使从译码器来的BCD码在时序控制电路选通输出的控制下才能加到相应锁存电路的输入端，即只有被选通的那个锁存电路的输入端才能收到译码器输出的BCD码，这就进一步保证了数据的准确性。可以用来作锁存电路的器件相当多。本实施例的时序控制电路允许锁存器中最多可以有九个锁存电路，因此本实施例可以完成一组九位或少于九位的十进制数字的转换。一般情况下九位数字已能满足使用。在需要高于九位的情况下可以利用级连技术将转换的位数扩大到任意正整数。
在很多情况下按键开关有可能产生抖动现象，它可能影响电路的正常工作。为了消除开关在接通或断开时的抖动对电路的影响，加入抗抖动电路6和微分电路7。消抖电路由R1、C1组成的RC延时电路和由门电路4081组成的整形电路串联组成；微分电路由并联有二极管D35的电阻R2和电容C3构成的串联回路组成。微分电路的时间常数可以取10～30毫秒，通常在20毫秒左右。与门8受时序控制电路3和微分电路7的控制向锁存电路的CP端输出触发信号。5是清零电路，清零键R直接控制时序控制电路的清零端，并通过隔离二极管D26～D34分别接到九个锁存电路的CP端(CP1～CP9)。清零电路的作用是使时序控制电路回到初始态，并使锁存器的输出全部为零，为新的一组数字输入作准备。如果每次输入的数字的位数是确定值，可以在时序控制电路加适当的反馈，使整个电路在每组数字输完后自动恢复到初始状态，从而省去专门的清零电路。
由于电路中各种传输门的延迟，存在信号竞争现象，影响数据输出的可靠性，为此在与门8和锁存电路之间有消除竞争电路9，它由二极管D36、电容C4和电阻R10构成，二极管的正极接与门8的输出，其负极接锁存电路的CP端，电容C4和电阻R10并联后接在二极管D36负极与地之间。
除了4017之外，可以用其他方法构成时序控制电路，图3是用D触发器构成的时序控制电路的一种原理图。将九个D触发器的Q1、Q2…Q8分别与D2、D3…D9相连并与Q2、Q3…Q9相与，即可得到八个时序控制脉冲A、B…H。图4是另一种方法，为简明起见仅画出产生四个时序控制脉冲的电路。将D触发器的Q1、Q2、Q3分别与D2、D3、D4相连并分别和一个或非门的三个输入端连接，或非门的输出接D1，图中Q1、Q2、Q3、Q4为时序控制脉冲输出。若需n个时序控制脉冲，只要n个D触发器，并将或非门输入端扩展到n个。图5是用移位寄存器构成的时序控制电路。作为示例仅画出用半个CC4015(双4位串入-并出移位寄存器)构成的4位时序控制电路。与门的四个输入端分别接Q1、Q2、Q3、Q4，其输出端接D，从Q1～Q4输出时序控制脉冲。
当需要输入的十进制数字大于9时，可通过4017的级连满足要求。图6是一种级连的原理。此时输入的十进制数字的位数n小于等于22。
本发明的工作原理如下在外接键盘上按下某个数字键时，译码器输出相应数字的BCD码并送往各个锁存电路前的与门中的一个输入端，同时译码器还经由D16～D25组成的或门输出一个高电平脉冲，它经过R1、C1组成的积分器和门电路整形后，一方面送往时序控制电路4017的CP端，另一方面进入由C3、R2、D35所组成的微分电路。同时4017的Q端(Q1～Q9)随着键盘上数字的输入依次呈现高电平，它一方面送到相应锁存电路前的与门的另一个输入端，使译码器输出的BCD码传送到相应锁存电路的输入端，另一方面它还同微分电路的输出一起作为与门8的输入信号控制相应的锁存电路的触发。当微分电路的输出电压降低到门电路的关门电平时，与门8便输出一个负阶跃，在此下降沿作用下，锁存电路将输入的BCD码值输出锁存。当按下清零键时，使4017立即恢复到初始态，Q1～Q9均为低电平，使各个锁存电路的输入端全部为0000，同时经过由R3、R4和D26～D34组成的清零电路产生锁存触发信号，同时触发各个锁存电路将输入的BCD码0000输出锁存。
权利要求
1.一种多位十进制-BCD码快速转换电路，包括一个十进制-BCD译码器(2)，它将键盘(1)发出的十进制数变成BCD码，其特征在于，(1)、有一个由多个并列的锁存电路组成的、能锁存并输出多组从译码器发出的BCD码的锁存器(4)；(2)、在译码器(2)和锁存器(4)之间有一个时序控制电路(3)，它按照译码器(2)发出的每组BCD码的次序，向锁存器(4)发出步进选通脉冲，由高位到低位依次选通锁存器中的锁存电路；(3)、在译码器(2)和时序控制电路(3)之间有一个消抖电路(6)，它接收译码器发出的、与每组BCD码同步的时序信号，经消抖整形后输入时序控制电路(3)进行步进选通；在时序控制电路(3)和锁存器(4)中的每个锁存电路之间有一个二输入端与门(8)，时序控制电路(3)的选通输出端分别和每个与门(8)的一个输入端连接，与门(8)的输出端和锁存器中各个锁存电路的CP端连接；(4)、有一个微分电路(7)，其输入端与消抖电路(6)的输出端连接，其输出端与上述每个与门(8)的另一个输入端连接；(5)、有一个清零电路(5)，它根据键盘(1)的清零指令向时序控制电路(3)和锁存器(4)发出清零脉冲。
2.根据权利要求1所述的转换电路，其特征在于，所说的锁存器(4)由多个并列的锁存电路组成，每个锁存电路由一片四D锁存集成电路4042和一片四与门集成电路4081组成，集成电路4042的四个输入端D1～D4分别与集成电路4081的四个与门的输出端连接，该四个与门分别有两个输入端，其中一个与时序控制电路(3)中对应的选通输出端连接，另一个与译码器(2)的四个输出端分别连接。
3.根据权利要求1或2所述的转换电路，其特征在于，所说的消抖电路(6)由RC延时电路和整形电路串联组成；所说的微分电路(7)由并联有二极管的电阻R2和电容C3构成的串联回路组成。
4.根据权利要求1或2所述的转换电路，其特征在于，所说的时序控制电路(3)由十进制计数器4017组成。
5.根据权利要求3所述的转换电路，其特征在于，所说的时序控制电路(3)由十进制计数器4017组成。
6.根据权利要求3所述的转换电路，其特征在于，在与门(8)和锁存电路之间有消除竞争电路(9)，它由二极管D36、电容C4和电阻R10构成，二极管的正极接与门(8)的输出，其负极接锁存电路的CP端，电容C4和电阻R10并联后接在二极管D36负极与地之间。
7.根据权利要求4所述的转换电路，其特征在于，在与门(8)和锁存电路之间有消除竞争电路(9)，它由二极管D36、电容C4和电阻R10构成，二极管的正极接与门(8)的输出，其负极接锁存电路的CP端，电容C4和电阻R10并联后接在二极管D36负极与地之间。
8.根据权利要求5所述的转换电路，其特征在于，在与门(8)和锁存电路之间有消除竞争电路(9)，它由二极管D36、电容C4和电阻R10构成，二极管的正极接与门(8)的输出，其负极接锁存电路的CP端，电容C4和电阻R10并联后接在二极管D36负极与地之间。
全文摘要
本发明涉及一种多位十进制数变BCD码的快速转换电路，有一个由多个并列的锁存电路组成的、能锁存并输出多组从译码器发出的BCD码的锁存器，在译码器和锁存器之间有一个时序控制电路，它按照译码器发出的每组BCD码的次序，向锁存器发出步进选通脉冲，由高位到低位依次选通锁存器中的锁存电路。本发明可以取代一位十进制-BCD码转换电路和拨码开关，有广泛的用途。
文档编号H03M5/00GK1116787SQ9410744
公开日1996年2月14日 申请日期1994年7月22日 优先权日1994年7月22日
发明者郭业樵, 罗艳强 申请人:中国航空工业总公司第014中心