专利名称：信号处理器的制作方法
技术领域：
本发明涉及包括第n级戴尔塔-希格马调制器(Delta-SigmaModulator)的1位信号处理器，其中n至少为1。本发明的优选实施例涉及音频信号处理，但本发明却并不局限于音频信号处理器。
下面参照附
图1、2和3来描述本发明的背景，其中，图1为已知的戴尔塔-希格马模数转换器的方框图，图2为作为第n级滤波器部分而构成的戴尔塔-希格马调制器的方框图，而图3为噪声整形特性。
已经知道可以通过以至少为耐奎斯特率采样模拟信号和由m位数对采样的幅度编码来将模拟信号转换成数字形式。因此，如果m＝8，采样就量化为8位的精度。一般来说m可以为等于或大于1的任意位数。
为了量化成仅有1位，据知提供了“希格马-戴尔塔模/数转换器”或“戴尔塔-希格马模/数转换器”的模-数转换器(ADC)。此处采用了名词“戴尔塔-希格马”。这种ADC已在由德克萨斯仪器公司的Craig Marven和Gillian Ewers以ISBN 0-904.047-00-8公开的“数字信号处理的简单方法”中描述了。
见图1的这种ADC，模拟输入信号与1位输出信号的积分2(希格马)间的差1(戴尔塔)馈给1位量化器3。输出信号包括逻辑值0和1的位，并分别代表为-1和+1的实际值。积分器3将1位的输出累加，这样其中所存储的值则跟随于模拟信号的值。量化器3随着每个位的产生将累加值增加(+1)1位或减少(-1)1位。ADC需要很高的采样来产生输出位流，其累加值跟随于模拟信号。
下面的描述及权利要求中的“1位”信号意味着信号被量化成诸如由戴尔塔-希格马ADC产生的1位数的精度。
构成n级滤波部分直接处理1位信号的戴尔塔-希格马调制器(DSM)是由N.M.Casey和James A.S.Angus在1993年10月7-10日于纽约的第95届AES会议上的为名“音频信号的1位数字处理”的论文中提出的。图2示出这种DSM滤波部分的第3级(n＝3)的电路图。
见图2，DSM具有一个1位音频信号的输入端4以及产生处理后的1位信号的输出端5。1位信号的位由已知的未示出的钟控装置经DSM所钟控。输出1位信号是由诸如具有零阈值电平的比较器的1位量化器所产生的。DSM具有3级，每级包括连接到输入端4的第一1位乘法器a1、a2、a3，连接到输出端5的第二1位乘法器C1、C2、C3，加法器61，62，63和积分器71，72，73。
1位乘法器将所接收的1位信号乘以P位系数A1、A2、A3、C1、C2、C3，产生P位乘积，这些乘积由加法器61、62、63相加且和加到积分器7上。在加法器62、63的中间级中也将处理级积分器的输出相加。未级包括连接到输入端的另一个1位乘法器A4，它使输入信号被P位系数A4相乘，加法器64将乘积加到处理级的积分器73的输出上。其和加到量化器Q上。
在DSM中，两个的互补算术装置可用来代表正和负的P位数。量化器Q的输入可为正的，在输出量化为+1(逻辑1)，或负的，在输出量化为-1(逻辑0)。
在Casey和Angus的文章中“1位处理器将产生一个1位的输出，该输出包含在不可接受程度的噪声中所隐藏的音频信号中，并且急需使量化的噪声被适当地整形”，隐藏音频信号的噪声是由量化器Q产生的量化噪声。
量化器Q可以是加法器，其第一输入端接收音频信号而第二输入端接收基本上与音频信号无关的随机位流(量化噪声)。在这种电路方案下，在输入端4接收的音频信号由乘法器a1、a2、a3、a4正向馈给输出端5并由乘法器C1、C2、C3从输出端5反馈回来。因此，在正馈路径中的系数A1至A4限定了音频信号Z变换传输函数的零，而在反馈路径中的系数C1-C3限定了音频信号的传输函数的极。
然而噪声信号是由乘法器C1-C3从量化器上反馈来的，这样，系数C1-C3限定噪声信号的传输函数的极。噪声信号的传输函数与输入信号的情况不同。
系数A1-A4和C1-C3在其它所要的特性中首选来提供电路的稳定性。
系数C1-C3用作噪声整形方面，从而如图3实线31所示使音带中的量化噪声减至最少。
系数A1-A4和C1-C3也用于所需的音频信号处理特性。
系数A1-A4和C1-C3的选择可由下列因素促成a)找出所需滤波特性的Z变换H(Z)，例如噪声整形函数；和b)将H(Z)变换成系数。
以上可以由R.W.Adams等人在Joumal of Audio Engineering Society，1991年7/8月的39卷第7/8中的文章“Theory and PracticalImplementation of a Fifth Order Sigma-Delta A/D Converter”中描述的方法来实现。还可以由在上面已有技术部分的描述中所描述的Angus和Casey的文章中的方法来实现。说明分析第五级DSM和用于计算所需滤波特性的系数。
图8示出第五级、DSM，它具有系数a-f和A-E，加法器6和积分器7。积分器7的每一个都提供一个单位的延迟。积分器的输出从左到右由S-W来代表。对DSM的输入是一个信号X(n)，其中n代表采样的钟控序列中的一个采样。对量化器Q的输入是由Y(n)代表的，它也是DSM的输出信号。分析是基于一种工作模式，即假定量化器Q是一个简单的加法器，它将随机噪声加到处理后的信号上。因此在此分析中将忽略量化器。
信号Y(n)＝fx(n)+w(n)，即采样(n)的输出信号Y(n)为输入信号X(n)乘以系数f再加处理积分器7的输出W(n)。
将同一原则用于积分器7的每个输出信号上而产生方程组1。
y[n]＝fx[n]+W[n]w[n]＝w[n-1]+ex[n-1]+Ey[n-1]+v[n-1]v[n]＝v[n-1]+dx[n-1]+Dy[n-1]+u[n-1]u[n]＝u[n-1]+cx[n-1]+Cy[n-1]+t[n-1]t[n]＝t[n-1]+bx[n-1]+By[n-1]+s[n-1]s[n]＝s[n-1]+ax[n-1]+Ay[n-1]这些方程经过Z变换后得方程组2。
y(z)＝fx(z)+W(z)W(z)(1-z-1)＝z-1(eX(z)+EY(z)+V(z))V(z)(1-z-1)＝z-1(dX(z)+DY(z)+U(z))U(z)(1-z-1)＝z-1(cX(z)+CY(z)+T(z))T(z)(1-z-1)＝z-1(bX(z)+BY(z)+S(z))S(z)(1-z-1)＝z-1(aX(z)+AY(z))Z变换方程可解成Y(z)为X(z)的单一函数(方程3)。Y(z)=fX(z)+z-1(1-z-1)(eX(z)+EY(z)+]]>z-11-z-1(dX(z)+DY(z)+]]>z-11-z-1(cX(z)+CY(z)+]]>z-11-z-1(bX(z)+BY(z)+]]>z-11-z-1(aX(z)+AY(z))))))]]>这可被重新表达成方程4，DSM的所需传输数可被表达成串连形式Y(z)X(z)]]>则方程4为Y(z)X(z)=α0+α1z-1+α2z-2+α3z-3+α4z-4+α5z-5β0+β1z-1+β2z-1+β3z-3+β4z-4+β5z-5]]>=f(1-z-1)5+z-1e(1-z-1)4+z-2d(1-z-1)3+z-3c(1-z-1)2+z-4b(1-z-1)+z-5a(1-z-1)5-z-1E(1-z-1)4-z-2D(1--1x)3-z-3C(1-z-1)2-z-4B(1-z-1)-Z-5A]]>
解方程4可以从系数α0-α5中得出系数f-a，从系数β0-β5中得出系数E-A，系数αn和βn以已知方式选择以提供所需的传输函数。
f仅是分子中的Z0项，因此f＝α0。
随后从左边的分子中减去α0(1-z-1)5项，得到算出的α0+α1z-1…+…α5Z-5-α0(1-z-1)5。
与此类似从右边分子中减去f(1-z-1)5。随后e是唯一的z-1项，并与在左边分子中计算出来的对应α1相等。
这个处理过程对分子中的所有项重复进行。
这个处理过程对分母中的所有项重复进行。
本发明建议信号处理器可包括串联或并联耦合的去处理1位信号的多个DSM。这种方案从前面的文章中是无法知道的。
需要在DSM之间提供信号滤波，并在DSM之间维持1位信号流。这种滤波可能需要防止在连续的DSM中不需要的内建的量化噪声。但是，适合的滤波器至少将在多位数中产生的位流相加并且/或者将该位流乘以1个或多个P位系数。该滤波器下游的DSM的所有系数乘法器将接收P位信号并需要变成并不经济的P位乘法器。
根据本发明的一个方面，提供一种信号处理器，它包括一串带有级间滤波的1位第n级的戴尔塔-希格马调制器级，每级具有用于接收1位信号的输入端，用于输出处理过的1位信号的输出端、包括根据输入1位信号产生一个P位信号的线性信号处理部分，提供所需的级间滤波特性并对所述P位信号工作的滤波部分，将处理过的1位信号反馈给滤波部分输出端的加法器以与滤波后的信号求和的噪声整形部分，以及将求和后的信号转换成在所述输出端上的处理过的1位信号的量化器。
根据本发明的另一方面，提供一种用于具有多个级联的戴尔塔-希格马调制器级的信号处理器中的1位第n级(其中n为2或更大值)的戴尔塔-希格马调制器级，所述级具有一个用于接收1位信号的输入端、用于输出处理后的1位信号的输出、包括根据输入1位信号产生一个P位信号的线性信号处理部分，提供所需的级间滤波特性并对所述P位信号工作的滤波部分，将处理过的1位信号反馈给滤波部分输出端的加法器以与滤波后的信号求和的噪声整形部分，以及将求和后的信号转换成在所述输出端上的处理过的1位信号的量化器。
根据本发明，在DSM中提供级间滤波器，并在DSM中对P位信号工作(其中P＞1)从而减小DSM中和任何后续DSM中P位乘法器的数目。
在优选实施例中，级间滤波器为低通滤波器，它将所需信号带外的噪声减少以保持滤波器下游任何DSM的稳定性。
低通滤波器可以包括延迟元件和用于将延迟后的位相加的加法器。该滤波器也可以包括一个或多个系数乘法器。虽然每个乘法器为P位系数产生P位数，但可由后续的非线性部分恢复出1位的形式。
为了较好地理解本发明，参照附图4-7加以描述。
图4具有多个串联第n级DSM的音频信号处理器的方框图；图5为图4的处理器的第n级DSM的电路框图；图6为图5的DSM中低通滤波器的示意框图；图7为图5的DSM的积分器的方框图。
见图4，以1位信号工作的音频信号处理器可包括多个串联的以戴尔塔-希格马调制器(DSM)40-43形式出现的1位信号处理级。DSM可被用于混频器和衰减器。在共同提交的名为“信号处理器”的英国专利申请9624671.5中公开了这种音频信号处理器，但本发明并不局限于这种音频信号处理器。
图4的DSM中的至少一个如图5所示，它示出了本发明的DSM示意图。
图5的第n级DSM包括一个线性部分，在输入端4上接收1位信号的音频信号处理部分50、线性噪声整形部分51、对音频信号部分50的输出进行滤波的低通滤波器52、将低通滤波器52的输出与噪声整形部分51的输出相加的加法器53，以及将加法器53的输出信号转换成1位形式并将1位信号加到DSM的输出5上的量化器Q。DSM是由钟控电路(未示出)以已知的方式控制的。
DSM50最好为第3级的(即n＝3)，在音频信号部分50和在噪声整形部分51具有3个积分级(仅示出了两个)。每个积分器级包括至少一个1位系数乘法器a1、a2、C1、C2和积分器71、71′、72、72′。积分器级(a2、62、72)而不是第一个(a1、61、71)还包括加法器(62)，用于将前级的积分器(71)的输出与当前级的1位乘法器a2的输出相加。如图5所示，提供了最后的非积分器级a4、64、C4、64，它包括1位乘法器a4、C4和加法器64、64′。
如图7所示，示出积分器71、72，71′、72′的实例。它包括延迟元件76和加法器75以及从延迟元件的输出到加法器的反馈连接。加法器累积加到其上的信号的积分值。
并非必须提供一个诸如a2、62、72的积分级、加法器75和加法器62。两个加法器可由1个加法器所代替。
可用参照图2的上述方法相同的方法来计算系数A1-A4和C1-C4。
图6示出低通滤波器52的实例。该滤波器包括两个串联延迟元件510、511、加法器512和系数乘法器513。加法器513加3个信号采样，乘法器513将该和乘以单一系数K。馈给加法器的采样是来自音频信号处理器的加法器64的P位采样。乘法器K乘系数，并产生一个乘积信号，它与加法器53中的噪声整形部分57的输出相加。最后的和由比较器或量化器Q量化成1位形式。
见图3，低通滤波器提供如虚线30所示的滤波特性。在音频段中的量化噪声(带内噪声)得到降低但并未全消。然而在串联的前级DSM中音频段(带外噪声)外的噪声被消除或至少大大降低。应当相信保持后续DSM稳定性是有利的，因为任何噪声的累加，不管是在带内或是在带外即可以稳定地减少。
尽管图6所示的低通滤波器52具有昂贵的多位乘法器，通过将它置于部分50和51的输出与量化器Q的输入之间，乘法器a1-a4和C1-C4会被用作1位乘法器。如果低通滤波器52放在DSM的输入端4的上游，乘法器a1-a4和c1-c4将会需要不希望有的多位乘法器。
因为对于由部分50所提供的零补偿部分51所提供的极的稳定性来说，两个部分50和51的分开将引起不稳定。实际上，不稳定性可能是由在积分器之一上由诸如长时间出现逻辑“1”而累加一个大的积分值所造成的。在DSM的实例中，用了两个互补算术电路，而在积分器中的加法器用作其“外围”电路。即一旦达到加法器75的最大值，进一步的增加将使其值变为零并开始再次增加。这防止了由分开所造成的不稳定。
权利要求
1.一种信号处理器，其特征在于包括一串带有级间滤波的1位第n级(其中n为1或更大值)的戴尔塔-希格马调制器级，每级具有用于接收1位信号的输入端，用于输出处理过的1位信号的输出端、根据输入1位信号产生一个P位信号的线性信号处理部分；提供所需的级间滤波特性并对所述P位信号工作的滤波部分；将处理过的1位信号反馈给滤波部分输出端的加法器以与滤波后的信号求和的噪声整形部分，以及将求和后的信号转换成在所述输出端上的处理过的1位信号的量化器。
2.如权利要求1的处理器，其特征在于滤波部分为用于减少来自前级的量化噪声的低通滤波器。
3.如权利要求1或2的处理器，其特征在于处理器为音频信号处理器。
4.如权利要求1、2或3的处理器，其特征在于n＝3。
5.一种用于具有多个级联的戴尔塔-希格马调制器级的信号处理器中的1位第n级(其中n为1或更大值)的戴尔塔-希格马调制器级，其特征在于所述级具有一个用于接收1位信号的输入端，用于输出处理后的1位信号的输出、根据输入1位信号产生一个P位信号的线性信号处理部分，提供所需的级间滤波特性并对所述P位信号工作的滤波部分；将处理过的1位信号反馈给滤波部分输出端的加法器以与滤波后的信号求和的噪声整形部分，以及将求和后的信号转换成在所述输出端上的处理过的1位信号的量化器。
6.如权利要求5的级，其特征在于n为3或更大值。
7.如权利要求5或6的级，其特征在于滤波部分为低通滤波器。
8.一种具有用于接收1位信号的输入端、用于输出处理过的1位信号的输出端、根据输入1位信号产生一个P位信号的线性信号处理部分的1位第n级(其中n为1或更大值)的戴尔塔-希格马调制器级；提供所需的级间滤波特性并对所述P位信号工作的滤波部分；将处理过的1位信号反馈给滤波部分输出端的加法器以与滤波后的信号求和的噪声整形部分；以及将求和后的信号转换成在所述输出端上的处理过的1位信号的量化器。
全文摘要
一种1位第n级戴尔塔－希格马调制器,其中n至少为1,该调制器包括处理1位信号并产生一个P位输出的线性信号处理部分(50)、对P位信号滤波的滤波器(52)、加法器(53)、耦合到加法器(53)输出端以将P位信号量化成1位输出信号的量化器Q,以及将1位输出信号馈给加法器(53)的噪音整形部分(51)。
文档编号H03M7/32GK1195234SQ9712263
公开日1998年10月7日 申请日期1997年11月27日 优先权日1996年11月27日
发明者P·C·伊斯泰, C·斯莱特, P·D·苏尔佩 申请人:索尼英国有限公司