专利名称：电器件及其制造方法
技术领域：
本发明涉及变容二极管，特别涉及适于集成的变容二极管。例如已发现这种变容二极管用于压控振荡器和锁相环电路，压控振荡器和锁相环电路常用于无线电通信装置中。本发明还涉及这种器件的制造。
变容二极管是一种具有受合适电压或偏置电流控制的电容的电器件。变容二极管例如可用于压控振荡器VCOs，其中振荡器的频率受所加电压或偏置电流的控制。例如在需要可变频率时，或信号需要与基准信号同步时采用VCOs。在无线电通信装置例如便携式/蜂窝电话中，VCOs常用于锁相环PLL电路，产生合适的信号。这些应用的例子有产生与无线电接收机接收的信号同步的基准信号、调制/解调操作和频率合成。现有技术已知有几种适用于集成电路IC技术的变容二极管。R.A Molin和G.F.Foxhall在“Ion-ImplantedHyperabrupt Junction Voltage Variable Capacitors”(IEEE Trans.Electron Device，ED-19，pp267f，1972)中讨论了用pn-二极管作可用于双极、CMOS或BiCMOS技术中的变容二极管。还已知使用肖特基二极管或MOS二极管作变容二极管。例如S.M.Sze在“Physicsof Semiconductor Devices” (John Wiley & Sons 2ndEdition pp.368f)介绍了后者。已知变容二极管的集成取决于IC技术的能力。J.N.Burghartz，M.Soyuer，K.Jenkins在“Integrated RF and MicrowaveComponents in BiCMOS Technology”(IEEE Trans.ElectronDevices Vol.43，pp.1559-1570，Sept.1996)中回顾了按BiCMOS工艺的高频RF应用的集成器件。如第1568页和
图12所述，变容二极管不是标准BiCMOS器件组的一部分。代之以提出了用双极晶体管的集电极-基极结作变容二极管。J.Craninckx和M.S.J.Steyaert在“A1.8-GHz Low-Phase-Noise CMOS VCO Using Optimized HollowSpiral Inductors”(IEEE J.Solid-State Circuits，Vol.32，pp.736-744，May 1997)提出了用p+/n-阱结二极管作VCO中的变容二极管，该二极管可利用CMOS工艺集成。
尽管上述已知形式的变容二极管可以发挥适当的作用，但它们仍具有许多缺点。
已知变容二极管的一个缺点是，由于它们的高串联电阻或需要附加的制造步骤，所以尤其是按常规CMOS工艺的高频应用时，难以实现高品质因子Q。导致了低成品率和高制造成本。
已知pn-结变容二极管的另一个缺点是，在许多应用中，例如用于多数VCO电路时，DC去耦电容器需附加于设计中，使得设计更难以集成于IC中。从外部将DC去耦电容器用于IC提高了整个实施成本，消耗了印刷电路板PCB上的有效空间。在需要小且大量制造的手持装置中，例如便携式电话等中，这些缺点变得更明显。
本发明的目的是提供一种克服或消除了上述问题的变容二极管。
通过提供一种具有随电压变化的电容的电器件可以克服或消除上述问题，该电器件包括半导体材料的第一区；形成于第一区中的半导体材料构成的第二区和第三区，第二和第三区通过隔离区隔离；形成于第一区上至少对应于隔离区的区处的电绝缘层；形成于绝缘层上至少对应于隔离区的区处的基本导电的元件，以便绝缘层电绝缘基本导电的元件与第一、第二和第三区；与基本导电元件连接的第一电极；及与第二和第三区连接的第二电极。
在本发明的优选实施例中，利用MOS晶体管的栅作器件的第一电极，并通过将漏和源连接在一起形成第二电极，提供具有随电压变化的电容的电器件。
通过提供一种具有随电压变化的电容的电器件，克服现有技术的这些问题，所说器件可以利用常规CMOS工艺实现。另外，由于绝缘层(在MOS晶体管的情况下为氧化层)将与第一电极(在MOS晶体管的情况下为栅)连接的基本导电的元件与第二电极(在MOS晶体管的情况下为源/漏)的第二和第三区隔离，该器件例如可用于VCO电路，而不需要DC去耦电容器。
本发明还提供一种使用如上所述的变容二极管的VCO、PLL和无线电通信装置。另外，提供一种制造本发明的变容二极管的方法。
本发明的优点在于，利用常规CMOS工艺，在不附加任何制造步骤的条件下，甚至在高频应用时，也可以实现具有高品质因子Q即低串联电阻的变容二极管。因此可以高成品率低成本地制造变容二极管。
另外，本发明的优点在于，提供一种可利用常规CMOS工艺实现，且设计中不需要DC去耦电容器的VCO。于是，由于IC上不需要DC去耦电容器，且不需要从外部将之加到PCB上的IC，所以可以实现便宜且实际较小的VCO。这些优点甚至在需要小且大量制造的例如便携电话等手持装置中实施时，会变得更明显。
有利的是，本发明通过利用常规CMOS工艺，提供了一种集成压控振荡器和/或锁相环PLL电路，其中包括上述变容二极管。由于无线电通信装置的许多功能可通过常规CMOS工艺集成，所以具有这些功能的VCO和/或PLL电路的集成允许本发明提供一种具有高集成度和小实际尺寸的无线电通信装置。高集成度还降低了制造成本。
图1展示了根据本发明第一实施例的包括PMOS增强晶体管的变容二极管；图2展示了根据本发明第二实施例的包括NMOS增强晶体管的变容二极管；图3展示了根据本发明第三实施例的包括NMOS耗尽晶体管的变容二极管；图4展示了本发明第一实施例的工作情况；图5是本发明第一实施例的等效电路图；图6是本发明第四实施例的压控振荡器的电路图；图7是本发明第五实施例的组合变容二极管的俯视图；图8是沿图7的轴VIII-VIII的剖面图；图9是沿图7的轴IX-IX的剖面图；图10是本发明第六实施例的组合变容二极管的俯视图；图11是沿图10的轴XI-XI的剖面图；图12是沿图10的轴XII-XII的剖面图；图13是沿图10的轴XIII-XIII的剖面图。
下面只用实例介绍本发明的各实施例。应注意，各附图中所示的细节可以不按比例画。相反，图中各细节的尺寸选择为便于理解本发明。
根据本发明，提供一种具有随电压变化的电容的电器件。这种器件也称为变容二极管。应认识到，本发明的变容二极管容易与常规CMOS工艺结合。
图1展示了本发明第一实施例的包括PMOS增强晶体管的变容二极管10。晶体管形成于p型硅衬底11上，n阱12从衬底的第一主表面起形成于p型硅衬底11中，p+源区13和p+漏区14形成于n阱12中。源和漏区13和14的杂质浓度选择为大于阱区12的杂质浓度。此后，较好由氧化硅构成的绝缘层15形成于衬底的第一主表面上，多晶硅栅16形成于绝缘层15上，至少覆盖n阱区12的一部分，隔开源区13和漏区14，这样栅16与n阱区12电绝缘。通过连接源区13和漏区14形成变容二极管10的共用电极CA。分别利用源极17和漏极18构成与源区13和漏区14的连接。变容二极管10的第二电极CB通过栅极19连接到栅16。
图2展示了根据本发明第二实施例的包括NMOS增强晶体管的变容二极管20。晶体管形成于p型硅衬底21中，p阱22从衬底的第一主表面起形成于p型硅衬底21中，n+源区23和n+漏区24形成于p阱22中。源和漏区23和24的杂质浓度选择为大于阱区22的杂质浓度。此后，较好由氧化硅构成的绝缘层25形成于衬底的第一主表面上，多晶硅栅26形成于绝缘层25上，至少覆盖p阱区22的一部分，隔开源区23和漏区24，这样栅26与p阱区22电绝缘。通过连接源区23和漏区24形成变容二极管20的共用电极CA。分别利用源极27和漏极28构成与源区23和漏区24的连接。变容二极管20的第二电极CB通过栅极29连接到栅26。
图3展示了根据本发明第三实施例的包括NMOS耗尽晶体管的变容二极管30。晶体管形成于p型硅衬底31中，n阱32从衬底的第一主表面起形成于p型硅衬底31中，n+源区33和n+漏区34形成于p阱32中。源和漏区33和34的杂质浓度选择为大于阱区32的杂质浓度。此后，较好由氧化硅构成的绝缘层35形成于衬底的第一主表面上，多晶硅栅36形成于绝缘层35上，至少覆盖n阱区32的一部分，隔开源区33和漏区34，这样栅36与n阱区32电绝缘。通过连接源区33和漏区34形成变容二极管30的共用电极CA。分别利用源极37和漏极38构成与源区33和漏区34的连接。变容二极管30的第二电极CB通过栅极39连接到栅36。
更一般说，变容二极管可以限定为具有半导体材料构成的第一区12、22、32，其中形成有半导体材料构成的第二区13、23和33及第三区14、24和34。第二区和第三区通过隔离区隔开。电绝缘层15、25和35形成于第一区12、22和32上至少对应于隔离区的区处。然后，在绝缘层15、25和35上至少对应于隔离区的区处形成基本导电元件16、26和36，从而绝缘层15、25和35电绝缘基本导电的元件16、26和36与第一、第二和第三区。基本导电元件16、26和36与电极CB连接，第二和第三区与共用电极CA连接。
应注意，本发明不限于利用硅半导体材料。可以采用其它半导体材料，例如GaAs代替。而且，可以用除氧化硅外的其它材料例如氮化硅或氧化硅与氮化硅的复合物形成绝缘层15、25和35。这些情况下，代替金属氧化物半导体MOS晶体管，称之为金属绝缘体半导体MIS晶体管更合适。
尽管上述这些实施例中包括源极17、27和37、漏极18、28和38及栅极19、29和39，但应理解，本发明不限于使用这些电极。源区、漏区和栅可利用其它方式连接。例如，可以用多晶硅实现栅与阱区12、22和32中的离子注入区的合适连接，或用之连接衬底11、21和31中的源区13、23和33和漏区14、24和34。对于一个和相同变容二极管来说可以采用不同连接方法的组合。
图4示出了本发明第一实施例的工作情况。变容二极管40对应于图1中的变容二极管10，图5示出了变容二极管40的等效电路图。工作时，在电极CA和CB之间加电压，CA上的电位高于CB上的电位。阱区12的表面区被耗尽，图4中用耗尽边界41示出了耗尽宽度。变容二极管的电容取决于串联的氧化物电容COX，或如果绝缘层不由氧化物构成的话与之相当的电容和半导体耗尽层电容CD。而耗尽层电容CD取决于阱的电位及器件上即源/漏和栅间所加的电压。通过例如阻挡CMOS工艺的阈值电压注入，在主表面区尽可能轻地掺杂阱区，实现变容二极管的高动态范围。通过使栅(和其接点)的电阻R栅及阱12中源区13和漏区14间的电阻R沟道尽可能小，可以实现变容二极管的高Q因子。由于包括硅化栅的步骤，所以会降低多晶硅栅的电阻。通过采用小尺寸栅和沟道区，可以减小由阱区12中的少数电荷载流子42产生的电阻。然而，小尺寸的栅和沟道区导致了变容二极管有时具有小到不可接受的数值的电容。通过并联合适数量的变容二极管，形成组合变容二极管，可以解决这个问题。变容二极管间的连接较好是由例如铝等低电阻材料进行，以使器件间的电阻保持较低，因而，实现了组合变容二极管的整体高Q因子。
如上所述，耗尽层电容CD也取决于阱的电位，并且相应地，通过在电极CA和CB上加固定电位，并利用加于阱上的合适电压控制器件的电容，也可以使器件工作。或者，在电极CA或CB之一上加固定电位，另一电极接到阱，利用加于阱上的合适电压控制器件。
根据所属领域公知的原理，适当地改变所加极性，以上讨论的第一实施例的工作情况，也适用于第二和第三实施例。
尽管上述第一、第二和第三实施例都采用了p型半导体衬底，但如果根据所属领域公知的原理，改变极性和导电类型，也可以同样地采用n型半导体衬底。
在常规的0.25微米或0.35微米CMOS工艺中，基本上相当于源区和漏区间距离的栅长度Lg较好是选择为小于2微米，最好是小于1微米。栅宽Wg较好是选择为小于20微米，例如15微米、10微米或5微米。在采用例如金属硅化物多晶硅等低阻栅材料时，栅宽可选择为小于6微米。
图6示出了本发明第四实施例的压控振荡器60的电路图。第一、第二和第三NMOS增强晶体管T1、T2和T3的本体和源分别连接到地电位。第一晶体管T1的栅连接到第二晶体管T2的漏和第三晶体管T3的栅。第二晶体管T2的栅连接到第一晶体管T1的漏和第一电感L1的第一电极。第一电感L1的第二电极连接到第一电阻R1的第一电极。第二晶体管T2的漏连接到第二电感L2的第一电极。第二电感的第二电极连接到第二电阻R2。第一电阻R1的第二电极连接到第二电阻R2的第二电极、第三电阻Rext的第一电极和第一电容器Cext的第一电极。第三电阻Rext的第二电极连接到电源电压+Vcc，第一电容Cext的第二电极连接到地电位。该电路还至少包括两个变容二极管V1-Vn，其中n是变容二极管的数量。通过并联预定数量的变容二极管V1-Vn，形成第一组合变容二极管，通过并联其余的变容二极管，形成第二组合变容二极管。接收控制压控振荡器的频率的电压Vfreq的输入接点，连接到第一和第二组合变容二极管的第一电极。第一组合变容二极管的第二电极连接到第一晶体管T1的漏，第二组合变容二极管的第二电极连接到第二晶体管T2的漏。该实施例中，变容二极管V1-Vn由NMOS耗尽晶体管构成。组合变容二极管的第一电极由NMOS耗尽晶体管的本体与源漏区间的公共接点构成。第一组合变容二极管的第二电极由第一组合变容二极管的NMOS耗尽晶体管的栅之间的公共接点构成，第二组合变容二极管的第二电极由第二组合变容二极管的NMOS耗尽晶体管的栅间的公共接点构成。NMOS耗尽晶体管的栅较好是连接到VCO电路，而不是接收电压Vfreq的输入接点，是由于该栅具有小的寄生电容。在第三晶体管T3的漏得到VCO的输出信号Iout。第三电阻Rext和第一电容器Cext可以不集成于芯片上。而且，可以使用IC键合引线的电感，作为第一和第二电感L1和L2。应注意，构成组合变容二极管V1-Vn的MOS晶体管的本体可连接于除Vfreq外的电位，例如零电位，只要该本体不与晶体管的任何其它区域构成正偏二极管便可。所属技术领域中，这种VCO电路的工作情况是已知的。
具有给定电感的给定VCO电路的最佳性能由(组合)变容二极管的Q因子和动态范围(最小和最大电容值)确定。根据本发明的第四实施例，采用NMOS晶体管。于是给出最小寄生电阻，因而具有最高Q因子。调节阈值电压，以便尽可能在预定偏压(电压)内给出(组合)变容二极管的最大动态范围。
在本发明的变容二极管按常规CMO工艺与其它器件集成时，需要例如通过至少在一个阱区中形成变容二极管，使源和漏区与衬底绝缘。尽管通过例如阻挡CMOS工艺的阈值注入，在主表面区尽可能轻地掺杂阱区，实现变容二极管的高动态范围，但并不总是需要这样，在这些情况下，可以采用常规MOS晶体管。应注意，本发明的变容二极管的集成也可以按以往的CMOS工艺进行，只要具有与衬底导电类型相反的导电类型的一个阱区便可。
有利的是，本发明利用常规CMOS工艺提供一种包括如上所述的变容二极管的集成压控振荡器和/或锁相环PLL电路(未示出)。一个PLL常用于无线电通信装置(未示出)，例如便携/蜂窝电话，用于使信号与无线电接收机接收的基准信号同步，并在频率合成器中产生需要的频率。由于无线电通信装置的许多功能可用常规CMOS工艺集成，所以集这些功能于一体的VCO和/或PLL电路使本发明提供一种具有高集成度和小实际尺寸的无线电通信装置。高集成度还降低了制造成本。
下面将展现两个以上(组合)变容二极管的实施例，以说明可以利用许多方式实现本发明的电器件，而不脱离本发明的范围。
图7示出了本发明的第五实施例的组合变容二极管70的俯视图。图8和9分别是沿图7的轴VIII-VIII和IX-IX的剖面图。n阱区72形成于p型衬底71中。p+区73和74形成于阱区72中，以便按两维矩阵形成等间隔岛。由绝缘层(未示出)与阱和半导体衬底隔开的栅76形成在对应于p+区73和74的区处。不是必须的，栅76较好是还延伸成使所有p+区由栅包围。栅76构成组合变容二极管76的第一电极。所有p+区73和74通过第二层多晶硅77/78和连接部件77和78共同连接，构成组合变容二极管70的第二电极。p+区73和74构成源区73和漏区74，与每个源区73最接近的区是漏区74，反之也如此。
在第五实施例的制造组合变容二极管70的方法的实例中，首先，在p型半导体衬底71中形成n阱区72。在阱区的表面上形成绝缘层(未示出)，并在其上形成第一多晶硅层。在第一多晶硅层上形成第一掩模层(未示出)。暴露和腐蚀第一掩模层，使之具有格栅形(未示出)。接着，腐蚀第一多晶硅层，从而形成栅76。栅76相应地采用了掩模的格栅形。栅76构成组合变容二极管的第一电极。去掉该掩模的其余部分，利用栅76作掩模，通过离子注入形成p+源区73和p+漏区74。该工艺期间，栅76的导电性因栅的离子注入而提高。或者，在离子注入期间保留该掩模。栅的导电性较好是因使栅76金属硅化而提高。在该结构上形成绝缘层(未示出)，并于其上形成第二掩模层(未示出)。暴露并腐蚀第二掩模层，在源和漏区73和74上形成具有开口的掩模(未示出)。接着，在腐蚀步骤中，将去掉这些开口限定的绝缘材料。然后，去掉第二掩模，并于其上形成第二多晶硅层77/78。应注意，由于先前的腐蚀步骤，第二多晶硅层将分别通过多晶硅连接件77和78与源和漏区73和74中的每一个连接。因而，第二多晶硅层77/78构成组合变容二极管的第二电极。在替代实施例中，用多晶硅形成连接件77和78，用金属电极代替多晶硅层77/78，将连接件77和78连接在一起。
第五实施例的器件可被认为是由多个MOS晶体管构成，每个MOS晶体管具有源区73、漏区74、栅76和形成于源区73和漏区74间的沟道区，这些晶体管通过第二多晶硅层并联，构成组合变容二极管。因此，每个MOS晶体管的工作情况与包括如上所讨论的MOS晶体管的变容二极管的工作情况相当。
图10是本发明第六实施例的组合变容二极管80的俯视图。图11、12和13分别是沿图10的轴XI-XI、XII-XII和XIII-XIII的剖面图。n阱区82形成于p型衬底81中。梳状p+区83、91、84、90形成于阱区82中。通过绝缘层(未示出)与衬底81和阱区82隔开的栅86形成在对应于梳状p+区83、91、84、90的各“齿”之间的区域处。栅86还沿这种“齿”的边缘延伸，从而形成一个共用栅86。栅86构成组合变容二极管80的第一电极，p+区83、91、84和90连接到组合变容二极管80的第二电极(未示出)。
在第六实施例的制造组合变容二极管80的方法的实例中，首先，在p型半导体衬底81中形成n阱区82。在阱区的表面上形成绝缘层(未示出)，并在其上形成第一多晶硅层。在该多晶硅层上形成第一掩模层(未示出)。暴露和腐蚀第一掩模层，形成具有梳状的第一掩模层(未示出)。接着，腐蚀该多晶硅层，从而形成栅86。栅86相应地具有掩模的梳形。栅86构成组合变容二极管的第一电极。去掉该掩模的其余部分，在该结构上形成第二掩模层(未示出)。暴露和腐蚀第二掩模层，形成具有开口的第二掩模层(未示出)，使梳状栅的“齿”和包围“齿”的区域不被该掩模覆盖。此后，不仅利用第二掩模而且利用栅86作掩模，通过离子注入形成p+源区83、组合源和漏区91、漏区84和连接这些区的连接区90。该工艺期间，栅86的导电性因栅的离子注入而提高。或者，在离子注入期间保留第一掩模。栅的导电性较好是由于使栅86金属硅化而提高。连接离子注入区83、91、84和90，该连接构成了组合变容二极管的第二电极。
第六实施例的器件可被认为是由多个MOS晶体管构成，每个MOS晶体管具有源区91(83)、漏区90(84)、栅86和形成于源区和漏区间的沟道区，这些晶体管通过连接区90并联，构成组合变容二极管。因此，每个MOS晶体管的工作情况与包括如上所讨论的MOS晶体管的变容二极管的工作情况相当。在替代实施例(未示出)中，形成栅86(至少制造期间暂时形成)，使之还有第二掩模的作用，因此，不需要第二掩模限定在随后的步骤中将成为离子注入区83、91、84和90的区。
第五和第六实施例的组合变容二极管(70，80)展示了具有并联的数个变容二极管的器件的例子。如上所述，利用小尺寸栅和沟道区，并尽可能保持栅(及其接点)的电阻小，可以实现每个变容二极管的高Q因子。然而，小尺寸的栅和沟道区导致了有时具有不可接受的小数值的电容的变容二极管。因此，通过并联合适数目的变容二极管，可以得到具有合适电容的组合变容二极管例如第五和第六实施例的组合变容二极管(70，80)。因此提供了具有高Q因子和合适电容的组合变容二极管。
应注意，尽管利用它们的制造方法例示了第五和第六实施例的器件，但在不脱离本发明范围的情况下，可以采用所属领域的技术人员可以实施的其它制造方法。而且，显然，可以形成具有任何数目的MOS晶体管的器件。
本发明的优点是，通过利用常规CMOS工艺，同时不附加任何制造步骤，甚至对于高频应用来说，也可以实现具有高品质因子即具有低串联电阻的变容二极管。因此可以高成品率低成本制造变容二极管。
另外，本发明的优点在于，提供一种VCO，该VCO可以常规CMOS工艺实现，而且设计中不需要附加DC去耦电容器。由于不仅IC上不需要DC去耦电容器，而且也不需去耦电容器从外部连接到PCB上的IC，所以可以实现廉价且实际尺寸小的VCO。在需要小且大量制造的手持装置例如便携电话中实施时，这些优点甚至会变得更明显。
权利要求
1.一种具有随电压变化的电容的电器件(10，20，30，40，V1-Vn，70，80)，包括半导体材料的第一区(12，22，32，72，82)；形成于第一区中的半导体材料构成的第二区(13，23，33，73，83，91)和第三区(14，24，34，74，84，91)，第二和第三区通过隔离区隔离；形成于第一区上至少对应于隔离区的区处的电绝缘层(15，25，35)；形成于绝缘层上至少对应于隔离区的区处的基本导电元件(16，26，36，76，86)，以便该绝缘层电绝缘基本导电元件与第一、第二和第三区；与基本导电元件连接的第一电极(17，27，37)；与第二和第三区连接的第二电极(18，28，38)。
2.根据权利要求1的电器件，其中第二区、第三区和基本导电元件分别构成MIS晶体管的漏、源和栅。
3.根据权利要求2的电器件，其中栅长小于2微米。
4.根据权利要求3的电器件，其中栅长约为1微米。
5.根据权利要求1或2的电器件，其中基本导电元件包括多晶硅。
6.根据权利要求1或2或5的电器件，其中基本导电元件包括金属硅化物。
7.根据权利要求2-5中任一项在从属权利要求2的范围内的电器件，其中栅宽小于5微米。
8.根据权利要求2-6中任一项在从属权利2的范围内的电器件，其中栅宽度小于20微米。
9.根据前述权利要求中任一项的电器件，其中半导体材料构成的第一区(12，22，32，72，82)在半导体衬底(11，21，31，71，81)中形成阱区，其中第三电极连接到衬底。
10.根据权利要求9的电器件，其中第三电极连接到第一或第二电极。
11.具有随电压变化的电容的电器件(10，20，30，70，80)，包括漏连接到源的MOS晶体管。
12.根据权利要求11的电器件，还包括到MOS晶体管的本体的接点。
13.根据权利要求12的电器件，其中所说本体连接到栅或漏和源。
14.具有随电压变化的电容的电器件(70，80)，包括多个并联连接的上述任一项权利要求的电器件。
15.一种压控振荡器(VCO)(60)，具有施加输入电压(Vfreq)的输入端子和输出频率取决于输入电压的振荡信号(Iout)的输出端子，该VCO包括具有权利要求1-14中任一项的随电压变化的电容的电器件(V1-Vn)。
16.一种压控振荡器(VCO)(60)，具有施加输入电压(Vfreq)的输入端子和输出频率取决于输入电压的振荡信号(Iout)的输出端子，该VCO至少包括一个具有连接源的漏的MIS晶体管的变容二极管(V1-Vn)。
17.根据权利要求16的压控振荡器，其中VCO包括耦合到第一变容二极管的第一MIS晶体管和第一电感，耦合到第二变容二极管的第二MIS晶体管和第二电感，其中第一晶体管的漏耦合到第二晶体管的栅，第二晶体管的漏耦合到第一晶体管的栅。
18.根据权利要求17的压控振荡器，其中第一变容二极管包括第一组MIS晶体管，它们的漏和源连接在一起，第二变容二极管包括第二组MIS晶体管，它们的漏和源连接在一起。
19.根据权利要求18的压控振荡器，其中第一组晶体管的栅连接在一起，第二组晶体管的栅连接在一起。
20.根据权利要求16-19中任一项的压控振荡器，其中至少一个变容二极管的MIS晶体管的漏和源耦合到用于把输入电压加到VCO的输入端子。
21.根据权利要求19或20中任一项在权利要求19的范围内的压控振荡器，其中第一组晶体管的栅耦合到第一MIS晶体管的漏，第二晶体管的栅耦合到第二MIS晶体管的漏。
22.根据权利要求16-21中任一项的压控振荡器，其中MIS晶体管是MOS晶体管。
23.一种锁相环电路，包括根据权利要求1-14中任一项的变容二极管。
24.一种锁相环电路，包括根据权利要求15-22中任一项的压控振荡器。
25.一种无线通信装置，包括根据权利要求15-22中任一项的压控振荡器。
26.一种无线通信装置，包括根据权利要求23-24中任一项的锁相环电路。
27.一种制造具有随电压变化的电容的电器件的方法，包括以下步骤形成第一半导体区；在第一区中形成半导体材料的第二区和第三区，第二和第三区通过隔离区隔离；在第一区上至少对应于隔离区的区处形成电绝缘层；在绝缘层上至少对应于隔离区的区处形成基本导电元件，使绝缘层电绝缘基本导电元件与第一、第二和第三区；形成电连接到基本导电元件的第一电极；及形成电连接到第二和第三区的第二电极。
28.根据权利要求27的制造电器件的方法，还包括以下步骤至少在对应于隔离区的区处，形成阻挡层，阻挡IC制造工艺的以后MIS晶体管阈值注入步骤。
29.根据权利要求28的制造电器件的方法，其中IC制造工艺是CMOS工艺。
全文摘要
提供具有随电压变化的电容的电器件(10),包括半导体材料的第一区(12)及形成于第一区中的半导体材料的第二区(13)和第三区(14),第二和第三区通过隔离区隔离;形成于第一区上至少对应于隔离区的区处的电绝缘层(15);形成于绝缘层上至少对应于隔离区的区处的基本导电元件(16),以便该绝缘层电绝缘基本导电元件与第一、第二和第三区;与基本导电元件连接的第一电极(17);与第二和第三区连接的第二电极(18)。并公开了器件的制造方法。
文档编号H03B5/12GK1270704SQ9880907
公开日2000年10月18日 申请日期1998年9月1日 优先权日1997年9月11日
发明者A·利特温, S·E·马蒂松 申请人:艾利森电话股份有限公司