专利名称：半导体集成电路器件的制作方法
技术领域：
本发明涉及半导体集成电路器件，更具体地涉及具有在等待方式和激励方式之间切换的电源电路的半导体集成电路器件。
关于半导体集成电路器件，已经设计了各种模拟电路，这些模拟电路被偏置以参考电流。模拟电路恒定地消耗参考电流。如果在模拟电路的等待状态也一直有参考电流流过，那么，参考电流就是一种浪费。因此，半导体集成电路器件在电路进入等待状态时，停止参考电流，而在响应恢复的需要时，则开始向模拟电路供给参考电流。但是，高性能电子系统要求快速响应恢复的需要，希望器件制造厂家缩短恢复时间。
图1表示现有技术用的偏置电路。现有技术偏置电路在激励方式和等待方式之间转变。一个恒定电流源I1以恒定电流ISTD流入节点VATD，恒定电流ISTD进一步从节点VATD流入一个n沟道增强型场效应晶体管N1。n沟道增强型场效应晶体管N1有连接到地线GND的源节点，以及两者都连接到节点VSTD的漏节点和栅极。n沟道增强型场效应晶体管N1，与n沟道增强型场效应晶体管N2一起形成一个电流镜像电路CM1。如果n沟道增强型场效应晶体管N1的沟道尺寸等于n沟道增强型场效应晶体管N1的沟道尺寸等于n沟道增强型场效应晶体管N2的沟道尺寸，那么，电流ISTD的量值等于流过n沟道增强型场效应晶体管N2的电流IMIRR的量值。电流ISTD和电流IMIRR之间的比值是可变的，取决于n沟道增强型场效应晶体管N1和n沟道增强型场效应晶体管N2的沟道尺寸的比值。
n沟道增强型场效应晶体管N2，经过传输门即一个n沟道增强型场效应晶体管N3和一个P沟道增强型场效应晶体管P1的并联组合，被连接到节点，P沟道增Vsource强型场效应晶体管P2有一个源-漏通路，处于电源电压线Vdd和节点Vsource之间，而它的栅极则连接到节点Vsource。P沟道增强型场效应晶体管P2，与P沟道增强型场效应晶体管P3一起形成一个电流镜像电路CM2,P沟道增强型场效应晶体管P3有一个源-漏通路，处于电源线Vdd和偏置节点Vbias之间。P沟道增强型场效应晶体管P3的栅极连接到节点Vsource。电流IMIRR和电流Ibias之间的比值，取决于P沟道增强型场效应晶体管P2和P沟道增强型场效应晶体管P3的沟道尺寸的比值。
n沟道增强型场效应晶体管N5有一个源一漏通路，处于偏置节点Vbias和地线GND之间，n沟道增强型场效应晶体管N5的栅极连接到偏置节点Vbias。
负载电路L1,L2....和Ln是例如被供给偏置电流的放大器，电路结构是任意的。图2中表示的负载电路L1/L2..../Ln的电路结构是一个例子。一个电阻R和一个输入晶体管TIN串联在电源线Vdd和公共节点COMN之间，另一个电阻RB和一个输入晶体管TINB的串联，与上述串联并行连接在一起。一对输入信号IN和INB被供给到负载电路。输入信号IN供给到输入晶体管TIN的栅极，互补的输入信号INB供给到另一个输入晶体管TINB的栅极。输入信号IN和互补的输入信号INB在几十毫伏至几百毫伏的电位范围内是可变的，输入晶体管TIN/TINB根据一对输入信号IN/INB，产生一对输出信号OUT/OUTB。输出信号OUT/OUTB在几百毫伏量级范围内是可变的。
电流源晶体管TAIL1/TAIL2/.../TAILn是图1所示现有技术的偏置电路的一个部分，被连接在公共节点COMN和地线GND之间。根据偏置电路Vbias的大小，电流源晶体管TAIL1/TAIL2/.../TMLn根据偏置电路Vbias改变流过源-漏通路的电流量值。当偏置电压Vbias太低的时候，流过输晶体管TIN/TINB的电流的量值不足以用于放大，不能得到所要求的增益。另一方面，如果偏置电压Vbias太高，公共节点COMN上的电位电平就要降低，在设计范围内变化的输入信号IN/INB存在时，两个输入晶体管TIN/TINB导通。结果是，输出信号OUT的电位范围偏离另一个输出信号OUTB的电位范围。在最坏的情况下，输入晶体管TIN/TINB不能用作差分放大器，因此，差分放大器TIN/TINB要求适当的偏置电压Vbias。
回到图1，电流源晶体管TAIL1/TAIL2/.../TAILn由n沟道增强型场效应晶体管实现，并有电流Ilocal1/Ilocal2/...Ilocaln向地线流动。电流源晶体管TAIL1/TAIL2/.../TAILn与n沟道增强型场效应晶体管N5，一起形成一个电流镜像电路CM3。电流Ibias和电流Ilocal1/Ilocal2/...Ilocaln之间的比值，取决于n沟道增强型场效应晶体管N5和n沟道增强型场效应晶体管TAIL1/TAIL2/.../TAILn之间的沟道尺寸的比值。为了减少等待方式下的电流消耗量，电流ISTD和IMIRR被设计为几十微安，场效应晶体管被设计为流过大量的电流Ibias和大量的电流Ilocal1/Ilocal2/...Ilocaln。
P沟道增强型场效应晶体管P6有一个源-漏通路，处于电源电压线Vdd和节点Vsource之间，一个来自反相器INV1的反相控制信号STBY，加到P沟道增强型场效应晶体管P6的栅极。n沟道增强型场效应晶体管N8有一个源-漏通路，处于偏置节点Vbias和地线GND之间，一个控制信号STBY加到n沟道增强型场效应晶体管N8的栅极。
n沟道增强型场效应晶体管N4和脉冲产生器PG1，被并入现有技术的偏置控制电路，组合形成返回加速器ACL1。n沟道增强型场效应晶体管N4有一个源-漏通路，处于节点Vcourse和地线GND之间，来自脉冲产生器PG1的输出脉冲PLS1被供给到n沟道增强型场效应晶体管N4的栅极。
图3表示脉冲产生器PG1。脉冲产生器包括NOR(“或非”)门NR1，和延迟电路DLY1与反相器INV2的串联电路。控制信号STBY直接被供给到NOR门NR1的一个输入节点，经过延迟时间以后的反相控制信号，从反相器INV2被送到NOR门NR1的另一个输入节点。当控制信号STBY从高电平改变到低电平时，或非门NRS1转变输出脉冲PLS1至高电平，并在等于延迟时间的时间间隔内保持输出脉冲PLS1为高电平。延迟时间期满后，或非门NR1使输出脉冲PLS1恢复到低电平。这个脉冲持续时间与延迟时间一起是可变的。
下面，说明现有技术偏置电路的电路性能。当现有技术的偏置电路在等待方式中处于暂停状态时，控制信号STBY处于高电平。控制信号STBY保持传输门N3/P1关断，n沟道增强型场效应晶体管N8和P沟道增强型场效应晶体管P6导通。P沟道增强型场效应晶体管P6，对节点Vsource充电至电源电压的电平，节点Vsource上的正电源电压的电平使P沟道增强型场效应晶体管P2/P3关断。因此，电流IMIRR和Ibias为零。输出脉冲PLS1已经恢复到低电平，n沟道增强型场效应晶体管N4关断。因此，没有任何电流从节点Vsource流出。
n沟道增强型场效应晶体管N8使偏置节点Vbias放电，并保持偏置节点Vbias为零。由于偏置节点Vbias上的电压为零，所以n沟道增强型场效应晶体管N5和n沟道增强型电流源晶体管TAIL1/TAIL2/.../TAILn关断。没有任何电流流过n沟道增强型电流源晶体管TAIL1/TAIL2/.../TAILn。因此，现有技术的偏置控制电路使负载电路L1/L2/...Ln的电流消耗减至最小。
在激励方式中，控制信号STBY是低电平，输出脉冲PLS1也是低电平。输出脉冲PLS1保持n沟道增强型场效应晶体管N4处于断开状态。传输门N3/P1被接通，n沟道增强型场效应晶体管N8和P沟道增强型场效应晶体管P6被断开。电流IMIRR的量值，等于电流ISTD的量值乘以n沟道增强型场效应晶体管N1与n沟道增强型场效应晶体管N2的沟道尺寸的比值。电流Ilocal1-Ilocaln的量值，等于电流Ibias的量值乘以n沟道增强型场效应晶体管N5与n沟道增强型电流源晶体管TAIL1-TAILn的沟道尺寸的比值。节点Vsource被控制到适当的电压电平VP，使电流IMIRR流通，偏置节点Vbias也被控制到适当的电压电平VN，使偏置电流Ibias流通。
当控制信号STBY从高电平转换为低电平时，现有技术的偏置控制器从等待方式恢复到激励方式，n沟道增强型电流源晶体管TAIL1-TAILn的电流Iloc8l1-Ilocaln增加至适当的量值，如下所述。
首先，假定返回加速器ACL1没有被并入现有技术的偏置控制器，控制信号STBY简单地被送到反相器INV1的栅极，P沟道增强型场效应晶体管P1的n沟道增强型场效应晶体管N8的栅极。控制信号STBY在时间t1从高电平变到低电平(见图4A)，节点Vsource通过经n沟道增强型场效应晶体管N2的放电，而从电位电平VP逐渐下降。因此，P沟道增强型场效应晶体管P2/P3的电流IMIRR和Ibias增加，偏置节点Vbias向电位电平VN上升。电位逐渐增加的原因是分别被耦合到节点Vsource和Vbias上的寄存电容。特别是，从偏置节点Vbias到电流源晶体管TAILn的导线比较长，耦合到偏置节点Vbias的寄存电容是几pF至几十pF。另一个原因是n沟道增强型场效应晶体管N2的电流驱动能力较小。n沟道增强型电流源晶体管，和偏置节点Vbias上的电位电平一起，逐渐增加沟道电导，也就逐渐增加电流TAIL1-TAILn。偏置节点Vbias在时间t10达到电位电平VN，电流Ilocal1-Ilocaln随之达到饱和。因此，没有返回加速器ACL1的现有技术的偏置控制器，需要从时间t1到时间t10这样长的恢复时间，有几微秒，长的恢复时间也可以来源于耦合到节点Vsource/Vbias的寄存电容量，而且n沟道增强型场效应晶体管N2的电流驱动能力小。
现有技术中设有返回加速器ACL1的偏置控制器，在长的脉冲持结时间和短的脉冲持续时间情况下的不同性能表现，如图4B和4C所示。输出脉冲在时间t2上升，在时间t7(见图4B)或时间t4(见图4C)下降。因此，图4B所示的电路性能和图4C所示的电路性能表现之间，脉冲持续时间是不同的。在图4B和4C中，曲线PL1和PL2表示出现有技术中没有返回加速器ACL1的偏置控制器的电位变化情形。
控制信号STBY在时间t1从高电平变到低电平，返回加速器在时间t2使输出脉冲PLS1变到高电平。输出脉冲PLS1使n沟道增强型场效应晶体管N4变为导通状态。n沟道增强型场效应晶体管N4很快从节点Vsource释放电流到地线GND。因此，节点Vsource在时间t3下降到低电平。这引起P沟道增强型场效应晶体管P2/P3完全导通。返回加速器ACL1在相对长的时间周期内，保持输出脉冲PLS1处于高电平，并在时间t7使输出脉冲PLS1恢复至低电平。因此，偏置节点Vbias在时间t6超过电位电平VN，并在时间t8下降到电位电平VN。超量的电位电平引起n沟道增强型电流源晶体管TAIL1-TAILn流过的电流Ilocal1-Ilocaln大于目标值Itg。虽然恢复时间缩短了，但很大量的电路Ilocal1-Ilocaln流过负载电路L1/L2/.../Ln，成为不希望有的闭锁现象和温度升高和原因。
另一方面，如果返回加速器ACL1在时间t4使输出脉冲PLS1恢复至低电平(见图4C)，n沟道增强型场效应晶体管N4断开，偏置节点Vbias的电位上升被减速。因此，n沟道增强型电流源晶体管TAIL1-TAILn要耗费相对长的时间，电流Ilocal1-Ilocaln才达到目标值Itg。
从上面的叙述将会理解，返回加速器ACL1对输出脉冲PLS1的脉冲持续时间是如此敏感，以致于制家厂家碰到一个需要在恢复时间和不能正常工作之间折衰选择的问题。如上所述，脉冲持结时间是由延迟电路DLY1确定的，制造厂家在设计延迟电路DLY1时，采用从节点Vsource放电的延迟时间最佳化。但是，延迟电路DLY1的晶体管特性及相应的延迟时间受制造过程的波动性的影响很大。另外，工作温度和电源电压Vdd不经意的波动，使延迟时间及相应的脉冲持续时间发生变化。因此，很难将脉冲持续时间精确调整到最佳值。
因此，本发明的一个重要目的，是提供一种偏置控制电路，使从等待方式到激励方式加速恢复的时间最佳化。
为实现这个目的，本发明的提出将偏置电流与参考电流的量值进行比较，以确定加速周期的终点。
根据本发明的一个特点，提供一个半导体集成电路，包括主电路，其中流过被控制的第一电流；和偏置电流控制电路，其中包括偏置电流控制器，它与主电路相连接，产生一个参考电流，并在第一方式将第一电流调整到与参考电流值有关的第一值，在第二方式将第一电流调整到小于第一值的第二值，方式转换器，它被连接到偏置电流控制器，并响应代表在第一方式和第二方式之间进行转换的指示，以使偏置电流控制器在第一方式和第二方式之间转换，和恢复加速器，它被连接到偏置电流控制器和方式转换器，响应从第二方式向第一方式加速转换的指示，并比较第一电流和参考电流的量值，以确定加速转换的终点。
以下面结合附图的叙述，半导体集成电路器件的特点和优点，将会被更清晰地理解，其中图1是表示现有技术的偏置控制电路的电路结构的一个电路图；图2是表示由现有技术的偏置控制电路控制的负载电路的电路结构的一个电路图；图3是表示延迟电路的电路结构的一个电路图；图4A是表示在现有技术的没有返回加速器的偏置控制电路中观测到信号被形图；图4B和4C是表示现有技术的偏置控制电路中在短的脉冲持续时间的长的脉冲持续时间情况下观测到的信号波形图；图5是表示根据本发明的偏置控制电路的电路结构图的一个电路图；图6是表示偏置控制电路中的主要结点上的信号波形图；图7是表示根据本发明的另一个偏置控制电路的电路结构图的一个电路图；和图8是表示偏置控制电路的主要结点上的信号波形图。
参看附图5，一个半导体集成电路器件被制造在单个半导体芯片10上。这个半导体集成电路器件分为偏置控制电路11和被偏置的模拟电路12。模拟电路12包括多个差分放大器，例如121/122/.../12n，和多个从差分放大器121/122/.../12n流到地线GND的电流Ilocal1/Ilocal2/...Ilocaln。
偏置控制电路11主要包括偏置电流产生器13，方式转换器14和恢复加速器15。方式转换器14使偏置电流产生器13在等待方式和激励方式之间改变。偏置电流产生器13在激励方式中调整电流Ilocal1/Ilocal2/...Ilocaln到常数值，而在等待方式中使它们最小。恢复加速器15加速从等待方式中使它们最小。恢复加速器15加速从等待方式到激励方式的方式变化。
偏置电流产生器13包括连接在正电源线Vdd和地张GND之间的电流镜像电路13a，连接在模拟电路12和地线GND之间的电流镜像电路13b，以及通过方式转换器14连接在正电源线Vdd和电流镜像电路13a/13b之间的电流镜像电路13c。电流镜像电路13a使来自正电源线Vdd的参考电流ISTD不变地流入地线GND，产燕生基本上正比于电流ISTD的电流IMIRR。电流镜像电路13c产生基本上正比于电流IMIRR的偏置电流Ibias，并将偏置电流Ibias供给电流镜像电路13b。最后，电流镜像电路13b产生基本上正比于偏置电流Ibias的电流Ilocal1-Ilocaln。
电流镜像电路13a包括恒流源13d和并联的n沟道增强型场效应晶体管Qn1/Qn2。n沟道增强型场效应晶体管Qn1被连接在恒流源13d和地线GND之间，另外一个n沟道增强型场效应晶体管Qn2被连接在方式转换器14和地线GND之间。n沟道增强型场效应晶体管Qn1/Qn2的栅极。参考电流ISTD被转换为参考电压Vref，并将参考电压Vref加到n沟道增强型场效应晶体管Qn1/Qn2两者的栅极。由于这个原因，n沟道增强型场效应晶体管Qn1/Qn2的并联，使电流IMIRR正比于参考电流ISTD而变化。参考电路Vref正比于参考电流ISTD而变化，它代表参考电流ISDT的量值。参考电压Vref还被供给到恢复加速器15。
电流镜像电路13c使用P沟道增强型场效应晶体管Qp1/Qp2并联而成，它并联地连接在正电源线Vdd和方式转换器14之间。P沟道增强型场效应晶体管Qp1通过方式转换器将电流IMIRR供给n沟道增强型场效应晶体管Qn2，另外一个P沟道增强型场效应晶体管Qn2使偏置电流Ibias经过方式转换器14流入电流镜像电路13b。并联的P沟道增强型场效应晶体管Qn1/Qn2与电流IMIRR成正比地改变偏置电流Ibias。
电流镜像电路13b包括并联的n沟道增强型场效应晶体管Qn3,Qn11,Qn12,...和Qn1n。n沟道增强型场效应晶体管Qn3被连接在方式转换器14和地线GND之间，使偏置电流Ibias流入地线GND。n沟道增强型场效应晶体管Qn3的漏节点被连接到n沟道增强型场效应晶体管Qn3的栅极和n沟道增强型场效应晶体管Qn11,Qn12,...和Qn1n的机极。n沟道增强型场效应晶体管Qn3将偏置电流Ibias转换为偏置电压Vbias，并将偏置电压加到n沟道增强型场效应晶体管Qn3,Qn11,Qn12,...和Qn1n。因此，电流镜像电路13b正比于偏置电流Ibias产生电流Ilocal1/Ilocal2/...Ilocaln。偏置电压Vbias还进一步被供给到恢复加速器15。
方式转换器14包括并联的P沟道增强型场效应晶体管Qp3和n沟道增强型场效应晶体管Qn4,一个P沟道增强型场效应晶体管Qn4，n沟道增强型场效应晶体管Qn5以及反相器INV11。控制信号STBY供给反相器INV11，反相器INV11从控制信号STBY产生被反相的控制信号STBYB。并联的Qp3/Qn4被连接在P沟道增强型场效应晶体管Qp1和n沟道增强型场效应晶体管Qn2之间，控制信号STBY和反相的控制信号STBYB分别地供给Pn沟道增强型场效应晶体管Qp3的栅极，和n沟道增强型场效应晶体管Qn4的栅极。P沟道增强型场效应晶体管Qp4被连接在正电源线Vdd和P沟道增强型场效应晶体管Qp1的漏节点Vsource之间，并由反相的控制信号STBYB选通。n沟道增强型场效应晶体管Qn5被连接在P沟道增强型场效应晶体管Qp2的漏节点Vbias和地线GND之间，控制信号STBY被供给到n沟道增强型场效应晶体管Qn5的栅极。
低电平的控制信号STBY表示激励方式，而高电平代表等待方式。当控制信号STBY停留在低电平时，P沟道增强型场效应晶体管Qp4和n沟道增强型场效应晶体管Qn5被断开，传输门Qp3/Qn4被接通。P沟道增强型场效应晶体管Qp4在电气上使P沟道增强型场效应晶体管Qn1的漏节点Vsource与正电源线Vdd隔离，而n沟道增强型场效应晶体管Qn5在电气上使P沟道增强型场效应晶体管Qp2与地线GND隔离。并联的Qp3/Qn4使电流IMIRR流过n沟道增强型场效应晶体管Qn2，方式转换器14允许电流镜像电路13a/13b/13c产生正比于参考电流ISTD的偏置电流Ibias。
另一方面，当控制信号STBY处于高电平时，并联的Qp3/Qn4断开，而P沟道增强型场效应晶体管Qp4和n沟道增强型场效应晶体管Qn5接通。并联的Qp3/Qn4使电流镜像电流13a与电流镜像电路13c隔开。P沟道增强型场效应晶体管Qp4将正电源电压供给到P沟道增强型场效应晶体管Qp1/Qp2的栅极，引起P沟道增强型场效应晶体管Qp1/Qp2断开。电流镜像电路13c不提供电流IMIRR和偏置电流Ibias给其它的电流镜像电路13a/13b。另外，由于n沟道增强型场效应晶体管Qn5导通，所保持的偏置电流Ibias向地线GND放电，而使漏节点Vbias固定在地电平。因此，n沟道增强型场效应晶体管Qn3/Qn11/.../Qn1n断开，而使电流Ilocal1/I1ocal2/...Ilocaln最小。
恢复加速器15包括n沟道增强型场效应晶体管Qn6和控制器15a。n沟道增强型场效应晶体管Qn6连接在P沟道增强型场效应晶体管Qn1的漏节点和地线GND之间，控制器15a使n沟道增强型场效应晶体管Qn6在导通状态和断开状态之间改变。当偏置控制电路处于激励方式时，控制器保持n沟道增强型场效应晶体管Qn6处于断开状态，而不提供从电流镜像电路13c流出电流的任何附加电流通路。当控制信号STBY从高电平变到低电平时，控制器15a使n沟道增强型场效应晶体管Qn6改变到导通状态，而n沟道增强型场效应晶体管Qn6提供从电流镜像电路13c流出电流的附加电流通路，以便加速恢复至激励方式。
控制器15a分为两部分，即终点检测器15b和逻辑电路15c。终点检测器连接正电源线Vdd和地线GND之间，查看是否终止加速周期。当控制信号STBY从高电平向低电平变化时，逻辑电路15c将高电平提供给n沟道增强型场效应晶体管Qn6，使它改变到导通状态。此后，终点检测器15b确定加速达到终点，逻辑电路15c将n沟道增强型场效应晶体管Qn6改变到断开状态。
终点检测器15b包括一个连接到正电源线Vdd的并联P沟道增强型场效应晶体管Qp5/Qp6，两个连接在P沟道增强型场效应晶体管Qp5/Qp6和地线GND之间的n沟道增强型场效应晶体管Qn7/Qn8，以及一个反相器INV12。P沟道增强型场效应晶体管Qp5/Qn6有各自连接到P沟道增强型场效应晶体管Qp5和n沟道增强型场效应晶体管Qn7之间的公共漏节点的栅极，形成电流镜像电路。参考电压Vref和偏置电压Vbias被提供给n沟道增强型场效应晶体管Qn7的栅极和另一个n沟道增强型场效应晶体管Qn8的栅极。n沟道增强型场效应晶体管Qn7在晶体管特性上等于另一个n沟道增强型场效应晶体管Qn8，控制信号CTL10从P沟道增强型场效应晶体管Qp6和n沟道增强型场效应晶体管Qn8之间的公共漏节点馈送到反相器INV12。控制信号CTL10的电位电平与偏置电压Vbias的电位电平成反比。当偏置电压Vbias达到预定值VN时，控制信号CTL10变成低于反相器INV12的门限，反相器INV12改变它输出节点上的电位电平。于是，终点检测15b通过参考电压Vref和偏置电压Vbias之间的电压比较检测终点。
逻辑电路15c包括与反相器相连的“或非”门NR10。控制信号STBY和反相器INV12的输出信号被馈送到“或非”门NR10。“或非”门NR10的输出节点被连接到n沟道增强型场效应晶体管Qn6的栅极，馈送脉冲信号PUMP到n沟道增强型场效应晶体管Qn6的栅极。
P沟道增强型场效应晶体管Qp5/Qp6响应公共漏节点上的电位电平，并向n沟道增强型场效应晶体管Qn7/Qn8供给电流。P沟道增强型场效应晶体管Qp5提供阻止电流的沟道电阻，沟道电阻随着公共漏节点上的电位电平和相应的参考电压Vref作同样的变化。然而，n沟道增强型场效应晶体管Qn7/Qn8根据参考电压Vref和偏置电压Vbias改变沟道电阻。尽管参考电压Vref是恒定的，但是从等待方式向激励方式转换的瞬间，偏置电压Vbias上升，P沟道增强型场效应晶体管Qp6和n沟道增强型场效应晶体管Qn8之间公共漏节点上的电位电平减小。公共漏节点上的电位电平如同控制信号CTL10一样被送到反相器INV12。当控制信号CTL10变得低于反相器INV12的门限时，反相器INV12改变它的输出节点到高电平，而或非门NR10改变它的输出节点到低电平。结果，n沟道增强型场效应晶体管Qn6断开。
图6说明图5所示偏置控制器的电路运行状态。偏置控制器11在激励方式和等待方式中的运行状态与现有技术的偏置控制器类似。但是，偏置控制器11在从等待方式向激励方式恢复时的电路运行状态。
当偏置控制器11在等待方式时，控制信号STBY是高电平，反相器INV12将低电平送到或非门NR10。或非门NR10使脉冲信号PUMP保持在低电平。曲线PL10/PL11表示没有恢复加速器的现的技术的偏置控制器的电位变化。
控制信号STBY在时间t21改变到低电平，因此，或非门NR10在时间t22使脉冲信号PUMP改变到高电平。然后，n沟道增强型场效应晶体管Qn6导通。控制信号STBY使传输门Qp3/Qp4导通，P沟道增强型场效应晶体管Qp4和n沟道增强型场效应晶体管Qn5断开。而后，漏节点Vsource通过两个n沟道增强型场效应晶体管Qn2和Qn6放电，其电位电平很快下降。
漏节点Vsource上的电位电平被送到P沟道增强型场效应晶体管Qp1/Qp2，迅速的电位下降使P沟道增强型场效应晶体管Qp2增加偏置电流Ibias并因此增加偏置电压Vbias。
偏置电压Vbias在时间t23达到预定电压电平NV，电流Ilocal1-Ilocaln被增加到目标值Itg。偏置电压Vbias被送到n沟道增强型场效应晶体管Qn8的栅极，n沟道增强型场效应晶体管Qn8减小沟道电阻。结果，控制信号CTL10变成低于反相器INV12的门限，反相器INV12将高电平送到或非门NR10恢复脉冲信号PUMP到低电平，n沟道增强型场效应晶体管Qn6断开。
从前面的说明可以了解，终点检测器15b监视偏置电压Vbias，即使制造过程的波动因素影响晶体管的特性，终点检测器15b也能精确地确定加速的终点，避免了偏置控制器11的不良性能。终点检测器15b还能摆脱设计的工作温度和实际的工作温度之间的差别，精确地给出加速的终点。
在这种情况下，模拟电路12作为主电路，激励方式和等待方式分别对应于第一方式和第二方式。
转到附图7，本发明半导体电路器件的另一个实施例包括集成在同一半导体芯片(未示)上的偏置控制器31和模拟电路32。模拟电路32包括放大器321/322/...32n，偏置控制器31包括偏置控制器31包括偏置电流产生器33，方式转换器34和恢复加速器35。偏置电流产生器33和方式转换器34类似于第一个实施例中的有关电路，为了简单起见，在这里不做进一步说明。
恢复加速器35包括n沟道增强型场效应晶体管Qn31和控制器35a，控制器35a分为终点检测器35b和逻辑电路35c。终点检测器35b在电路结构上类似于终点检测器15b，详细说明被省略。
反相器INV20被加到逻辑电路15c。电路其它部件标以逻辑电路15c中的相应电路部件的相同参考号码。反相器INV20有一个输入节点和一个输出节点，分别连接到或非门NR10输出节点和输入节点。反相器INV20对或非门NR10的状态给予一个滞后作用。
图8说明从等待方式向激励方式恢复中的偏置控制器31的电路状态。滞后作用是由偏置电压Vbias波形中的过冲OS引起的，恢复时间相比于第一个实施例的恢复时间稍延长一点。但是，滞后作用使得检测特性稳定。当通过n沟道增强型场效应晶体管Qn7的电流量值接近通过n沟道增强型场效应晶体管Qn8的电流量值时，终点检测器35b精确地决定加速的终点。
尽管本发明的具体实施例已经示出并被说明，显然对熟悉这方面技术的人来说，在不偏离本发明的精神和范围的情况下，各种改变和改进是可以实现的。
将被偏置的模拟电路决不限于放大器121-12n。在用于通过改变偏置电压进行等待方式和激励方式之间转换的模拟电路范围内，任何种类的模拟电路都可作为偏置控制器。
在等待方式中，偏置控制器可以有小量电流在模拟电路和地线GND之间流过。
权利要求
1．一种半导体集成电路，其中包括主电路(12；32)，有被控制的第一电流(Ilocal1-Ilocaln)流通；和偏置电路控制电路(11；31)，其包括与所述主电路(12；32)连接的偏置电流控制器(13；33)，其产生参考电流(ISTD)，并在第一方式中根据所述参考电流值调整所述第一电流(Ilocal1-Ilocaln)至第一值，在第二方式中将其调整至小于所述第一值的第二值，与所述偏置电流控制器(13；33)连接的方式转换器(14；34)，其响应代表在所述第一方式和所述第二方式之间进行转换的指示(STBY)，用于在所述第一方式和所述第二方式之间转换所述偏置电流控制器(13；33)，和恢复加速器(15；35)，被连接至所述偏置电流控制器(13；33)和所述方式转换器(14；34)，并响应关于从所述第二方式向所述第一方式加速转换的所述指示，其特征在于所述恢复加速器，将所述第一电流(Ilocal1-Ilocaln)值与所述参考电流(ISTD)值比较，以确定所述转换的加速终点。
2．如权利要求1所述的半导体集成电路器件，其特征在于，其中所述恢复加速器(15；35)包括电压比较器(15b；35b)，将从正比于所述第一电流(Ilocal1-Ilocaln)的第二电流(Ibias)转变而得的第一偏置电压(Vbias)，与从所述参考电流(ISTD)转变而得的参考电压(Vref)比较，当所述加速器到达所述终点时，产生第一控制信号，逻辑电路(15c；35c)，其响应所述指示(STBY)和所述第一控制信号，在所述的加速之际使第二控制信号(PUMP)从非激励电平向激励电平转换，和响应所述第二控制信号(PUMP)用于加速所述转换的加速晶体管(Qn6；Qn31)。
3．如权利要求2所述的半导体集成电路器件，其特征在于，其中所述加速晶体管(Qn6；Qn31)提供从所述偏置电流控制器(13；33)的第一节点(Vsource)至第一恒定电压源(GND)之间的电流通路，所述方式转换器(14；34)使电流能流经所述第一节点(Vsource)，以使所述偏置电流控制器从所述第二方式转换到所述第一方式。
4．如权利要求2所述的半导体集成电路器件，其特征在于，其中所述电压比较器(15b；35b)包括电流镜像电路(Qp5/Qp6)，其被连接至不同于所述第一恒定电压的第二恒定电压源(Vdd)，并响应第二偏置电压向第一输出节点供给第三电流，并向第二输出节点供给正比于所述第三电流的第四电流，第一晶体管(Qn7)，被连接在所述第一输出节点和所述第一恒定电压源(GND)之间，响应所述参考电压(Vref)以便提供抵抗所述第三电流的第一电阻用于产生所述第二偏置电压，第二晶体管(Qn8)，其被连接在所述第二输出节点和所述第一恒定电压源(GND)，并响应所述第一偏置电压(Vbias)以便提供抵抗所述第四电流的第二电阻用于产生第三控制信号(CTL10)，和响应所述第三控制信号(CTL10)以产生所述第一控制信号的逻辑门(INV12)。
5．如权利要求4所述的半导体集成电路器件，其特征在于，在所述加速期间所述第三控制信号(CTL10)增加电位电平，当所述第三控制信号(CTL10)超过其门限值时，所述逻辑门(INV12)产生所述第一控制信号。
6．如权利要求1所述的半导体集成电路器件，其特征在于，所述偏置电流控制器(13；33)包括第一电流镜像电路(13a)，其被连接在第一恒定电压源(GND)和幅度与所述第一恒定电压不同的第二恒定电压源(Vdd)之间，并被供给以所述参考电流(ISTD)，以便正比于所述参考电流(ISTD)调整第二电流(IMIRR)，第二电流镜像电路(13c)，其被连接在所述第二电压源(Vdd)和所述第一电流镜像电路(13a)之间，以便正比于所述第二电流(IMIRR)调整第三电流(Ibias)和第三电流镜像电路(13b)，其被连接在所述第二电流镜像电路(13c)和所述第一恒定电压源(GND)之间，以便正比于所述第三电流(Ibias)调整所述第一电流(Ilocal1-Ilocaln)。
7．如权利要求6所述的半导体集成电路器件，其特征在于，其中所述方式转换器(14；34)被连接在所述第二电流镜像电路(13c)和所述第一与第三电流镜像电路(13a/13b)之间，在所述第二方式中，使所述第二和第三电流(IMIRR；Ibias)减小至零。
8．如权利要求7所述的半导体集成电路器件，其特征在于，其中所述方式转换器(14；34)包括控制门装置(Qp3/Qp4)，其被连接在所述第二电流镜像电路(13c)和所述第一电流镜像电路(13a)之间，并响应所述指示(STBY)在所述第二方式中阻断所述第二电流(IMIRR)，所述第一控制门装置(Qp3/Qn4)允许所述第二电流(IMIRR)从所述第二镜像电路(13c)流向所述第一电流镜像电路(13a)，第一开关晶体管(Qp4)，其被连接在所述第二恒定电压源(Vdd)和处于所述第二电流镜像电流(13c)和所述控制门装置(Qp3/Qp4)之间的第一中间节点(Vsource)之间，并响应所述指示(STBY)在第二方式中经过所述第二中间节点向所述第二电流镜像电路(13c)提供所述第二恒定电压源(Vdd)，以便使所述第二和第三电流(IMIRR/Ibias)减小至零，在所述第一方式中，所述第一开关晶体管(Qp4)从所述第二恒定电压源(Vdd)阻断所述第一中间节点(Vsource)，和第二开关晶体管(Qn5)，其被连接在所述第一恒定电压源(GND)和处于所述第二电流镜像电路(13c)和所述第三电流镜像电路(13b)之间的第二中间节点(Vbias)之间，并响应所述指示(STBY)以便在第二方式中将所述第二中间节点(Vbias)连接至所述第一恒定电压(GND)，所述第二开关晶体管(Qn5)在所述第一方式中，从所述第一恒定电压源(GND)阻断所述第二中间节点(Vbias)。
9．如权利要求8所述的半导体集成电路器件，其特征在于，所述恢复加速器(15；35)有加速晶体管(Qn6,Qn31)，其被连接在所述第一中间节点(Vsource)和所述第一恒定电压源(GND)之间，以便在所述加速期间，为所述第中间节点和所述第一恒定电压源之间提供一个电流通路。
10．如权利要求9所述的半导体集成电路器件，其特征在于，所述恢复加速器(15；35)进一步包括电压比较器(15b；35b)，其将从所述第三电流(Ibias)转变而得的第一偏置电压(Vbias)，与从所述参考电流(ISTD)转变而得的参考电压(Vref)比较，当所述加速到达所述终点时，产生第一控制信号，和逻辑电路(15c,35c)，响应所述指示(STBY)和所述第一控制信号，在所述加速期间向所述加速晶体管(Qn6；Qn31)提供第二控制信号(PUMP)。
11．如权利要求10所述的半导体集成电路器件，其特征在于，所述电压比较器(15b；35b)包括电流镜像电流(Qp5/Qn6)，其被连接至所述第二恒定电压源(Vdd)，并响应第二偏置电压向第一输出节点供给第四电流，并向第二输出节点供给正比于所述第四电流的第五电流，第一晶体管(Qn7)，其被连接在所述第一输出节点和所述第一恒定电压源之间，并响应所述参考电压以提供抵抗所述第四电流的第一电阻以便产生所述第二偏置电压，第二晶体管(Qn8)，其被连接在所述第二输出节点和所述第一恒定电压源之间，并响应所述第一偏置电压以提供抵抗所述第五电流的第二电阻，以便产生第三控制信号，和逻辑门(INV12)，其响应所述第三控制信号以产生所述第一控制信号。
12．如权利要求11所述的半导体集成电路器件，其特征在于，其中所述第三控制信号(CTL10)在所述加速期间增加电位电平，当所述第三控制信号(CTL10)超过其门限值时，所述逻辑门(INV12)使所述第一控制信号从低电平转换为高电平。
13．如权利要求12所述的半导体集成电路器件，其特征在于，其中所述指示由第四控制信号(STBY)代表，所述第四控制信号在所述第二方式有所述高电平，在所述第一方式有所述低电平，第一反相器(INV12)和或非(NIR10)门分别用作所述逻辑门和所述逻辑电路。
14．如权利要求13所述的半导体集成电路器件，其特征在于，所述逻辑电路进一步包括第二反相器(INV20)，所述第二反相器有一个输入节点与所述或非门的一个输出节点相连，而且一个输出节点与所述或非门的一个输入节点相连，所述第二反相器给或非门的逻辑功能一个滞后作用。
全文摘要
偏置控制器(11),在激励方式中,将从模拟电路(12)流出的偏置电路(Iloca1-Iocaln)调整到适当值,而在等待方式中将电流减小到零,其中偏置控制器(11)有恢复加速器(15),检测正比于偏置电流的偏置电压(Vbias),用以终止从等待方式向激励方式转换的加速,从而,可忽略晶体管特性以及设计工作温度和实际工作温度之间的差别,精确地控制加速。
文档编号H03K17/687GK1232318SQ9910557
公开日1999年10月20日 申请日期1999年4月14日 优先权日1998年4月14日
发明者小林胜太郎 申请人:日本电气株式会社