专利名称：运算放大器的噪声降低方案的制作方法
背景技术：
本发明涉及差分信号结构中运算放大器(op amp)的使用。更具体地说，本发明提供可以增强产生差分信号的运算放大器的性能的技术。
在模拟集成电路中，通常以差分形式处理电信号，即每个信号都有幅度相同和相位相反的成对信号。使用差分结构出于许多原因，包括诸如差分结构显示出明显好于单端设计的电源供给噪声抑制。运算放大器是差分系统中最常用的电路元件。
图1示出差分设计中常用的运算放大器电路。
图1示出用于把输入的单端信号Vin变换为表示为V+和V-的差分信号的电路100。这样的电路是常见的，诸如，带有差分结构的集成电路嵌入在较大系统中，其中该系统必须与单端信号接口。单端信号到差分信号的转换包括使用第一运算放大器1作为输入缓冲器，使用第二运算放大器产生Vin的反相信号。原始的同相信号(V-)和反相信号(V+)都被送入后面的差分电路(诸如运算放大器3)中。运算放大器1提供的缓冲为后面的电路提供了低阻信号。虽然这是理想的，但是它不可能不付出代价。那就是，增加一级放大会增加噪声、失真、偏移和可能其它不希望的结果。
如图1所示，参考运算放大器1，对于在此描述的每一个图中的运算放大器，假设每一个运算放大器相关的噪声电压被建模为一个有关输入的噪声电压源Vn。特定运算放大器的有关输入的噪声源可以用参考数字下标标识。也就是说，运算放大器1的噪声源可以表示为Vn1。噪声值由平方噪声电压给出，例如Vn12。将会理解，假设噪声源是不相关的，按平方和的方根来计算这些噪声电压的加权和。将会理解，通过电阻值R2对电阻值R1的比值来设置输入增益。电阻R3和电阻R4的电阻值相等以保证V+和V-幅值相等及相位相反。运算放大器3和电阻R5至R8表示差分电路，它可能跟在单端到差分转换的后面，但这里不做进一步讨论。感兴趣的关键参数是表示为差分电路等效输入的噪声电压，即Vdif＝(V+)－(V-)。
V-端的噪声电压表达式为Vn2(V-)＝Vn12(1＋R2/R1) (1)V+端的噪声电压表达式为Vn2(V+)＝Vn22(1＋R4/R3)－Vn12(1＋R2/R1)(R4/R3)(2)因为R3＝R4，因而Vn2(V+)＝2Vn22－Vn12(1＋R2/R1)(3)在运算放大器3输入端的噪声可以表示如下Vndiff2＝Vn2(V+)－Vn2(V-) (4)＝2Vn22－Vn12(1＋R2/R1)－Vn12(1＋R2/R1) (5)＝2Vn22－2Vn12(1＋R2/R1) (6)可见，运算放大器1的非反相增益配置放大了输入缓冲放大器的噪声电压Vn12并把它施加到差分电路V-的输入端。这一相同的放大器噪声电压还被反相并被施加到差分电路V+的输入端。因此，运算放大器1和运算放大器2实际上都放大了Vn12。为了减少运算放大器的噪声影响，在运算放大器1的位置需要特别低噪声的运算放大器。将会理解，在钱和硅方面，低噪声放大器都是昂贵的。
因而希望提供一种可以改善差分结构中运算放大器噪声性能的技术。
发明概述根据本发明，提供了一种显著提高差分结构中的运算放大器性能的技术。根据所述各种实施例，配置第一和第二运算放大器以产生差分信号，第一运算放大器产生差分信号的一端，第二运算放大器产生另一端。可以配置运算放大器使它接收单端信号并将其转换为差分信号。根据单端到差分的应用，可以配置为反相的或非反相的运算放大器。还可以在“伪”差分布置中配置运算放大器，其中每个op amp接收半个差分信号、并对其进行缓冲和/或放大以产生差分输出信号。在每个配置中，运算放大器其中之一的反相输入端耦合到另一个运算放大器的非反相输入端。也就是说，不是把第二运算放大器的非反相输入端偏置到地或恒定偏置电压，它被连接到其伴随装置的信号输入端。根据具体的实施例，根据不同的应用，提供多个开关，这些开关改变两个运算放大器不同的配置。
下面将要详细描述，该配置的作用是第一运算放大器的有关输入的噪声的显著成分在差分输出端表示为共模信号，因此例如其它放大器的下游设备可以消除该成分，这些设备可能拥有良好的共模抑制。事实上，噪声改善并非本发明得到的唯一优点。也就是说，如下所述，建模为有关输入的电压源的任何异常的运算放大器情况的有害影响，例如失真，也可以被此处所述的技术消除。
因而，本发明提供了用于产生差分信号的方法和装置。第一运算放大器的输出端对应于差分信号的一端。第二运算放大器的输出端对应于差分信号的另一端。第一运算放大器的反相输入端耦合到第二运算放大器的非反相输入端。
参考说明书的剩下部份和附图可以进一步理解本发明的特征和优点。
附图简述图1是把单端信号转换为差分信号的电路的简化示意图；图2是本发明的具体实施例的简化示意图；图3是缓冲和/或放大差分信号的电路的简化示意图；图4是本发明的另一个具体实施例简化示意图；和图5是本发明的又一个具体实施例的详细示意图。
具体实施例的详细说明图2是根据本发明的具体实施例设计的用于将单端信号转换为差分信号的电路200的简化示意图。不是如图1所示把运算放大器2的非反相输入端接地，而是把运算放大器的非反相输入端连接到运算放大器1的反相输入端。
计算该配置的电路噪声，我们得到Vn2(V-)＝Vn12(1＋R2’/R1’) (7)可见，图1所示电路中的该项保持不变，见等式(1)。但是，Vn2(V+)＝Vn22(1＋R4’/R3’)-Vn12(1＋R2’/R1’)(R(4’/R3’)＋Vn12(1＋R4’/R3’) (8)并且， 因为R3＝R4， 因而Vn2(V+)＝2Vn22－Vn12(1＋R2’/R1’)＋2Vn12(9)Vndiff2＝Vn2(V+)－Vn2(V-) (10)＝2Vn22－Vn12(1＋R2’/R1’)＋2Vn12－Vn12(1＋R2’/R1’) (11)＝2Vn22－2Vn12(1＋R2’/R1’)＋2Vn12(12)＝2Vn22－2Vn12(R2’/R1’) (13)可见，电路200的Vndiff2比电路100的Vndiff2小2Vn12。而且，当R2’/R1’，比值减小时，由Vn1，即运算放大器1的有关输入的噪声引起的剩余的噪声影响也会减小，实际上由系统而定，所述剩余的噪声影响相对于Vn2的影响可以忽略不计。例如，如果Vin由传统的+15/-15音频运算放大器设计驱动，图2的电路是+5V电路，则R2’/R1’要小到使大的30Vpp信号能限制在5Vpp内。在这样一个系统中，R2’/R1’约等于1/6，运算放大器1的剩余噪声影响将非常小。
当有关输入的噪声电压源Vn1被可以建模为有关输入的电压源的其它异常情况，例如偏移和失真所替代时，可以看到该配置的其它优点。对于这种替代，上述分析仍然正确，并且运算放大器1的其它异常的有害影响也被减小。电路设计者使用它可以获得实质性的优点，因为使用本发明，可以放松运算放大器1的噪声、失真、偏移等要求，允许用一个更小、更便宜、更低功率的运算放大器替代它而不损害整个系统的性能。另一方面，可以在不放松对运算放大器1的性能要求的情况下使用本发明，以便基本上免费地增强整个系统的性能。
现在参考图3和图4介绍本发明的另一实施例。图3示出用于缓冲和/或放大由Vin+和Vin-表示的已有差分信号的电路300。输入信号通过两个增益分别配置为R12/R11和R14/R13的独立运算放大器，即运算放大器4和运算放大器5。它们的输出一起组成放大的差分信号，该差分信号通过表示任何一般差分接收电路的一般差分放大器单元202。
在这种情况下，运算放大器4和运算放大器5两个放大器的噪声影响是Vn2(V-)＝Vn42(1＋R12/R11) (14)Vn2(V+)＝Vn52(1＋R14/R13) (15)Vndiff2＝Vn2(V+)－Vn2(V-)＝Vn52(1＋R14/R13)－Vn42(1＋R12/R11)(16)比较图1的电路100，运算放大器4和运算放大器5都有明显的噪声影响。
图4是根据本发明另一具体实施例的用于缓冲和/或放大已有差分信号的电路400的简化示意图。和图3所示不同，运算放大器5’的非反相输入端不是接地，而是连接到运算放大器4’的反相输入端。图4配置的噪声总和为Vn2(V-)＝Vn4’2(1＋R12’/R11’) (17)可见，与图3相比该项没有变化(见等式(14))。但是，Vn2(V+)＝Vn5’2(1＋R14’/R13’)＋Vn4’2(1＋R13’/R14’) (18)Vndiff2＝Vn2(V+)－Vn2(V-)＝Vn5’2(1＋R14’/R13’)+Vn4’2(1＋R13’/R14’)－Vn4’2(1＋R12’/R11’) (19)
对于实际的差分对称，R14’/R13’＝R12’/R11’， 因而Vndiff2＝Vn2(V+)－Vn2(V-)＝Vn5’2(1＋R14’/R13’) (20)可见，重新配置使运算放大器4’的噪声影响消失。如果Vn4’2和Vn5’2不相关的，该(伪)差分放大级的噪声影响可以减少3dB。此外，在上述单端到差分转换电路的情况下，任何可以建模为有关输入的电压源的运算放大器1中的不理想也会消失。
图5是本发明又一个具体实施例的详细示意图。电路500采用左边和右边的运算放大器502和504，根据它们的配置，电路500可以按三种模式运作。这三种模式是(1)伪差分放大；(2)非反相单端到差分变换；和(3)反相单端到差分变换。
在正常运算中，MUTE输入端口处于逻辑0状态，CAL_ONB输入端口处于逻辑1状态。“compress_in”输入端口不是本发明的部件并假设为OV。标明为“spltmux2_esd”的电路单元是cmos选通门。进行小信号分析时，V、G和S端可以忽略，当它们的“ent1”输入端处于逻辑1时，使“t1”端口和“t0”端口之间导通，而处于逻辑0时，使“t1”端口和“t0”端口之间开路。VCM是共模偏置电压，本例中取值为2.4V。INP是每个运算放大器的非反相输入端，INM是每个运算放大器的反相输入端，而OUTP是每个运算放大器的输出端。小信号分析时可以忽虑运算放大器的所有其它端。所示两个运算放大器都有两个区，尽管这不是本发明的部件。标明为“fb_resbank”’的电路单元是12个反馈电阻的组合，所述电阻组合从10.62k到20k之间取值以便以0.5dB的台阶产生增益控制。这里使用的特定反馈电阻配置不是本发明的关键，尽管，根据本发明的具体实施例，两个运算放大器的反馈电阻值保持相等，即一起跟踪。注意，通过标记建立某种连接，例如图中点间的INM1和INM2“跳转”。
电路如表1所示工作。
表1虽然参照本发明的具体实施例具体表示和说明了本发明，然而本领域的技术人员将明白可以不脱离本发明的精神或范围而对公开的实施例进行形式和细节上的改变。例如，可以使用分立元件实现本发明的各种实施例，或者利用传统的半导体制作技术实现为集成电路。而且，本发明的集成电路实现可以使用任何合适的技术，诸如CMOS技术。此外，本发明中运算方大器之间的连接可以永久地硬连线，或者是可编程的，如上面参照图5所述的那样。然而，应该参照后附的权利要求书来确定本发明的范围。
权利要求
1.一种用于产生差分信号的电路，它包括第一运算放大器，所述第一运算放大器的输出端对应于所述差分信号的一端；和第二运算放大器，所述第二运算放大器的输出端对应于所述差分信号的另一端；其中所述第一和第二运算放大器的其中之一的反相输入端耦合到所述第一和第二运算放大器中的另一个的非反相输入端。
2.权利要求1的电路，其特征在于所述第一和第二运算放大器被配置为接收单端输入信号并产生所述差分信号。
3.权利要求2的电路，其特征在于所述第一和第二运算放大器被配置为反相电路。
4.权利要求2的电路，其特征在于所述第一和第二运算放大器被配置为非反相电路。
5.权利要求1的电路，其特征在于所述第一和第二运算放大器被配置为接收差分输入信号并产生所述差分信号。
6.权利要求1的电路，其特征在于还包括多个开关，用于将所述第一和第二运算放大器配置为多种配置。
7.权利要求6的电路，其特征在于所述多种配置包括第一配置，在所述第一配置中，所述第一和第二运算放大器被配置为接收单端输入信号并产生所述差分信号。
8.权利要求7的电路，其特征在于在所述第一配置中，所述第一和第二运算放大器被配置为反相电路。
9.权利要求7的电路，其特征在于在所述第一配置中，所述第一和第二运算放大器被配置为非反相电路。
10.权利要求6的电路，其特征在于所述多种配置包括第一配置，在所述第一配置中，所述第一和第二运算放大器被配置为接收差分输入信号并产生所述差分信号。
11.权利要求6的电路，其特征在于由耦合到第一和第二逻辑输入端的开关控制逻辑电路控制所述多个开关。
12.权利要求11的电路，其特征在于所述开关控制逻辑电路对应真值表，所述真值表如下
13.权利要求1的电路，其特征在于用分立元件实现所述电路。
14.权利要求1的电路，其特征在于所述电路是集成电路。
15.一种用于产生差分输出信号的电路，它包括第一运算放大器，它具有对应所述差分输出信号的一端的输出端；第二运算放大器，它具有对应所述差分输出信号的另一端的输出端；和多个开关，它们耦合到所述第一和第二运算放大器；其中，在第一方式，所述多个开关配置所述第一和第二运算放大器以接收单端输入信号并产生所述差分输出信号，而在第二方式，所述多个开关配置所述第一和第二运算放大器以接收差分输入信号并产生所述差分输出信号，在所述第一和第二方式的每一种方式中，所述第一和第二运算放大器中的一个的反相输入端耦合到所述第一和第二运算放大器中另一个的非反相输入端。
16.一种电子设备包括用于产生差分信号的电路，所述电路包括第一运算放大器，所述第一运算放大器的输出端对应所述差分信号的一端；和第二运算放大器，所述第二运算放大器的输出端对应所述差分信号的另一端；其中所述第一运算放大器的反相输入端耦合到所述第二运算放大器的非反相输入端。
17.一种用于产生差分信号的电路，它包括第一运算放大器，它具有信号输入端和偏置输入端，所述第一运算放大器的输出端对应于所述差分信号的一端；和第二运算放大器，它具有信号输入端和偏置输入端，所述第二运算放大器的输出端对应于所述差分信号的另一端；其中所述第一运算放大器的所述信号输入端耦合到所述第二运算放大器的所述偏置输入端。
全文摘要
说明了产生或放大差分信号的方法和设备。第一运算放大器(opamp 1’)的输出端对应于差分信号的一端。第二运算放大器(opamp 2’)的输出端对应于差分信号的另一端。第一运算放大器的反相输入端耦合到第二运算放大器的非反相输入端。
文档编号H03F3/45GK1336035SQ99816354
公开日2002年2月13日 申请日期1999年12月28日 优先权日1999年1月4日
发明者W·D·勒维利恩 申请人:三路技术有限公司