高分辨力数字时基系统的制作方法
【技术领域】
[0001]本发明涉及一种高分辨力数字时基系统设计方法，属于时基电路设计技术领域。
【背景技术】
[0002]随着电子技术的发展，要实现频率的高精度测量，除了采用等精度测量外，还需对产生的土 I个钟的误差进行测量，要想将仪器的系统测量精度提高到I X ΙΟ-9/s,时间间隔测量精度达1ns，时间间隔测量分辨力达0.1ns0高分辨力数字时基系统是频率高精度测量的关键和技术瓶颈。
【发明内容】
[0003]本发明的技术效果能够克服上述缺陷，提供一种高分辨力数字时基系统，其。
[0004]为实现上述目的，本发明采用如下技术方案:其包括选通开关、无间隔计数模块、内插扩展ADC，选通开关通过无间隔计数模块连接内插扩展ADC，其中选通开关和无间隔计数模块通过编程直接实现对输入信号的选通、计数和误差检测，在10MHz钟频的基础上作等精度计数，同时进行数字内插，生成同步闸门和10MHz钟频之间的相位差脉冲，通过恒流源充放电及内插扩展ADC变换，进行数字量化。
[0005]其中选通开关和无间隔计数模块皆采用ALTERA公司的高速FPGA。
[0006]无间隔计数模块、内插扩展ADC皆包括两路。
[0007]本发明选用时间-电压转换测量技术方案实现10ps时间分辨力内插指标，形成高分辨力数字时基系统。
【附图说明】
[0008]图1为频率时间测量逻辑框图；
[0009]图2为时间鉴别电路；
[0010]图3为时间电压转换与测量电路。
【具体实施方式】
[0011]时间、频率测量逻辑电路
[0012]主要有高速选通开关、无间隔计数器、数字内插扩展器等部分组成。选通开关和无间隔计数器采用ALTERA公司的高速FPGA，通过编程直接实现对输入信号的选通、计数和误差检测。在10MHz钟频的基础上作等精度计数，测量精度达到IX ΙΟ-8/s，同时进行数字内插，生成同步闸门和10MHz钟频之间的相位差脉冲，通过恒流源充放电及A/D变换，进行数字量化，将测量精度提高到I X ΙΟ-9/s,采用大规模高速FPGA，搭建高速速计数器来实现无间隔测量:让两个计数器分别对被测信号和10MHz时钟同时进行循环计数，并检测被测信号和10MHz时钟在计数采样时的时间间隔误差(O?10ns)，进行内插扩展。采用精密的恒流源，通过高速开关在内插脉冲期间对精密电容进行充电，再用高速采样保持电路和A/D变换电路，将这一瞬时电压转换成数字信号，以实现瞬时相位的数字化，采用8位A/D即可得到1/256的量化误差，分辨力可达40ps。
[0013]采用10MHz的时钟频率，相差内插两个钟后的脉宽彡30ns，采用100MSPS的ADC，转换时间、存储时间彡100ns，这样，前后沿的内插、ADC的总时间小于300ns，用此速度，可实现IMHz的采样频率，对于重复频率低于IMHz的捷变频脉冲调制信号，在测量期间内可以实现准实时测量。其框图如图1所示。
[0014]数字时基电路设计
[0015]数字时基系统由时间内插器组成。10MHz等精度计数技术能保证测量精度达ΙΧΙΟ-8/s,同时存在±1个钟的误差，时间内插器用于测量和被测信号同步后的闸门到其后第一个计数时钟脉冲间的时间间隔，也就是测量产生误差部分的时间，以提高测量精度，它是高分辨力频率计中的关键技术。这一时间间隔值大小在O?1ns之间，数值是随机的。其实现的电路由“时间鉴别器和AT时间内插器”组成。前者用于识别同步闸门沿到其后第一个10MHz时钟脉冲间的时间差ΔΤ，后者提高Λ T测量的分辨力。
[0016]时间鉴别电路
[0017]时间鉴别电路的工作原理如图2所示，触发信号的负沿TR-经由触发器Ql与系统工作时钟SysClk进行同步延迟，再由Q2、Q3同步后，增加两个时钟周期，然后与先期到达与门的触发信号的正沿TR+进行与运算，产生宽度在2?3系统时钟周期的脉冲信号TInp。TInp信号携带了需要进行时间扩展的AT信号，其中增加的两个时钟周期用于克服时间扩展电路的非线性。
[0018]时间电压转换与测量电路
[0019]时间电压转换与测量电路工作原理如图3所示。其中TInp为前级电路鉴别出来的时间脉冲，SI为充电开关，S2为放电开关，I为恒流源，D为二极管，C为充电电容，Ul为ADC0
[0020]当没有TInp到达时，SI常闭，S2常开，电容C处于未充电状态。当TInp到达时，SI断开，S2仍然保持断开，恒流源经过D向C充电，充电完成后，ADC测量C上代表时间的电压值U，U = TInp*I ;测量完成后，S2闭合，对C放电，放电完成后，S2断开，准备下一次测量。实际电路已在多款存储示波器中运用，采用8位A/D即可得到1/256的量化误差，分辨力可达40ps,能满足设计要求的lOOps。
【主权项】
1.一种高分辨力数字时基系统，其特征在于，包括选通开关、无间隔计数模块、内插扩展ADC，选通开关通过无间隔计数模块连接内插扩展ADC，其中选通开关和无间隔计数模块通过编程直接实现对输入信号的选通、计数和误差检测，在10MHz钟频的基础上作等精度计数，同时进行数字内插，生成同步闸门和10MHz钟频之间的相位差脉冲，通过恒流源充放电及内插扩展ADC变换，进行数字量化。2.根据权利要求1所述的高分辨力数字时基系统，其特征在于，其中选通开关和无间隔计数模块皆采用ALTERA公司的高速FPGA。3.根据权利要求1所述的高分辨力数字时基系统，其特征在于，无间隔计数模块包括两路。4.根据权利要求1所述的高分辨力数字时基系统，其特征在于，内插扩展ADC包括两路。
【专利摘要】本发明涉及一种高分辨力数字时基系统设计方法，属于时基电路设计技术领域。本发明的高分辨力数字时基系统，包括选通开关、无间隔计数模块、内插扩展ADC，选通开关通过无间隔计数模块连接内插扩展ADC，其中选通开关和无间隔计数模块通过编程直接实现对输入信号的选通、计数和误差检测，在100MHz钟频的基础上作等精度计数，同时进行数字内插，生成同步闸门和100MHz钟频之间的相位差脉冲，通过恒流源充放电及内插扩展ADC变换，进行数字量化。本发明选用时间-电压转换测量技术方案实现100ps时间分辨力内插指标，形成高分辨力数字时基系统。
【IPC分类】H03K5/131, G01R23/02
【公开号】CN105553450
【申请号】CN201410606563
【发明人】宋云衢, 冯太明
【申请人】江苏绿扬电子仪器集团有限公司
【公开日】2016年5月4日
【申请日】2014年11月1日