一种具有高占空比特性的振荡器的制造方法
【专利摘要】本发明属于电源管理技术领域，涉及一种具有高占空比特性的振荡器。本发明的振荡器，包括充放电模块、高限比较器、低限比较器和RS锁存器；所述充放电模块由充放电电阻RT、电容CT和放电恒流源构成，充放电电阻RT和电容CT串联，充放电电阻RT接基准电压，电容CT接地，充放电电阻RT和电容CT的连接点接放电恒流源；高限比较器的负向输入端接高限比较电压，正向输入端接充放电电阻RT和电容CT的连接点，高限比较器的输出端接RS锁存器的R输入端；低限比较器的正向输入端接低限比较电压，负向输入端接充放电电阻RT和电容CT的连接点，低限比较器的输出端接RS锁存器的S输入端。本发明的有益效果为，可以精确地设定频率及大占空比。
【专利说明】
一种具有高占空比特性的振荡器
技术领域
[0001] 本发明属于电源管理技术领域，涉及一种具有高占空比特性的振荡器。
【背景技术】
[0002] 振荡器是开关电源控制系统的基本模块，其输出时钟信号的频率决定了开关频 率，它所能提供的频率、占空比是开关电源系统的重要参数。一般来说，大占空比有助于开 关电源调整范围的拓宽、瞬态响应速度的提升，及效率的提高等多个性能的改善。现有振荡 器为了实现大的占空比要求，通常采用开关管实现快速的放电。但是此种方法不能够精确 的控制放电时间，且容易让电容上电压产生下冲，导致过放电情况。
【发明内容】
[0003] 本发明所要解决的，就是针对上述问题，提出一种可以准确设定放电时间并且避 免发生电容上电压下冲的具有高占空比特性的振荡器。
[0004] 本发明的技术方案是：如图1所示，一种具有高占空比特性的振荡器，包括充放电 模块、高限比较器、低限比较器和RS锁存器;所述充放电模块由充放电电阻RT、电容CT和放 电恒流源构成，充放电电阻RT和电容CT串联，充放电电阻RT接基准电压，电容CT接地，充放 电电阻RT和电容CT的连接点接放电恒流源;高限比较器的负向输入端接高限比较电压，正 向输入端接充放电电阻RT和电容CT的连接点，高限比较器的输出端接RS锁存器的R输入端； 低限比较器的正向输入端接低限比较电压，负向输入端接充放电电阻RT和电容CT的连接 点，低限比较器的输出端接RS锁存器的S输入端;RS锁存器输出控制信号，其中，高限比较器 产生的信号作为充放电模块的控制信号，低限比较器产生的信号作为充放电模块控制信号 的同时也作为振荡器的输出。
[0005] 进一步的，如图2所示，所述充放电模块还包括第一三极管Ql、第二三极管Q2、第三 三极管Q3、第四三极管Q4、第一电流源II、第二电流源12、第三电流源13、第一稳压管Dl、第 二稳压管D2、第一匪OS管MNl、第二NMOS管MN2;第一三极管Ql的基极接电源，其集电极接基 准电压，其发射极接第一电流源11的输入，第一电流源11的输出接地;第二二极管Q2的发射 极接第二电流源12的输出，第二二极管的基极接电源，其集电极接地;第二电流源12的输入 接基准电压;第三三极管Q3的集电极接基准电压，其基极接第二电流源12的输出，第三三极 管Q3的发射极接第四三极管Q4的发射极，第四三极管Q4的基极接第一三极管Ql的发射极， 第四三极管Q4的集电极接地;第一匪OS管MNl的栅极接第三三极管Q3发射极与第四三极管 Q4发射极的连接点，第一NMOS管MNl的漏接接第三电流源13的输出，其源极接充放电电阻RT 和电容CT的连接点；第三电流源13的输入接基准电压;第二匪OS管MN2的漏接接第三电流源 13的输出，第二NMOS管MN2的栅极接控制信号，其源极接地;第一NMOS管MNl的栅极接第一稳 压管Dl的负极，第一稳压管Dl的正极接地;第二匪OS管MN2的栅极接第二稳压管D2的负极， 第二稳压管D2的正极接地。
[0006] 本方案中，三极管Ql、Q2、Q3、Q4组成推挽输出驱动匪OS管丽1。丽1和丽2组成放电 时的恒流源，在振荡器放电的阶段，MNl源漏互换，其中MNl的漏作为虚拟地，电流经MNl通过 丽2向地放电。在振荡器充电阶段，控制信号为高，丽2管关闭，丽1管的栅源电压小于该管的 阈值电压，该管也关闭，电容CT由外部充电，此时电流源13将MNl和MN2的漏端迅速抬升至高 电平防止丽1管产生倒灌电流;稳压管Dl和D2可以起到钳位的作用，使匪OS管丽1、丽2的栅 极电压不会太大。
[0007] 进一步的，如图3所示，所述高限比较器包括第四电流源14、第五电流源15、第五三 极管Q5、第六三极管Q6、第七三极管Q7、第八三级管Q8、第九三极管Q9、第一 PMOS管MP1、第二 PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第三NMOS管MN3、第四NMOS管MM、第一电阻Rl、 第二电阻R2和第三电阻R3;第五三极管Q5的基极接充放电电阻RT和电容CT的连接点，第五 三极管Q5的发射极接第五电流源15的输出，第五三极管Q5的集电极通过第三电阻R3后接 地;第六三极管Q6的基极接高限比较电压，其发射极接第五电流源15的输出，第六三极管Q6 的集电极通过第二电阻R2后接地;第五电流源15的输入接基准电压;第八三极管Q8的集电 极和基极接第四电流源14的输出，第八三极管Q8的发射极通过第一电阻Rl后接地;第四电 流源14的输入接基准电压；第一 PMOS管MPl的源极接基准电压，其栅极和漏极互连;第七三 极管Q7的集电极接第一PMOS管MPl的漏极，第七三极管Q7的基极接第四电流源14的输出，第 七三极管Q7的发射极通过第二电阻R2后接地;第二PMOS管MP2的源极接基准电压，其栅极和 漏极互连;第九三极管Q9的集电极接第二PMOS管MP2的漏极，第九三极管Q9的基极接第四电 流源14的输出，第九三极管Q9的发射极通过第三电阻R3后接地;第三PMOS管MP3的源极接基 准电压，其栅极接第二PMOS管MP2的漏极;第四PMOS管MP4的源极接基准电压，其栅极接第一 PMOS管MPl的漏极；第三NMOS管MN3的漏极接第三PMOS管MP3的漏极，第三NMOS管MN3的栅极 和漏极互连，其源极接地;第四NMOS管MN4的栅极接第三PMOS管MP3的漏极，第四NMOS管MN4 的源极接地;第四NMOS管MM漏极与第四PMOS管MP4漏极的连接点为高限比较器的输出端。
[0008] 本方案中，三极管Q5、Q6作为高限比较器的输入对管，Q5的基极接外部充电电容CT 上的电压即RTCT，Q6的基极接Vmax (振荡器的高限比较电压）。Q5和Q6的发射极接偏置电流 I5，Q5和Q6的集电极分别接Q9和Q7的发射极共同组成cascode结构，Q8主要是为Q9和Q7的基 极提供偏置电压使其工作于放大区，PMOS管1〇 31、]\〇32、]\〇33、]\〇34和丽03管1^3、]\^4是将 cascode结构的双端输出转为单端输出形成高低电平逻辑信号以供后面数字模块处理。
[0009] 如图4所示，所述低限比较器包括第十三极管Q10、第十一三极管Q11、第十二三极 管Q12、第十三三极管Q13、第十四三极管Q14、第六电流源16、第七电流源17、第八电流源18、 第五PMOS管MP5、第六PMOS管MP6、第五NMOS管MN5、第六NMOS管MN6、第四电阻R4和第五电阻 R5;第十三极管QlO的发射极接第六电流源16的输出，第十三极管QlO的基极接低限比较电 压，其集电极接地;第六电流源16的输入接基准电压;第十一三极管Qll的集电极接基准电 压，其基极接第六电流源16的输出，第十一三极管Qll的发射极通过第四电阻R4后接地;第 十二三极管Q12的集电极接第七电流源17的输出，第十二三极管Q12的基极接第十三三极管 Ql 3的发射极，第十二三极管Ql 2的发射极通过第四电阻R4后接地;第七电流源17的输入接 基准电压；第十三三极管Q13的集电极接基准电压，其基极接第七电流源17的输出，第十三 三极管Q13的发射极通过第五电阻R5后接地;第五PMOS管MP5的源极接基准电压，其栅极与 漏极互连;第十四三极管Q14的集电极接第五PMOS管MP5的漏极，第十四三极管Q14的基极接 第十三三极管Q13的发射极，第十四三极管Q14的发射极接充放电电阻RT和电容CT的连接 点;第五NMOS管MN5的漏极接第八电流源18的输出，第五NMOS管MN5的栅极与漏极互连，其源 极接地;第八电流源18的输入接基准电压;第六PMOS管MP6的源极接基准电压，其栅极接第 五PMOS管MP5的漏极;第六匪OS管MN6的栅极接第八电流源18的输出，第六匪OS管MN6的源极 接地;第六NMOS管MN6漏极与第六PMOS管MP6漏极的连接点为低限比较器的输出端。
[0010] 本方案中，91〇、911、912、〇13以及电阻1?4、1?5共同组成电压跟随器，将1?1'(：1'端电压 与振荡器低限电压相比较，振荡器低限电压抬升Vbe后作为Q14的基极电压，Q14的源基接 RTCT端;MP5的漏端接Q14的集电极，将Ql4的电流镜像到输出管MP6 ;丽6的漏端接MP6的漏 端，将输出电流转化为电压形成高低电平的逻辑信号作为比较器的输出供后面数字模块处 理。
[0011] 本发明的有益效果为，可以精确控制放电电流大小从而可以精确地确定放电时 间，不再使用电流源进行放电，并且低限比较器使用电流模比较器，防止电压被过放的问 题，可以精确地设定频率及大占空比。
【附图说明】
[0012] 图1本发明提出的振荡器的控制结构图。
[0013] 图2本发明提出的集成有充放电电路(RTCT_Char ge_D i s char ge)的拓扑结构图。
[0014] 图3本发明提出的集成有高限比较器电路(Vmax_C0MP)的拓扑结构图。
[0015] 图4本发明提出的集成有低限比较器电路(Vmin_C0MP)的拓扑结构图。
[0016] 图5本发明提出的振荡器相关信号的时序图。
【具体实施方式】
[0017] 下面结合附图，详细描述本发明的技术方案：
[0018] 本发明提出的基于恒流源技术精确控制占空比振荡器的系统拓扑结构图如图1所 示由4部分组成，充放电模块(RTCT_Charge_D i s char ge)、高限比较器(Vmax_C0MP)、低限比 较器(Vmin_C0MP)、产生控制信号的数字模块(SR Latch)。具体实现过程为：电源VREF通过 充电电阻RT给电容CT充电，当电容CT(即RTCT)上电压达到振荡器高限电压Vmax时，高限比 较器翻转，经过数字模块，充放电的控制信号Ctr 1翻转变为低电平;RTCT充放电模块的放电 电路打开，开始放电，当电容CT上电压降低至低限电压Vmin时，低限比较器翻转，经过数字 模块，Ctrl信号翻转变为高电平，RTCT充放电模块的放电电路关闭，开始充电，完成一个周 期的充放电。
[0019]由图1可以列出其充电的节点电流微分方程式开始充电时RTCT上电压为Vmin，所 以可以得到方程式为：
[0023] 当充电完成时，RTCT端电压为VmaxJP[0024] U(Ton)=Vmax
[0020]
[0021]
[0022]
[0026]
[0025] 所以就可以计算出充电时间的表达式为：
[0027]
[0028]
[0029] 开始放电时，RTCT端电压为Vmax，由此初始条件可得放电时RTCT端上电压随时间 变化的方程式为：
[0030]
[0031]
[0032]
[0033]
[0034]
[0035]
[0036]
[0037] 由放电电流表达式可以看出通过确定MNl宽长比及其晶体管的并联数可以精确地 确定振荡器的放电电流。充放电时间与电阻RT电容CT放电电流I有关，所以通过改变以上参 数可以确定振荡频率及其占空比。
[0038] 充放电电路和低限比较器是本发明振荡器系统的关键所在，下面结合具体电路详 细分析该过程。
[0039]图2为RTCT充放电电路，Vl是由VREF产生的分压，经过推挽输出钳位到MNl的栅极， 当控制信号Ctrl为低电平时，MN2管的栅极电压为高电平，该管打开，两晶体管MNl、MN2漏极 相当于虚拟地;此时与晶体管MNl连接的电容CT上电压值比较高，晶体管MNl源漏互换，工作 于饱和区产生恒定的放电电流，电容CT开始放电；当Ctrl为高电平，MN2关断，电流源13会将 丽1的漏极被拉至高电平，丽1的源端（即CT上的电压）此时也变为低电平，丽1的栅源电压 (Vl和CT上电压差值)小于晶体管的阈值电压，该管也被关断，从而电容CT充电只由外部充 电电阻RT和电容CT决定与内部放电电路无关。图3为振荡器的高限比较器，该比较器是由一 个折叠式的cascode组成，当电容CT上电压大于Vmax端电压时，流过Q5的电流会减小，Q6的 电流增大，所以流过Q9的电流增大，Q7的电流减小，结果使得流过MP4管的电流小于MM管电 流，因此MN2进入线性区，输出端为低电平，经过反向器最终的输出端Vmax_C0MP变为高电 平。图4为振荡器的低限比较器由电流模比较器结构组成，Vmin经PNP三极管抬升VBE后再经 过电压跟随器到Q14的基极，当电容CT上电压（RTCT)等于Vmin时，Q14导通，输出端Vmin_ COMP输出为高电平；该模块另一个作用是当RTCT电压低于放电最低值Vmin时，由于Q14导 通，RTCT会迅速的抬升到Vmin防止电容上的电压被放过。数字模块主要由锁存器构成，当 Vmax_C0MP变为高电平时，经锁存器控制信号Ctrl变为低电平，控制放电恒流源的开关打开 电容CT开始放电；当Vmin_COMP为高电平时，锁存器使得控制信号Ctrl变为高电平，控制放 电恒流源的开关关闭电容CT开始充电。
[0040] 图5所示为本发明振荡器的时序图，当充电电容上电压VCT大于Vmax时，Vmax_C0MP 为高电平，Ctrl变为低电平，RTCT_Charge_DiSCharge中的放电支路打开，电容CT通过恒流 源向地开始放电；充电电容上电压VCT小于Vmin时，，Vmin_C0MP为高电平，Ctrl变为高电平， RTCT_Charge_D i scharge中的放电支路关闭，VREF通过电阻RT给电容CT充电；在电容CT放电 过程中VREF仍然会给CT充电，但是由于放电电流比较大CT处于放电状态并且放电时间很 短。表明该振荡器可以通过设定充放电电阻电容及放电电流确定充放电时间，从而可以精 确地设置震荡频率和大占空比。
【主权项】
1. 一种具有高占空比特性的振荡器，包括充放电模块、高限比较器、低限比较器和RS锁 存器;所述充放电模块由充放电电阻RT、电容CT和放电恒流源构成，充放电电阻RT和电容CT 串联，充放电电阻RT接基准电压，电容CT接地，充放电电阻RT和电容CT的连接点接放电恒流 源;高限比较器的负向输入端接高限比较电压，正向输入端接充放电电阻RT和电容CT的连 接点，高限比较器的输出端接RS锁存器的R输入端;低限比较器的正向输入端接低限比较电 压，负向输入端接充放电电阻RT和电容CT的连接点，低限比较器的输出端接RS锁存器的S输 入端;RS锁存器输出控制信号，其中，高限比较器产生的信号作为充放电模块的控制信号， 低限比较器产生的信号作为充放电模块控制信号的同时也作为振荡器的输出。2. 根据权利要求1所述的一种具有高占空比特性的振荡器，其特征在于，所述充放电模 块还包括第一三极管Q1、第二三极管Q2、第三三极管Q3、第四三极管Q4、第一电流源11、第二 电流源12、第三电流源13、第一稳压管D1、第二稳压管D2、第一 NMOS管MN1和第二NMOS管MN2; 第一三极管Q1的基极接电源，其集电极接基准电压，其发射极接第一电流源II的输入，第一 电流源11的输出接地;第二二极管Q2的发射极接第二电流源12的输出，第二二极管的基极 接电源，其集电极接地;第二电流源12的输入接基准电压;第三三极管Q3的集电极接基准电 压，其基极接第二电流源12的输出，第三三极管Q3的发射极接第四三极管Q4的发射极，第四 三极管Q4的基极接第一三极管Q1的发射极，第四三极管Q4的集电极接地;第一 NMOS管MN1的 栅极接第三三极管Q3发射极与第四三极管Q4发射极的连接点，第一NMOS管MN1的漏接接第 三电流源13的输出，其源极接充放电电阻RT和电容CT的连接点；第三电流源13的输入接基 准电压;第二匪0S管MN2的漏接接第三电流源13的输出，第二NMOS管MN2的栅极接控制信号， 其源极接地;第一 NMOS管MN1的栅极接第一稳压管D1的负极，第一稳压管D1的正极接地;第 二NMOS管MN2的栅极接第二稳压管D2的负极，第二稳压管D2的正极接地。3. 根据权利要求2所述的一种具有高占空比特性的振荡器，其特征在于，所述高限比较 器包括第四电流源14、第五电流源15、第五三极管Q5、第六三极管Q6、第七三极管Q7、第八三 级管Q8、第九三极管Q9、第一 PM0S管MP1、第二PM0S管MP2、第三PM0S管MP3、第四PM0S管MP4、 第三NMOS管丽3、第四匪0S管MN4、第一电阻R1、第二电阻R2和第三电阻R3;第五三极管Q5的 基极接充放电电阻RT和电容CT的连接点，第五三极管Q5的发射极接第五电流源15的输出， 第五三极管Q5的集电极通过第三电阻R3后接地;第六三极管Q6的基极接高限比较电压，其 发射极接第五电流源15的输出，第六三极管Q6的集电极通过第二电阻R2后接地;第五电流 源15的输入接基准电压;第八三极管Q8的集电极和基极接第四电流源14的输出，第八三极 管Q8的发射极通过第一电阻R1后接地;第四电流源14的输入接基准电压;第一 PM0S管MP1的 源极接基准电压，其栅极和漏极互连;第七三极管Q7的集电极接第一 PM0S管MP1的漏极，第 七三极管Q7的基极接第四电流源14的输出，第七三极管Q7的发射极通过第二电阻R2后接 地;第二PM0S管MP2的源极接基准电压，其栅极和漏极互连;第九三极管Q9的集电极接第二 PM0S管MP2的漏极，第九三极管Q9的基极接第四电流源14的输出，第九三极管Q9的发射极通 过第三电阻R3后接地;第三PM0S管MP3的源极接基准电压，其栅极接第二PM0S管MP2的漏极； 第四PM0S管MP4的源极接基准电压，其栅极接第一 PM0S管MP1的漏极;第三匪0S管MN3的漏极 接第三PM0S管MP3的漏极，第三匪0S管丽3的栅极和漏极互连，其源极接地；第四匪0S管丽4 的栅极接第三PM0S管MP3的漏极，第四匪0S管丽4的源极接地;第四匪0S管丽4漏极与第四 PM0S管MP4漏极的连接点为高限比较器的输出端。4.根据权利要求3所述的一种具有高占空比特性的振荡器，其特征在于，所述低限比较 器包括第十三极管Q10、第十一三极管Q11、第十二三极管Q12、第十三三极管Q13、第十四三 极管Q14、第六电流源16、第七电流源17、第八电流源18、第五PMOS管MP5、第六PMOS管MP6、第 五NMOS管MN5、第六匪0S管MN6、第四电阻R4和第五电阻R5;第十三极管Q10的发射极接第六 电流源16的输出，第十三极管Q10的基极接低限比较电压，其集电极接地;第六电流源16的 输入接基准电压;第十一三极管Q11的集电极接基准电压，其基极接第六电流源16的输出， 第十一三极管Q11的发射极通过第四电阻R4后接地;第十二三极管Q12的集电极接第七电流 源17的输出，第十二三极管Q12的基极接第十三三极管Q13的发射极，第十二三极管Q12的发 射极通过第四电阻R4后接地;第七电流源17的输入接基准电压;第十三三极管Q13的集电极 接基准电压，其基极接第七电流源17的输出，第十三三极管Q13的发射极通过第五电阻R5后 接地;第五PMOS管MP5的源极接基准电压，其栅极与漏极互连;第十四三极管Q14的集电极接 第五PMOS管MP5的漏极，第十四三极管Q14的基极接第十三三极管Q13的发射极，第十四三极 管Q14的发射极接充放电电阻RT和电容CT的连接点;第五NM0S管MN5的漏极接第八电流源18 的输出，第五匪0S管MN5的栅极与漏极互连，其源极接地;第八电流源18的输入接基准电压； 第六PMOS管MP6的源极接基准电压，其栅极接第五PMOS管MP5的漏极;第六NM0S管MN6的栅极 接第八电流源18的输出，第六NM0S管MN6的源极接地;第六NM0S管MN6漏极与第六PMOS管MP6 漏极的连接点为低限比较器的输出端。
【文档编号】H03K3/017GK106067784SQ201610431531
【公开日】2016年11月2日
【申请日】2016年6月16日 公开号201610431531.5, CN 106067784 A, CN 106067784A, CN 201610431531, CN-A-106067784, CN106067784 A, CN106067784A, CN201610431531, CN201610431531.5
【发明人】周泽坤, 曹建文, 李天生, 石跃, 丁立文, 张波
【申请人】电子科技大学