多调制信号源的制作方法
【技术领域】 [0001] ：
[0002] 本实用新型与信号源有关。
[000引【背景技术】：
[0004] 现有的信号源多采用DDS模拟方式产生调制信号，而DDS有很多调制方式不能实 现，如果需要产生多种调制的信号，使用起来都有所受限，并且对于信号参数如频点驻留时 间，扫频间隔等参数计算和配置都很不方便，特别是对于需要快速切换调制方式的场合，模 拟DDS的时延很大，US级。对于调相的信号，如果信号的相位对于基带数据是相位突变的 化，会产生很大的谐波。
[0005] 【实用新型内容】：
[0006] 本实用新型的目的是提供一种满足设备调制方式多样，信号的时间，频率，带宽参 数可设置，体积小，通道数多的多调制信号源。
[0007] 本实用新型是该样实现的：
[000引现场可编程口阵列FPGA芯片1与DA芯片2连接，时钟芯片3分别与FPGA芯片、 DA芯片连接，DA芯片的输出与第1滤波器4连接，第1滤波器的输出与混频器5连接，本振 6的输出与混频器连接，混频器的输出与第2滤波器7连接，第2滤波器的输出与程控衰减 8连接，程控衰减器的输出与放大器9连接。
[0009] 现场可编程口阵列 FPGA 芯片为 XC6VLX240T2 - 2FF784I，DA 芯片为 AD9726BSVZ, 时钟芯片为AD95161-，本振为ADF4360-3,混频器为LT5578IUH，第1滤波器为LC低通 滤波器JDLLF01抓200,第2滤波器为射频介质带通滤波器CMF56C2090C，程控衰减器为 HMC472LP4,放大器为 ERA5 - 1SM+。
[0010] 本实用新型采用FPGA数字中频的实现方式，理论上可W实现任意波形的调制信 号。数字部分FPGA和DA产生所需的中频信号；射频部分，包括本振电路，混频器，放大器， 程控衰减器及带通滤波器。本振和混频器对数字中频信号进行上变频为所需要射频信号， 带通滤波器滤除带外杂散，放大器及程控衰减器控制射频信号的功率。对于相位突变的调 制信号，对基带数据采用低通滤波器，使其边延变得平滑，进行调制的时候信号的相位变化 也会变的平缓，减少调制信号的输出谐波分量。而且FPGA切换调制方式的时间很快，为ns 级。FPGA的规模越大可实现的调制信号种类也越多，对比采用DDS的模拟调制方式，不仅外 围电路简单，体积小，射频电路简单，而且当需要增加新的调制方式时只需要改动软件。本 实用新型可实现的有益效果：
[0011] 多调制信号源基于FPGA的硬件平台，采用Verilog皿L语言，满足设备调制方式 多样，信号的时间，频率，带宽参数可设置，体积小，通道数多的应用要求。
[001引【附图说明】：
[0013] 图1是本实用新型的原理框图：
【具体实施方式】 [0014] ：
[00巧]现场可编程口阵列FPGA芯片1与DA芯片2连接，时钟芯片3分别与FPGA芯片、 DA芯片连接，DA芯片的输出与第1滤波器4连接，第1滤波器的输出与混频器5连接，本振 6的输出与混频器连接，混频器的输出与第2滤波器7连接，第2滤波器的输出与程控衰减 8连接，程控衰减器的输出与放大器9连接。
[0016] 现场可编程口阵列 FPGA 芯片为 XC6VLX240T - 2FF784I，DA 芯片为 AD9726BSVZ, 时钟芯片为AD9516-1，本振为ADF4360-3,混频器为LT5578IUH，第1滤波器为LC低通 滤波器JDLLF01抓200,第2滤波器为射频介质带通滤波器CMF56C2090C，程控衰减器为 HMC472LP4,放大器为 ERA- 51SM+。
[0017] FPGA产生中频信号基本原理如下：
[001引 FPGA中的孤S核的例化如下：
[001 引 ddsO u_dds0 (
[0020] . clk(clk),
[0021] . pinc_in (pinc_in),
[0022] . poff_in(poff_in),
[0023] . cosine kosine),
[0024] . sine (sine));
[00巧]其中c化为采样频率，pinc_in为相位增量，poff_in为相位偏移，cosine和sine 为输出的2路正交的频率信号。通过改变pinc_in的值可W 1/2的采样频率内的任意频率 输出，通过DA输出及低通滤波后，经过模拟上变频得到所需输出的频率。改变poff_in的 值可W改其输出频率的相位。该样通过对DDS核的频率，相位，和输出频率幅度控制可实现 调频，调相和调幅信号。
[0026] 孤S核的n个采样时钟的输出相位计算公式：
[0027] PHASE-OUT (n) = PINOn + P0FF
[0028] 表1是采用的元器件型号表。
[0029] 表1硬件电路主要元器件表
[0030]
【主权项】
1. 多调制信号源，其特征在于现场可编程门阵列FPGA芯片（1)与DA芯片（2)连接，时 钟芯片（3)分别与FPGA芯片、DA芯片连接，DA芯片的输出与第1滤波器（4)连接，第1滤 波器的输出与混频器（5)连接，本振（6)的输出与混频器连接，混频器的输出与第2滤波器 (7 )连接，第2滤波器的输出与程控衰减器（8 )连接，程控衰减器的输出与放大器（9 )连接。
2. 根据权利要求1所述的多调制信号源，其特征在于现场可编程门阵列FPGA芯片为 XC6VLX240T - 2FF784I，DA 芯片为 AD9726BSVZ，时钟芯片为 AD9516- 1，本振为 ADF4360- 3,混频器为LT5578IUH，第1滤波器为LC低通滤波器JDLLF015U200,第2滤波器为射频介 质带通滤波器CMF56C2090C，程控衰减器为HMC472LP4,放大器为ERA5 - 1SM+。
【专利摘要】本实用新型涉及一种多调制信号源，其特征在于现场可编程门阵列FPGA芯片（1）与DA芯片（2）连接，时钟芯片（3）分别与FPGA 芯片、DA芯片连接，DA芯片的输出与第1滤波器（4）连接，第1滤波器的输出与混频器（5）连接，本振（6）的输出与混频器连接，混频器的输出与第2滤波器（7）连接，第2滤波器的输出与程控衰减器（8）连接，程控衰减器的输出与放大器（9）连接。
【IPC分类】H03D7-16
【公开号】CN204361994
【申请号】CN201420838327
【发明人】陈亮, 汪泽, 张敏
【申请人】成都九洲迪飞科技有限责任公司
【公开日】2015年5月27日
【申请日】2014年12月26日