一种io脚复用电路的制作方法
【技术领域】
[0001]本实用新型涉及一种复用电路，尤其涉及一种1脚复用电路。
【背景技术】
[0002]在CPU的1脚不够用的情况下，对已经使用的1脚进行第二应用，同时不影响1脚的第一应用。在现有的技术中，一个1脚对应一个应用，例如将1脚用作芯片使能控制的时候，一个1脚就对应一个芯片的使能控制。当CPU的1脚不够用的时候，需要使用1扩展芯片，来增加1脚以满足设计要求，但添加1扩展芯片会增加生产成本。
【发明内容】
[0003]本实用新型要解决的技术问题，在于提供一种1脚复用电路，在CPU的1脚不够用的情况下，使用本实用新型的电路能在不添加1扩展芯片的情况下，完成对已经使用的1脚重复使用，既不影响1脚原来的第一应用，又能实现1脚其他新的第二应用。
[0004]本实用新型是这样实现的:
[0005]一种1脚复用电路，包括一级复用电路，所述一级复用电路包括三极管Q1、电阻R1、电阻R2、电阻R3 ;所述电阻Rl的一端为信号输入端，所述电阻Rl的另一端连接至所述三极管Ql的基极；所述三极管Ql的集电极为信号输出端，且分别与所述电阻R2的一端、所述电阻R3的一端连接；所述电阻R2的另一端为信号输入端；所述电阻R3的另一端、所述三极管Ql的发射极均接地。
[0006]进一步地，所述电阻Rl的信号输入端分别与CPU的1l脚、芯片Ul连接，所述电阻R2的信号输入端分别与CPU的102脚、所述芯片Ul连接，所述三极管Ql的集电极与芯片U2连接。
[0007]进一步地，还包括二级复用电路，所述二级复用电路包括三极管Q2、电阻R4、电阻R5、电阻R6 ;所述电阻R4的一端分别与所述CPU的1l脚、所述芯片Ul连接，所述电阻R4的另一端连接至所述三极管Q2的基极；所述三极管Q2的集电极分别与所述电阻R5的一端、所述电阻R6的一端、所述芯片U2连接；所述电阻R5的另一端分别与CPU的103脚、所述芯片Ul连接；所述电阻R6的另一端、所述三极管Q2的发射极均接地。
[0008]本实用新型的优点在于:本实用新型可实现对CPU的1脚进行复用，节省了 1扩展芯片，从而节约了生产成本。
【附图说明】
[0009]下面参照附图结合实施例对本实用新型作进一步的说明。
[0010]图1为102脚分别与芯片Ul和芯片U2连接的示意图。
[0011]图2为本实用新型的结构示意图。
[0012]图3为本实用新型的一具体实施例的结构示意图。
【具体实施方式】
[0013]如图1所示，本实用新型的前提是:芯片Ul和芯片U2是互斥的，即不能同步使用。若CPU的1脚在不够用的情况下，只剩CPU的102脚可以同时与芯片Ul和芯片U2连接。因为芯片Ul有带使能控制，可以通过CPU的1l脚来关闭芯片Ul，但是芯片U2没有带使能控制，当CPU的102脚同时连接在芯片U1、芯片U2上时，必然会对芯片U1、芯片U2造成干扰。这种情况下，通常要添加一个1脚来控制芯片U2，而不能是将102脚同时连接在芯片U1、芯片U2上。而当CPU已经没有多余的1脚可以接到芯片U2上以控制芯片U2时，此时(PU就少了一个1脚，这种情况下，我们就可以把已经使用的皿脚和102脚进行复用。
[0014]请参阅图2所示，本实用新型的一种1脚复用电路，包括三极管Q1、电阻R1、电阻R2、电阻R3 ;所述电阻Rl的一端为信号输入端，所述电阻Rl的另一端连接至所述三极管Ql的基极；所述三极管Ql的集电极为信号输出端，且分别与所述电阻R2的一端、所述电阻R3的一端连接；所述电阻R2的另一端为信号输入端；所述电阻R3的另一端、所述三极管Ql的发射极均接地。
[0015]下面结合实施例对本实用新型作进一步的详细说明，但是本实用新型的结构不仅限于以下实施例。
[0016]如图3所示，图3中包括CPU、芯片U1、芯片U2、第一复用电路、第二复用电路，所述CPU包括的1l脚、102脚、103脚，所述芯片Ul为74HC系列，所述芯片U2为74HC4066，所述第一复用电路包括三极管Ql、电阻Rl、电阻R2、电阻R3，所述第二复用电路包括三极管Q2、电阻R4、电阻R5、电阻R6 ；
[0017]所述1l脚分别与所述电阻Rl的一端、所述电阻R4的一端、所述芯片Ul的6脚连接；所述102脚分别与所述电阻R2的一端、所述芯片Ul的10脚连接；所述103脚分别与所述电阻R5的一端、所述芯片Ul的9脚连接；所述电阻Rl的另一端与所述三极管Ql的基极连接；所述三极管Ql的集电极分别与所述芯片U2的5脚、所述芯片U2的13脚、所述电阻R2的另一端、所述电阻R3的一端连接；所述电阻R3的另一端、所述三极管Ql的发射极均接地；所述电阻R4的另一端与所述三极管Q2的基极连接；所述三极管Q2的集电极分别与所述芯片U2的6脚、所述芯片U2的12脚、所述电阻R5的另一端、所述电阻R6的一端连接；所述电阻R6的另一端、所述三极管Q2的发射极均接地；所述芯片Ul的16脚分别与所述电容Cl的一端、电源连接，所述芯片的7脚、所述芯片的8脚、所述电容Cl的另一端均接地；所述芯片U2的14脚分别与所述电容C2的一端、电源连接，所述芯片的7脚、所述电容C2的另一端均接地；所述芯片U2的I脚、所述芯片U2的8脚并联，所述芯片U2的3脚、所述芯片U2的11脚并联。
[0018]所述芯片Ul为74HC系列，主要功能是通道切换；通道包括XO通道、Xl通道、X2通道、X3通道、YO通道、Yl通道、Y2通道、Y3通道，该通道可相应地切换为Χ0-Υ0、Xl-YUX2-Y2、X3-Y3，芯片Ul的3脚、13脚为Χ、Υ，这两个脚可以是从CPU接出来的，也可以不是从(PU接出来的，这没有具体定义，当对芯片Ul的13脚、3脚输入串口的TXD和RXD时，输入的串口主要是由芯片Ul的功能决定，可以根据芯片Ul的10脚、9脚来进行配置决定是打开XO-YO、Xl-Yl、Χ2-Υ2或Χ3-Υ3通道，其中Α、Β的组合可以是00、01、10、11，四种组合刚好对应Χ0、Χ1、Χ2、Χ3四个通道；该芯片Ul有带使能控制，芯片Ul的6脚为高电平使能，即高电平开启芯片，低电平关闭芯片；芯片Ul的9脚、10脚为高电平有效，即高电平打开相应的通道，低电平关闭相应的通道。
[0019]所述芯片U2为74HC4066，主要功能是通道切换；通道包括NOl通道、N02通道、N03通道、N04通道、COMl通道、COM2通道、COM3通道、COM4通道，该通道可相应地切换为N01-C0M1、N02-C0M2、N03-C0M3、N04-C0M4，芯片 U2 没有带使能控制，芯片 U2 的 5 脚、6 脚、12脚、13脚为高电平有效，即高电平打开相应通道，低电平关闭相应通道。
[0020]本实用新型的工作原理如下:
[0021]本实用新型是根据三极管的特性，来对CPU的1脚进行复用。当三极管的基极不加偏压或者加反向偏压时，B(基极)E(发射极)极截止，C(集电极)E(发射极)极之间相当于断路。当三极管的基极加足够大顺向偏压时，CE极导通。
[0022]本实用新型中，可以使用1l脚、102脚、第一复用电路来实现对芯片Ul、芯片U2的开关控制。当使用芯片Ul时，1l脚输入高电平，三极管Ql的CE极导通，三极管Ql的集电极的电平被拉低，芯片U2的5脚、13脚低电平关、闭，此时控制102脚对芯片U2没有影响，但是可以自由控制芯片Ul的10脚的开关，以控制其对应的使能；当不使用芯片Ul时，1l脚输入低电平，三极管Ql的CE极断路，三极管Ql的集电极的电平为电阻R2和电阻R3分压得到，故可以通过控制102脚的电平来控制三极管Ql的集电极的电平，即当102脚的电平高时，经过电阻R2和电阻R3分压得到三极管Ql的集电极的电平为高；当102脚的电平低时，经过电阻R2和电阻R3分压得到三极管Ql的集电极的电平为低，进而控制芯片U2的5脚、13脚的开、关。同理，可以使用1l脚、103脚、第二复用电路来实现对芯片U1、芯片U2的开关控制。
[0023]虽然以上描述了本实用新型的【具体实施方式】，但是熟悉本技术领域的技术人员应当理解，我们所描述的具体的实施例只是说明性的，而不是用于对本实用新型的范围的限定，熟悉本领域的技术人员在依照本实用新型的精神所作的等效的修饰以及变化，都应当涵盖在本实用新型的权利要求所保护的范围内。
【主权项】
1.一种1脚复用电路，其特征在于:包括一级复用电路，所述一级复用电路包括三极管Q1、电阻R1、电阻R2、电阻R3 ;所述电阻Rl的一端为信号输入端，所述电阻Rl的另一端连接至所述三极管Ql的基极；所述三极管Ql的集电极为信号输出端，且分别与所述电阻R2的一端、所述电阻R3的一端连接；所述电阻R2的另一端为信号输入端；所述电阻R3的另一端、所述三极管Ql的发射极均接地。
2.如权利要求1所述的一种1脚复用电路，其特征在于:所述电阻Rl的信号输入端分别与CPU的1l脚、芯片Ul连接，所述电阻R2的信号输入端分别与CPU的102脚、所述芯片Ul连接，所述三极管Ql的集电极与芯片U2连接。
3.如权利要求2所述的一种1脚复用电路，其特征在于:还包括二级复用电路，所述二级复用电路包括三极管Q2、电阻R4、电阻R5、电阻R6 ;所述电阻R4的一端分别与所述CPU的1l脚、所述芯片Ul连接，所述电阻R4的另一端连接至所述三极管Q2的基极；所述三极管Q2的集电极分别与所述电阻R5的一端、所述电阻R6的一端、所述芯片U2连接；所述电阻R5的另一端分别与CPU的103脚、所述芯片Ul连接；所述电阻R6的另一端、所述三极管Q2的发射极均接地。
【专利摘要】本实用新型提供了一种IO脚复用电路，包括一级复用电路，所述一级复用电路包括三极管Q1、电阻R1、电阻R2、电阻R3；所述电阻R1的一端为信号输入端，所述电阻R1的另一端连接至所述三极管Q1的基极；所述三极管Q1的集电极为信号输出端，且分别与所述电阻R2的一端、所述电阻R3的一端连接；所述电阻R2的另一端为信号输入端；所述电阻R3的另一端、所述三极管Q1的发射极均接地。在CPU的IO脚不够用的情况下，使用本实用新型的电路能在不添加IO扩展芯片的情况下，完成对已经使用的IO脚重复使用，既不影响IO脚原来的第一应用，又能实现IO脚其他新的第二应用，节约了生产成本。
【IPC分类】H03K17-22
【公开号】CN204392213
【申请号】CN201520106869
【发明人】赖晓滨
【申请人】福建鑫诺通讯技术有限公司
【公开日】2015年6月10日
【申请日】2015年2月13日