图象拾取设备的制作方法

专利名称：图象拾取设备的制作方法
技术领域：
本发明涉及一种用于选择所希望的图象区的选择器电路和采用该选择器电路的一种图象拾取设备。
借助具有设置在两维X-Y坐标平面上的多个固态图象拾取元件的传统图象检测器，各个象素可得到直接的存取且一个预定的象素区可利用水平和纵向移位寄存器和解码器电路而得到设计，这些寄存器用于设计X和Y地址，且该解码器电路用于控制水平和纵向移位寄存器。
采用固态图象拾取元件的近来的图象拾取设备的象素数目一年一年地增大，且解码器的位数因而也增大，且电路结构变得复杂。例如，水平线有2000象素的固态图象拾取元件要求11位或211=2024的解码器电路，以选择2000个象素中的每一个象素。
如果所有象素都要不用解码器电路而随机存取，则根据传统的技术，以高速跳过不要存取的象素区。但这种方法有一个问题，即高速操作需要大的功率消耗。为了解决这种问题，已经提出了一种存储器型的移位寄存器。
这种移位寄存器在例如日本专利申请公开第6-350933号中得到了公布，其中各个移位寄存器单元带有一种电位存储单元，从而使所希望的象素区中的象素能够得到读取。

图1显示了这种移位寄存器的轮廓。在图1中，一个移位寄存器单元块104由一个移位寄存器单元110、一个存储单元103和一个开关102构成。移位寄存器单元101由两个串联的倒相器105和106构成。存储单元103存储移位寄存器单元101的信息。开关102把存储在存储单元103中的信息传送到移位寄存器单元101。多个单元块104级联连接，从而构成移位寄存器。存储在存储单元103中的各个单元块的图象数据按照单元块而依次读出，并读取所需的图象数据。然而，这要求一种两步骤的处理，包括用于设定一个读出开始位置的处理和一个读出所希望的区的处理。
本发明的目的，是提供一种能够基本上只扫描预定的区域的一种设备。
为了实现上述目的，根据本发明的一个方面，提供了一种选择器电路，包括一个扫描电路，用于依次输出一个脉冲以进行选择；以及，一个解码器电路，用于指定被分成多个块的扫描电路的所希望的块，从而使扫描电路能够从指定的所希望的块中的一个预定位置开始输出脉冲。
本发明的另一个方面提供了一种选择器电路，包括扫描装置，用于依次输出用于选择的一个脉冲；第一指定装置，用于提供被分成多个比扫描装置的整个面积小的多个块的一个预定区域的所希望块的启动信号，从而使扫描装置能够从该所希望的块中的一个预定位置开始输出脉冲；以及，第二指定装置，用于提供一个启动信号以从扫描装置的该预定区域以外的一个区域开始依次输出脉冲。
本发明的另一个方面提供了一种图象拾取设备，包括多个象素；一个扫描电路，用于依次输出用于选择的脉冲；以及，一个解码器电路，用于指定被分成多个块的扫描电路的一个所希望的块，从而使该扫描电路能够从该指定所希望的块中的一个预定位置开始输出脉冲。
本发明的另一个方面提供了一种图象拾取设备，包括多个象素，用于获得图象信号；用于获得一个暗电平的多个光学黑象素；扫描装置，用于依次输出一个选择脉冲以选择多个象素和多个光学黑象素的扫描装置；一个第一指定电路，用于提供被分成多个块的扫描装置的所希望的块的一个启动信号，以选择多个象素，从而使扫描装置能够从所希望的块中的一个预定位置开始输出选择脉冲；以及，第二指定装置，用于提供用于依次输出选择脉冲以选择多个光学黑象素的一个启动信号。
本发明的另一个方面提供了一种图象拾取系统，包括多个象素；一个扫描电路，用于依次输出用于选择各个象素的一个选择脉冲；一个解码器电路，用于指定被分成多个块的扫描电路一个扫描电路的一个所希望的块，从而使扫描电路能够从指定的所希望的块中的一个预定位置开始开始输出选择脉冲；一个模拟/数字转换电路，用于把来自多个象素中的每一个的信号转换成数字信号；以及，一个信号处理电路，用于处理来自模拟/数字转换电路的信号输出。
从以下结合附图对实施例所进行的详细描述，本发明的其他目的和特征将变得显而易见。
图1是显示传统图象拾取设备的扫描移位寄存器的框图。
图2显示了根据本发明的一个实施例的图象拾取设备的解码器单元和移位寄存器单元的配置的一个例子。
图3是该图象拾取设备的水平解码器单元和水平移位寄存器单元的电路图。
图4显示了该图象拾取设备的水平解码器单元和水平移位寄存器单元的配置的一个例子。
图5是时序图，显示了水平解码器单元和水平移位寄存器单元用于读取图象拾取设备的所希望的图象区的操作。
图6显示了用于读取图象拾取设备的所希望的图象区的水平解码器单元和移位寄存器单元的配置。
图7是图象拾取设备的移位寄存器单元的电路图。
图8是时序图，显示了图象拾取设备的水平解码器单元和水平移位寄存器单元的操作。
图9A显示了一种图象拾取设备的水平解码器单元和水平移位寄存器单元的配置的一个例子，且图9B是该水平解码器单元和水平移位寄存器单元的电路图。
图10是时序图，显示了图象拾取设备的水平解码器单元和水平移位寄存器单元以及光学黑OB单元的操作。
图11显示了一种图象拾取设备的水平解码器单元和水平移位寄存器单元的配置的一个例子，且图11B是显示水平解码器单元和水平移位寄存器单元的操作的时序图。
图12显示了一种图象拾取系统的结构的一个例子。
以下结合附图详细描述本发明的实施例。
图2显示了根据本发明的第一实施例的具有解码器单元和移位寄存器单元的固态图象拾取设备的配置的一个例子。
参见图2，一个检测器单元50有9×9个象素。提供了一个水平移位寄存器单元20和一个纵向移位寄存器单元40以指定沿着X和Y方向排列的九个象素中的每一个。一个水平解码器单元110和一个纵向解码器单元30分别与水平移位寄存器单元20和纵向移位寄存器单元40相连，以使移位寄存器单元20和40指定一个所希望的象素区。象素51被分成块52，每一个块有例如3×3个象素。
HD0和HD1被输入到水平解码器单元110，且时钟脉冲(CLK)和水平复置脉冲(HRES)被输入到水平移位寄存器单元20。类似地，VD0和VD1被输入到纵向解码器单元30，且时钟脉冲(CLK)和纵向复置脉冲(VRES)被输入到纵向移位寄存器单元40。水平和纵向单元的结构几乎是类似的，因而以下的描述只是对于水平单元的。
输入到水平解码器单元110的HD0和HD1的两个位不能指定沿着水平方向的所有九个象素。然而，两位可指定三个象素。在此情况下，沿着水平方向的九个象素被分成各有三个象素的三个段，如图1所示。解码器单元110可指定三个块中的三个开头的象素中的一个。
水平移位寄存器单元20被连接在水平解码器单元110与检测器单元50之间。在接收到来自水平解码器单元110的各个段52的头位置时，水平移位寄存器单元20，响应于时钟脉冲CLK，从该开头位置开始依次扫描检测器单元50中的各个象素。如果扫描要被中止，水平复置脉冲HRES被输入，以擦除水平移位寄存器单元20中的内容。
图3是显示图2中显示的水平解码器单元110和水平移位寄存器单元20的结构的一个例子的电路图。
其中输入是作为其低位的HD0和作为其高位的HD1的水平解码器单元110由“与”门113和114和倒相器111和112构成。水平移位寄存器单元20由四个D型触发器21至24构成。水平解码器单元110可以是“与”门和倒相器以外的电路元件，且水平移位寄存器单元20可以是象传统技术中的由时钟控制的倒相器。
如果<0，0>作为<HD0，HD1>而被输入到水平解码器单元110，则在触发器(FF1)21被选择的同时最左的象素得到选择。随后，触发器(FF2)22和触发器(FF3)23响应于时钟脉冲CLK而依次得到选择。从触发器(FF3)23至触发器(FF4)24的转换是由一个“或”门25实现的，“与”门114的用于<0，1>的一个输出被输入到该“或”门25。该段中的所有九个象素都以此方式得到扫描，除非在第九个象素被扫描之前输入了一个复置脉冲。
图4显示了图3显示的扫描一个所希望的象素区的水平解码器单元110和水平移位寄存器单元20的配置的一个例子，且图5是显示该操作的时序图。
如图4所示，9×9个象素被分成了九个块，每块有3×3个象素。在此例中，水平解码器单元110和水平移位寄存器单元20只扫描块2，5和8。如图5中的时序图所示，<0，1>作为<HD0，HD1>而得到输入，以指定这些块中的每一个的开头象素。因此，触发器(FF4)可通过跳过触发器(FF1至FF3)而直接得到指定。在输入了水平复置脉冲HRES之后，象素响应于时钟脉冲CLK并根据水平移位寄存器单元20的输入而依次得到指定。
在图4所示的一个水平选择输出行h3刚好被选择之后，触发器被水平复置脉冲HRES所复置。以此方式，只有块2可得到扫描。这种操作以类似的方式被重复三次，以扫描块2、5和8。利用锁存电路等，水平解码器单元的输入的内容只有一个脉冲得到了输出。
纵向解码器单元30和纵向移位寄存器单元40以与上述的、选择沿着水平方向的块的水平解码器单元110和水平移位寄存器单元20类似的方式工作，以选择沿着纵向方向的象素读取区中的各个象素并提供上述的有利的效果。
以下描述一种图象拾取设备的一个第二实施例，它能够扫描从一个所希望的象素开始并在一个所希望的象素结束的一个所希望的象素区。
图6显示了能够扫描从一个所希望的象素位置开始的一个块的水平解码器单元110和水平移位寄存器单元20的配置的一个例子。图7是水平移位寄存器单元20的电路图。该电路与图3所示的电路基本上相同，只是移位寄存器单元20有MOS晶体管构成的额外的水平象素选择开关201至204和终结这些开关的电阻211至214。一个水平选择脉冲HSEL同时导通和关断所有这些开关。水平解码器单元110和水平移位寄存器单元20的操作在图8的时序图中得到显示。
在此例中，扫描从水平选择输出行h2开始。如图6所示，<0，1>首先被输入到水平解码器单元110。由于水平选择脉冲HSEL被置于低电平，水平选择输出行h1未被选择。
在接收到下一个时钟CLK时，水平选择输出行h2得到选择且水平选择脉冲HSEL被置于高电平，以输出水平输出行。在选择了一个水平选择输出行h44之后，水平选择脉冲HSEL被置于低电平，以复置触发器24至27。以此方式，能够实现从一个选定块中的所希望的象素位置开始的扫描。
以下结合图9A和9B描述图象拾取设备的第三实施例。该图象拾取设备，除了如图6所示的具有用于产生图象信号的象素的检测器单元之外，还具有一个光学黑OB单元-它具有用于探测暗电平的多个光学黑象素。图9A显示了这种实施例的配置的一个例子。为了简单而在此假定检测器单元50具有9×9个象素且OB单元53具有与水平移位寄存器单元20的水平选择输出行h1和h2相应的2×9个象素。
OB单元53每1H都要得到扫描。在此例中，只有与水平选择输出行h6至h8相应的块2、5和8有选择地得到扫描。图9B是一个用于有选择地扫描块--水平移位寄存器单元20和水平解码器单元110的电路图。该电路的特征在于一个OB端和D型触发器221和222被加到水平移位寄存器单元20，以扫描OB单元53的两个纵向象素列。在该OB单元被扫描且在过去了一个段之后，代表OB单元的扫描完成的一个时序被提供给水平解码器单元110的一个锁存电路115的一个输出使能OE端，从而能够进行对所希望的象素区的扫描。除了D型触发器221和222之外，为OB单元53提供了水平移位寄存器单元20，以及响应于水平选择脉冲HSELMOS晶体管操作的水平象素选择开关201至204和终结这些开关的电阻211至214。
以下结合图10的时序图来描述图9A和9B显示的具有OB单元的图象拾取设备的操作。
当<0，1>数据被输入到水平解码器单元110时，该数据被输入至锁存电路115并被保持在锁存电路115中的一个锁存脉冲改变成具有一个时钟长度的数据。当下一个时钟脉冲被输入该OB单元时，一个水平选择输出行h1得到选择以随后扫描OB单元的象素。在该OB单元被扫描且在一个时钟过去之后，表示OB单元的扫描完成的一个时序被提供给锁存电路115的输出使能OE端，以随后从水平选择输出行h6开始扫描检测器单元。在水平选择输出行h8得到选择且象素被扫描之后，水平选择脉冲HSEL被置于一个低电平且随后触发器得到复置。
诸如图6所示的一个具体的象素区可利用水平选择脉冲HSEL而得到扫描。
以下描述图象拾取设备的第四实施例。
如图11A所示，本实施例的图象拾取设备包括具有分成水平15块且纵向8块且每块有128×128个象素的1920×1024个象素的检测器单元；以及，具有每1H五个象素的OB单元53。
在此例子线，采用了从一个块中的所希望的象素开始并在一个所希望的象素结束的扫描。与扫描的开始象素和结束象素相应的所有相关的块首先得到扫描并存储在诸如图12所示的DRAM存储器13中。未采用的象素不从存储器13读出。该电路结构基本上与图9所示的相同。然而，由于从块中的一个所希望的象素开始并在一个块中的一个所希望的象素结束的扫描象素的时序的延迟不是必然的(如图10所示)，水平选择脉冲HSEL不是必需的。本实施例的操作时序与图10的流程图类似。图11B是显示本实施例的操作的流程图，其中没有水平选择脉冲HSEL。一个水平解码器单元110被依次输入数据<0010>至<0101>，以选择水平块并扫描它们。这些块的象素数据被存储在该DRAM存储器中且所需的象素数据得到选择并被诸如图12所示的摄象机DSP12所处理。
图12是显示采用上述的第一至第四实施例中的一个的图象拾取设备的图象拾取系统的整体结构的框图。图12中显示的光电转换元件4、X和Y地址选择单元5和6是利用第一至第四实施例中的一个而实现的。
参见图12，来自一个对象的光通过隔膜1并被一个透镜2聚焦到光电转换元件4上，而光电转换元件4把一个对象的图象转换成电信号。标号3表示了由以下部分的组合制成的一个滤波器组用于切去光的高频分量以消除波纹等的低通滤波器、一个具有与光电转换元件4匹配的光学特性的彩色校正滤波器、一个用于切掉可见检测范围以外的光的红外线截止滤波器等。
被光电转换元件4转换的光电信号的两维象素，被响应于来自时序发生器TG 8的时钟信号而工作的X和Y地址选择单元6和5所指定，以把该光电信号读入一个时序调节单元7。该时序调节单元7调节来自光电转换元件4的一个输出(多个输出中的一个)的时序。各个调节的光电信号的电压受到一个AGC电路10的控制，且该AGC电路的输出被一个A/D转换器11转换成数字信号。
一个摄象机数字信号处理器DSP 12处理运动图象或静止图象。一个MPU 14设定摄象机DSP 12的图象处理参数，并执行自动曝光AE处理和自动聚焦AF处理。一个振荡器9向隔膜1、时序发生器TG 8、摄象机DSP 12和MPU 14提供各种时钟信号，以同步整个系统的各个部分。
在图象被处理时，DRAM存储器13被用于一个临时存储区。一种图象记录介质18被用作非易失存储区，诸如智能介质、磁带和光盘。
提供了视频编码器15、CRT 16等，以显示处理的图象。诸如LCD的取景器17被用于在一个对象图象被存储在图象记录介质18中之前对其进行确认。除了CRT 16，也可采用液晶显示器、等离子体显示器、采用电子发射元件的显示板等。输出装置不限于CRT16、取景器17和图象记录介质18，且可以是采用打印纸、光纸等的打印机。
光电转换元件4和诸如摄象机DSP 12和MPU 14的其他部分，可以采用CMOS处理或类似工艺，被形成在不同的半导体芯片上或相同的半导体芯片上。也可采用可商业获得的紧凑系统LSI。
如上所述，在上述第一至第四实施例中，移位寄存器单元可从一个所希望的象素开始并以一个所希望的象素结束而进行扫描。因此，一个对象图象的一个所希望的象素区可借助简单的电路操作而得到指定，且指定的所希望的象素区可被扩大并被显示在一个显示器上。由于不一定要采用具有转换所有象素的位数的解码器，解码器的位数可得到减小。在上述实施例中，所有由移位寄存器单元和解码器单元构成的解码器电路被应用于一种图象拾取设备，它也可被应用于诸如存储器的其他装置。
在不脱离本发明的精神和范围的前提下，可以构造本发明的很多非常不同的实施例。应该理解的是，本发明不限于本说明书中描述的具体实施例，且本发明的范围只要所附的权利要求书限定。
权利要求
1．一种选择器电路，包括一个扫描电路，用于依次输出用于选择的脉冲；以及一个解码器电路，用于指定被分成多个块的所述扫描电路的一个所希望的块，从而使所述扫描电路能够从指定的所希望的块中的一个预定位置开始输出脉冲。
2．根据权利要求1的选择器电路，进一步包括用于复置所述扫描电路以停止所述扫描电路依次输出脉冲的复置装置。
3．一种选择器电路，包括扫描装置，用于依次输出一种用于选择的脉冲；第一指定装置，用于提供用于被分成小于所述扫描装置的整个面积的多个块的一个预定区域的一个所希望的块的启动信号，从而使所述扫描装置能够从该所希望的块中的一个预定位置开始输出脉冲；以及第二指定装置，用于提供一个启动信号以从所述扫描装置的该预定区域以外的一个区域开始依次输出脉冲。
4．根据权利要求3的选择器电路，进一步包括控制装置，用于控制所述第一指定电路以在依次输出了该预定区域以外的区域的脉冲之后指定所希望的块。
5．一种图象拾取设备，包括多个象素；一个扫描电路，用于依次输出一个用于选择的脉冲；以及一个解码器电路，用于指定被分成多个块的所述扫描电路的一个所希望的块，从而使所述扫描电路能够从该指定的所希望的块中的一个预定位置开始输出脉冲。
6．根据权利要求5的图象拾取设备，进一步包括用于复置所述扫描电路以停止所述扫描电路依次输出选择脉冲的复置装置。
7．一种图象拾取设备，包括用于获得图象信号的多个象素；用于获得一个暗电平的多个光学黑象素；扫描装置，用于输出一个选择脉冲以选择多个象素和多个光学黑象素；一个第一指定电路，用于为被分成多个块的所述扫描装置的一个所希望的块提供一种启动信号以选择多个象素，从而使所述扫描装置能够从该所希望的块中的一个预定位置开始输出选择脉冲；以及第二指定装置，用于提供用于依次输出该选择脉冲以选择多个光学黑象素的一种启动信号。
8．根据权利要求7的图象拾取设备，进一步包括用于控制所述第一指定电路的控制装置，用于在该选择脉冲被依次输出以选择多个光学黑象素之后指定所希望的块。
9．一种图象拾取系统，包括多个象素；一个扫描电路，用于依次输出用于选择各个象素的一种选择脉冲；一个解码器电路，用于指定被分成多个块的所述扫描电路的一个所希望的块，从而使所述扫描电路能够从指定的所希望的块中的一个预定位置开始输出选择脉冲；一个模拟/数字转换电路，用于把来自多个象素中的每一个的信号转换成数字信号；以及一个信号处理电路，用于处理从所述模拟/数字转换电路输出的信号。
全文摘要
一种选择器电路,具有用于依次输出一种选择脉冲的移位寄存器和用于指定从扫描电路分出的多个块中的一个所希望的块的解码器电路,以使扫描电路能够从指定的所希望的块中的一个开头位置开始输出选择脉冲。
文档编号H04N5/345GK1283834SQ0012249
公开日2001年2月14日 申请日期2000年8月4日 优先权日1999年8月4日
发明者林英俊, 桥本诚二, 结城修, 远藤敏朗 申请人:佳能株式会社