专利名称：视频综合测试仪的制作方法
技术领域：
本实用新型涉及一种视频测试仪，特别是涉及一种视频综合测试仪。
对视频而言，有许多技术指标需要进行测试，所用仪器有模拟仪器和数字仪器两种。模拟仪器测试精度低，可靠性差，操作使用复杂，可作定性测试，如要准确量化则较困难，且一台仪器往往只能测试一、二种指标。而视频综合测试仪则是一种由微机进行控制和数据处理的数字仪器，传统的这类仪器由于受采样频率的限制，无法对被测试频信号进行实时采样，而采有非实时采样，即所谓等效采样，由于采集时间长，系统指标不稳定或易受干扰，使测试的一致性和精度受到限制，而且传统的该类仪器电路大都由分立元件构成，电路稳定性与可靠性差，不能作为调试仪器使用。
本实用新型的目的在于克服上述缺点，提供一种主要电路采用了集成电路，电路稳定性及可靠性差高，且集数字波形监视器、视频指标分析仪、低频频谱分析仪于一体的视频综合测试仪。
本实用新型视频综合测试仪是这样实现的，电路包括视频处理电路、数据采集电路、计算机主板及显示屏，其特征在于数据采集电路通过逻辑门阵列与计算机主板连接，电路连接关系是，视频处理电路输出接数据采集电路输入，数据采集电路输出接逻辑门阵列输入，逻辑门阵列输出接计算机主板输入，计算机主板输出接显示屏，其中，视频处理电路由箝位电路、视频放大电路、滤波器选择电路、噪声放大电路、射极跟随电路、同步分离电路及锁相倍频电路构成，连接关系是，箝位电路输出接视频放大电路输入，视频放大电路输出接滤波器选择电路输入，滤波器选择电路输出接噪声放大电路输入，射极跟随电路输出接同步分离电路和锁相倍频电路输入，同步分离电路输出接锁相倍频电路输入；数据采集及逻辑门阵列电路由A／D转换电路、锁存器、存储器、逻辑门阵列、接口及内部总线构成，连接关系是，A／D转换电路输入接视频处理电路输出，A／D转换电路输出接锁存器输入，锁存器输出接存储器输入，存储器输出接逻辑门阵列输入，逻辑门阵列输出与接口连接，锁存器、存储器及逻辑门阵列与内部总线连接。
其中，视频处理电路中箝位电路包括电阻R23、可变电阻P5、电容C61、继电器J1及相应控制器U4A；视频放大电路包括直流恢复视频放大集成块U11及外围元件，输入电阻R1和R2，输出电阻R4，反馈电阻R8，由电阻R10、R7、R6、可变电容CT2、CT3组成的频率补偿网络，由电容C3、电感L1组成的滤波网络，由电阻R3、R5、和变电阻P1组成的零电平调整网络；滤波器选择电路包括由电容C53、C54、电阻R32和R33组成的高通滤波器，由电容C55、C56、C57、C58、C59、C60及电阻R34组成的低通滤波器，继电器J2和J3及相应控制器U4B和U4C；噪声放大电路包括输入电阻R19、分压电阻R20和R24、集成运放U9及外围元件，由可变电阻P4、电阻R25、可变电容CT4及电容C2组成高频反馈回路，由可变电阻P3、电容C64组成的低频回路，继电器J4及相应控制器U4D；射极跟随电路包括隔离电阻R16，集成运放U10，滤波电容C80、C81、C89和C90；同步分离电路包括输入分压电阻R29、R31，复位电阻R21，耦合电容C14，集成同步分离器U3，锁相倍频电路包括输入分压电阻R30、R22，耦合电容C39，集成锁相环U2及外围元件，集成与非门U7，晶体JT1，可变电容CT1。
数据采集及逻辑门阵列电路中，A／D电路包括由可变电阻P2、电阻R17、R18构成的输入电阻网络，A／D转换集成块U1、旁路电容C6；锁存器包括锁存集成块U5和U4；存储器包括存储集成块U14和U15、电容C11和C12；逻辑门阵列由可编程逻辑阵列U13构成；接口由PC总线U16构成。
本实用新型视频综合测试仪的工作原理是，当被测试频信号输入时，经视频放大电路中的直流恢复放大器U11放大处理后，按照两种方式输出1)测量波形时，由逻辑控制电路提供选择信号，使信号不经过滤波器选择网络，直接输出给数据采集电路。2)测量噪声时，由逻辑控制电路提供选择信号，使信号先经滤波器选择网络，送给噪声放大电路中的集成运放U9，进行噪声放大后再输出给数据采集电路。逻辑门阵列通过PC总线与计算机主板连接，将测试数据显示在显示屏上。锁相倍频电路产生的脉冲信号作为数据采集电路中的触发脉冲，使数据采集电路与被测试的视频信号同步工作。箝位电路的功能是恢复视频放大电路输出中被测试频信号的直流成份，使整个测试信号在屏幕上显示的基电平在一固定的零电平上，工作时，由逻辑门阵列U13提供的脉冲使继电器J1处在箝位状态，即J1的接点4与接点8连接，接点13与接点9连接。在电路中加一级跟随可以使数字信号与模拟信号分离开，互不干挠，使被测信号更加稳定，更有利于系统的正常工作。同步分离电路的主要功能是将测试频率为4．4MHz的色同步信号，经滤波器选择电路的处理后分离出来，用以产生时钟信号及触发脉冲。锁相倍频电路用以提供整个系统的时钟信号，输出三个相位不同但频率相同的脉冲信号ACLK、CLK-A、ENCOED，分别作为可编程逻辑门阵列、锁存器及A／D转换的时钟信号。
本实用新型视频综合测试仪的优点在于电路系统高度集成，性能稳定可靠，且集数字波形监视器、视频指标分析仪、低频频谱分析仪于一体，能对视频信号进行实时自动测试，可存储历史资料，并配有打印接口。用于有、无线电视台、微波站及科研、工厂对视频信号进行分析和调试。
以下结合附图详细说明本实用新型实施例。
图1本实用新型电路框图图2视频处理电路方框图图3数据采集及门阵列电路方框图图4箝位电路及视频放大电路连接图图5滤波器选择电路及噪声放大电路连接图图6射级跟随电路及同步分离电路连接图图7锁相倍频电路连接图图8A／D转换电路及锁存器连接图图9存储器及逻辑门阵列电路连接图图10接口电路连接图本实用新型视频综合测试仪电路包括视频处理电路、数据采集电路、计算机主板及显示屏，其特征在于数据采集电路通过逻辑门阵列与计算机主板连接，电路连接关系是，视频处理电路输出接数据采集电路输入，数据采集电路输出接逻辑门阵列输入，逻辑门阵列输出接计算机主板输入，计算机主板输出接显示屏，其中，视频处理电路由箝位电路、视频放大电路、滤波器选择电路、噪声放大电路、射极跟随电路、同步分离电路及锁相倍频电路构成，连接关系是，箝位电路输出接视频放大电路输入，视频放大电路输出接滤波器选择电路输入，滤波器选择电路输出接噪声放大电路输入，射极跟随电路输出接同步分离电路和锁相倍频电路输入，同步分离电路输出接锁相倍频电路输入；数据采集及逻辑门阵列电路由A／D转换电路、锁存器、存储器、逻辑门阵列、接口及内部总线构成，连接关系是，A／D转换电路输入接视频处理电路输出，A／D转换电路输出接锁存器输入，锁存器输出接存储器输入，存储器输出接逻辑门阵列输入，逻辑门阵列输出与接口连接，锁存器、存储器及逻辑门阵列与内部总线连接。
其中，视频处理电路中，箝位电路由分压电阻R23和P5、电容C61、C62、继电器J1及控制器U4A(ULN2803)、二极管D1、电容C10构成。连接关系是，R23一端接Vcc，另一端接C62、P5一端及J1接点4，C62、P5另一端分别接地，J1接点8接视频放大电路中U11保持端7脚，J1接点11接H点，接点9接Vcc，接点13接视频放大电路中R9一端，U4A输入端1脚接L点，输出端18脚接C10一端、D1正端和J1控制端，U4A电源端10脚接C10另一端、D1负端和J1电源端，并接+12V；视频放大电路由直流恢复视频放大集成块U11(EL4093A)及电容C48、C32、C31、C49、C66、C47、C50、C65、C4及R9，输入电阻R1和R2，输出电阻R4，反馈电阻R8，电阻R10、R7、R6、可变电容CT2、CT3组成的频率补偿网络，电容C3、电感L1组成的滤波网络，电阻R3、R5、和变电阻P1组成的零电平调整网络构成。连接关系是，R3一端接VEE，另一端接P1和C1一端，并接于U11采样／保持负输入端3脚，P1另一端通过R5接地，R1与R2串联后一端接U11正输入端1脚，另一端接A点，串联中点接CT5一端，CT5另一端接地，C3和L1并接于U11采样／保持正输入端5脚和U11输出端14脚，负电源端6脚接VEE及C48、C32、C31、C49一端，C48、C32、C31、C49另一端分别接地，U11保持端7脚接箝位电路中C61一端，U11负输入端16脚接R8、R10、R7、R6一端，R10和R7另一端分别经CT2、CT3接地，R6另一端接地，R8另一端接U11输出端14脚和R4一端，R4另一端接B点，U11保持端13脚接C4和R9一端，C4另一端接数字地端11脚和地，R9另一端接箝位电路中J1接点13，正电源端12脚和10脚接C66、C47、C50、C65一端及正Vcc，C66、C47、C50、C65另一端分别接地，参考接地端9脚接地；滤波器选择电路由电容C53、C54、电阻R32和R33组成的高通滤波器，由电容C55、C56、C57、C58、C59、C60及电阻R34组成的低通滤波器，继电器J2和J3，控制器U4B(ULN2803)和U4C(ULN2803)，二极管D2和D3电容C22和C23构成。连接关系是，C53一端接C点，C53另一端接C54和R23一端，C54另一端接J2接点6和R33一端，R32和R33另一端接地，C57、C58、C59和C60一端接地，另一端并联后同接于C56、C55和R34两端，以及D点和J2接点8，J2接点9和11分别接D点和C点，J2接点13按J3接点9，U4B输出端17脚接C22一端、D2正极和J2控制端，U4B电源端10脚接C22另一端、D2负极、J2电源端及+12V、J3电源端、D3负极C23另一端、U4C电源端10脚，U4C输出端16脚接J3控制端、D3正极、C23另一端，U4C输入端3脚接N点，J3接点6和13接B点，接点4接E点；噪声放大电路由输入电阻R19、分压电阻R20和R24、集成运放U9(MAX4102T)元件及电容C36、C37、C44、C45，可变电阻P4、电阻R25、可变电容CT4及电容C2组成高频反馈回路，可变电阻P3、电容C64组成的低频回路，继电器J4及控制器U4D(ULN2803)、二极管D4、电容C24、C25、C28和C63。其连接关系是，R19一端接滤波器选择电路中J2接点4，另一端接U9负输入端2脚，U9负输入端2脚同时接J4接点4，R20一端接地，另一端接U9正输入端3脚和R24一端，R24另一端接J4接点13，U9电源端7脚接Vcc、C36和C44一端，C36和C44另一端接地，U9输出端6脚接P4、CT4、C2、P3、C64和滤波器选择电路中J3接点8，P4、C2另一端接J4接点6，CT4另一端经R25接J4接点6，P3和C64另一端接J4接点8，J4电源端接D4正极、C25一端、U4D电源端10脚、C24和C28、+12V，J4控制端接D4负极、C25另一端和U4D输出脚15脚，U4D输入端4脚接M点，C24和C28另一端接地，J4接点9接C63、C26一端和VEE，C24和C28另一端接地，J4接点11接地；射极跟随电路由隔离电阻R16，集成运放U10(MAX4102T)，滤波电容C80、C81、C89和C90构成。其连接关系是，R16一端接A点，另一端接U10正输入端3脚，U10正电源端7脚接C81和C90一端及Vcc，C81、C90另一端接地，U10负输入端2脚接输出端6脚，负电源端4脚接C80和C89一端及VEE，C80和C89一端另一端接地；同步分离电路由输入分压电阻R29、R31，复位电阻R21，耦合电容C14，集成同步分离器U3(EL4582)、电容C13构成。其连接关系是，R29一端接射级跟随电路中U10负输入端2脚和F点，R29另一端接C14和R31一端，C14另一端接U3复合视频输入端2脚，R31另一端接地，U3接地端4脚接地，电源端8脚接+5V和通过C13接地，脉冲输出端7脚接G点，采样脉冲输出端5脚接H点，复位端6脚经R21接地；锁相倍频电路由输入分压电阻R30、R22，耦合电容C39，集成锁相环U2(MC44144)及电容C40、C35、C38、C46、C5，集成与非门U7(74LS04)及C43、R12、R11、R13，晶体JT1，可变电容CT1。连接关系是，U7E输入端11脚接H点，输出端10脚接C40一端，C40另一端接U2脉冲输入端7脚，R30一端接F点，另一端接R22一端、C39一端，R22另一端接地、C39另一端接U2复合视频输入端6脚，晶振输入端4脚接JT1一端，JT1另一端接CT1一端，CT1另一端接地，U2接地端2脚接地，电源端8脚接C38一端、C35一端和+5V，C38和C35另一端接地，U2输出端5脚接C43一端和R11一端，C43另一端接R12一端、U7A输入端1脚和R13一端，R11和R13另一端接地，U7A输出端2脚接R12另一端和U7B输入端3脚，输出端4脚接Z点和U7D输入端9脚，输出端8脚接J点和U7C输入端5脚，U7C输出端6脚接K点。
数据采集电路中，A／D电路包括由可变电阻P2、电阻R17、R18构成的输入电阻网络，A／D转换集成块U1(AD9040B)，旁路电容C6，电容C9，电阻R26和R27构成。其连接关系是，P2一端接E点，另一端接R17和R18，R18另一端接地，R17另一端接U1AD输入端13脚，U1内核电压输出端5脚接参考电压端6脚，并接C6一端，C6另一端接地，U1参考电压端7脚接C9一端，C9另一端接VEE，正电源端10脚与3脚连接后接Vcc，模拟地端2脚、14脚、11脚和4脚同接于地，数字地端22脚接地，正电源端23脚接Vcc，时钟端9脚接R26和R27一端及K点，R26另一端接+5V，R27另一端接地，负电源端1脚、12脚和21脚，并接VEE；锁存器由锁存集成块U5(74HC574C)和U4(74HC574B)构成。U4数据线端5脚～9脚和U5数据线端2脚～7脚接A／D电路U1数据线端15脚～28脚，U4和U5时钟端11脚接J点，控制端1脚接O点；存储器由存储集成块U14(61C1024A)和U15(61C1024A，电容C11和C12构成。其连接关系是，U14和U15正电源端32脚接+5V，数据线端13脚～21脚接锁存电路中U4和U5数据线端12脚～16脚、14脚～19脚，U14和U15接地端16脚和22脚接地，正电源端30脚接+5V和C12一端，C12另一端接地，控制端24脚和29脚分别接S点和R点；逻辑门阵列由可编程逻辑阵列U13(EPM7125S)构成。其连接关系是，U13地址端65、64、69、77、73、74、80、81、75、76、67、70、6、79、5、8、10脚接存储器电路中U14和U15地址端10～12、2～9、25～28脚、31、23脚，U13控制端16脚接G点，9脚接N点，27脚接M点，20脚接L点，2脚接I点，15脚接O点，4脚接R点，68脚接S点，数据端口49、51、52、54～58、60、61、63脚分别接锁存器U4的12～16脚、U5的14～19脚及存储器U5的13～15、17～21脚、U14的13、19和20脚，U13接地端1、7、19、32、42、47、50、72、82、84脚分别接地，电源端3、13、26、38、43、53、66、78脚分别接+5V，控制端35、36脚分别接P、Q点；接口电路由PC104E总线U16构成。其连接关系是，U16的BA0～BA9、BD0～BD7、AEN脚分别接门阵列U13的21、22、25、24、28、29、30、31、33、34、40、39、41、44、46、4548、50、37脚，B14、B13脚分别接P、Q点，B3和B5分别接±5V，B7、B9脚分别接±12V，B29脚、D16脚接+5V，D18、D19接地，C0和D0接地，B13脚接Q点，其余各脚分别与计算机标准接口对应连接。
权利要求1.一种视频综合测试仪，电路包括视频处理电路、数据采集电路、计算机主板及显示屏，其特征在于数据采集电路通过逻辑门阵列与计算机主板连接，电路连接关系是，视频处理电路输出接数据采集电路输入，数据采集电路输出接逻辑门阵列输入，逻辑门阵列输出接计算机主板输入，计算机主板输出接显示屏，其中，视频处理电路由箝位电路、视频放大电路、滤波器选择电路、噪声放大电路、射极跟随电路、同步分离电路及锁相倍频电路构成，连接关系是，箝位电路输出接视频放大电路输入，视频放大电路输出接滤波器选择电路输入，滤波器选择电路输出接噪声放大电路输入，射极跟随电路输出接同步分离电路和锁相倍频电路输入，同步分离电路输出接锁相倍频电路输入；数据采集及逻辑门阵列电路由A／D转换电路、锁存器、存储器、逻辑门阵列、接口及内部总线构成，连接关系是，A／D转换电路输入接视频处理电路输出，A／D转换电路输出接锁存器输入，锁存器输出接存储器输入，存储器输出接逻辑门阵列输入，逻辑门阵列输出与接口连接，锁存器、存储器及逻辑门阵列与内部总线连接。
2.如权利要求1所述的视频综合测试仪，其特征在于视频处理电路中箝位电路包括电阻R23、可变电阻P5、电容C61、继电器J1及相应控制器U4A；视频放大电路包括直流恢复视频放大集成块U11及外围元件，输入电阻R1和R2，输出电阻R4，反馈电阻R8，由电阻R10、R7、R6、可变电容CT2、CT3组成的频率补偿网络，由电容C3、电感L1组成的滤波网络，由电阻R3、R5、和变电阻P1组成的零电平调整网络；滤波器选择电路包括由电容C53、C54、电阻R32和R33组成的高通滤波器，由电容C55、C56、C57、C58、C59、C60及电阻R34组成的低通滤波器，继电器J2和J3及相应控制器U4B和U4C；噪声放大电路包括输入电阻R19、分压电阻R20和R24、集成运放U9及外围元件，由可变电阻P4、电阻R25、可变电容CT4及电容C2组成高频反馈回路，由可变电阻P3、电容C64组成的低频回路，继电器J4及相应控制器U4D；射极跟随电路包括隔离电阻R16，集成运放U10，滤波电容C80、C81、C89和C90；同步分离电路包括输入分压电阻R29、R31，复位电阻R21，耦合电容C14，集成同步分离器U3；锁相倍频电路包括输入分压电阻R30、R22，耦合电容C39，集成锁相环U2及外围元件，集成与非门U7，晶体JT1，可变电容CT1。
3.如权利要求1所述的视频综合测试仪，其特征在于数据采集及逻辑门阵列电路中，A／D电路包括由可变电阻P2、电阻R17、R18构成的输入电阻网络，A／D转换集成块U1及其外围元件；锁存器包括锁存集成块U5和U4；存储器包括存储集成块U14和U15、电容C11和C12；逻辑门阵列由可编程逻辑阵列U13构成；接口由PC总线U16构成。
专利摘要本实用新型提供一种视频综合测试仪,其电路包括视频处理电路、数据采集电路、门阵列、计算机主板及显示屏,连接关系是,视频处理电路输出接数据采集电路输入,数据采集电路输出接门阵列输入,门阵列输出接计算机主板输入,计算机主板输出接显示屏。主要电路均采用集成电路,电路稳定性及可靠性高,集数字波形监示器、视频指标分析仪、低频频谱分析仪于一体,可用于有、无线电视台,微波站及科研、工厂对视频信号进行分析和调试。
文档编号H04N17/00GK2428780SQ0022321
公开日2001年5月2日 申请日期2000年6月7日 优先权日2000年6月7日
发明者周东昌, 赵刚, 张合作, 张鹏, 李世勇, 高章新, 王继正 申请人:四川川嘉电子有限公司