时间代码计算方法和时间代码计算设备的制作方法

专利名称：时间代码计算方法和时间代码计算设备的制作方法
技术领域：
本发明涉及计算起因于记录媒体之图象信号的时间代码的时间代码计算方法和时间代码计算设备。
背景技术：
绝对地址信号被记录在记录媒体(录像磁带，硬盘等)比如用于播放的录像磁带上，其记录状态为对于每一帧，均与图象信号一一对应。对于用于播放的录像磁带的编辑和利用硬盘的非线性编辑，精确编辑是基于绝对信号来实现的。
绝对地址信号称为SMPTE/EBU时间代码(以后将称为时间代码)，其中SMPTE(电影与电视工程师协会，Society of Motion Picture and TelevisionEngineers)和EBU(欧洲广播联盟，European Broadcast Union)是标准化的。
对于传输图象信号的方法，已经使用了电视传输方法，比如由一秒30帧构成画面的方法(此后将称为30帧/秒类型)或者由25帧构成一秒画面的方法(此后将称为25帧/秒类型)。此外，近年来，还使用用于电影图象的方法，比如由24帧构成一秒画面的方法(此后将称为24帧/秒类型)。
时间/分钟/秒/帧被用于时间代码的单元。时间代码的每个单元是由2位数数字(00/00/00)构成的。小时，分钟和秒的数字位是以与24小时时钟相同的方式被计数的。对于帧数字位，该方法中每秒的帧数被计数，并向秒位进位或退位。
在30帧/秒类型中，每帧时间是33.3毫秒。由于这个原因，一帧具有29.97Hz(30Hz1000毫秒＝xHz33.3毫秒x30帧)。因此，时间代码的步(step)和实际时间之间的稍许偏移不可避免。当编辑工作等要被长时间执行时，每小时近108帧的偏移(3.6秒)变成一个问题。在25帧/秒类型和24帧/秒类型中，不会引起步(step)的偏移，因为实际时间和时间代码的步是相互一致的。
在30帧/秒类型中，对时间代码的步设置了下面两个标准。
第一个标准称为舍弃模式(drop mode)，其中，为了消除步(step)的偏移，舍弃(取消)与偏移相应的时间代码。在舍弃模式标准中，为了消除因长时间(等于或超过一分钟)而产生的在帧的不一致的实际时间和时间代码之间的步偏移，对于每小时除了0分钟，10分钟，20分钟，30分钟，40分钟和50分钟之外，在每个正点(每分钟的00秒点)跳过两帧(每分钟/00帧和每分钟/01帧；这些帧以后将称为舍弃帧)分别。更具体地说，第29帧的下一帧不被设置为00帧而是跳一下，设置为02帧，使得时间代码多进几步。结果，消除了步(step)偏移。
第二个模式称为非舍弃模式，其中，计算实际时间和时间代码的时间之间的步偏移，以利用该时间代码。在非舍弃模式中，不产生跳过的帧，不同于舍弃模式。
因此，传输图象信号的方法混合了诸如24帧/秒类型，25帧/秒类型，30帧/秒类型(舍弃模式)和30帧/秒类型(非舍弃模式)的各种方法。由于这个原因，在为各种图象产生工作(编辑等)要准备多个图象源的情况下，难以准备相同标准。在这种形势下，近来，对用来转换要被再次记录的图象信号之标准的转换器寄予了很大期望。

发明内容
因此，本发明的主要目的是提供时间代码计算方法和时间代码计算设备，在转换图象信号的标准时能够被最佳地使用。
为了实现上述目的，本发明以下述方式构成时间代码计算方法和时间代码计算设备。
本发明提供了一种时间代码计算方法，其用来将预定时间代码转换为另一种不同格式的时间代码，同时增加或者减少对应于转换之后得到的时间代码格式的一秒的计数值，包括中间数据产生步骤，其通过在对应于转换之后得到的时间代码的一个帧脉冲中读出还没有被转换的时间代码来产生中间数据；和重叠计数值校正步骤，其校正在中间数据中产生的重叠计数值，以使中间数据连续，从而产生已经被转换的时间代码。
另外，本发明提供一种时间代码计算设备，其用来将预定时间代码转换为另一种不同格式的时间代码，同时增加或者减少对应于转换之后得到的时间代码格式的一秒的计数值，包括
中间数据产生器，用于通过在对应于转换之后得到的时间代码的一个帧脉冲中读出还没有被转换的时间代码来产生中间数据；和重叠计数值校正器，用于校正在中间数据中产生的重叠计数值，以使中间数据连续，从而产生转换之后得到的时间代码。
从而，本发明提供了时间代码计算方法和时间代码计算设备，在转换图象信号的标准时能够被最佳地使用。


本发明的其它目的将在对下面说明的特定实施例的理解及所附权利要求中变得清楚。通过实现本发明，本说明书中没有说明的各种优点对本领域技术人员来说将是显而易见的。
图1是表示根据本发明第一实施例的时间代码计算设备的结构的方框图；图2是表示根据第一实施例的时间代码计算设备的时间代码计算步骤的时序图；图3A和3B是表示根据第一实施例的时间代码计算设备的时间代码计算步骤的另一个时序图；图4是表示根据第一实施例的连续性增值(continnity addition)偏移表的结构的图表；图5是表示根据第一实施例的时间代码计算设备的时间代码计算步骤的又一个时序图，图解说明第一阶段；图6是表示根据第一实施例的时间代码计算设备的时间代码计算步骤的又一个时序图，图解说明中间阶段；图7是表示根据第一实施例的时间代码计算设备的时间代码计算步骤的又一个时序图，图解说明第二阶段；图8是表示根据本发明第二实施例的时间代码计算设备的结构的方框图；图9是表示根据第二实施例的连续性增值偏移表的结构的图表；图10是表示在根据第二实施例的时间代码计算设备的时间代码计算步骤中连续性转换的模式1(a)的图表；图11是表示在根据第二实施例的时间代码计算设备的时间代码计算步骤中连续性转换的模式1(b)的图表；图12是表示在根据第二实施例的时间代码计算设备的时间代码计算步骤中连续性转换的模式2(a)的图表；图13是表示在根据第二实施例的时间代码计算设备的时间代码计算步骤中连续性转换的模式2(b)的图表；图14是表示在根据第二实施例的时间代码计算设备的时间代码计算步骤中连续性转换的模式3(a)的图表；图15是表示在根据第二实施例的时间代码计算设备的时间代码计算步骤中连续性转换的模式3(b)的图表；图16是表示在根据第二实施例的时间代码计算设备的时间代码计算步骤中连续性转换的模式4(a)的图表；图17是表示在根据第二实施例的时间代码计算设备的时间代码计算步骤中连续性转换的模式4(b)的图表；图18是表示根据本发明第三实施例的时间代码计算设备的结构的方框图；图19是表示根据第三实施例的连续性增值偏移表的结构的图表；图20是表示在根据第三实施例的时间代码计算设备的时间代码计算步骤中连续性转换的模式1(a)的图表；图21是表示在根据第三实施例的时间代码计算设备的时间代码计算步骤中连续性转换的模式1(b)的图表；图22是表示在根据第三实施例的时间代码计算设备的时间代码计算步骤中连续性转换的模式2(a)的图表；图23是表示在根据第三实施例的时间代码计算设备的时间代码计算步骤中连续性转换的模式2(b)的图表；图24是表示在根据第三实施例的时间代码计算设备的时间代码计算步骤中连续性转换的模式3(a)的图表；图25是表示在根据第三实施例的时间代码计算设备的时间代码计算步骤中连续性转换的模式3(b)的图表；图26是表示在根据第三实施例的时间代码计算设备的时间代码计算步骤中连续性转换的模式4(a)的图表；图27是表示在根据第三实施例的时间代码计算设备的时间代码计算步骤中连续性转换的模式4(b)的图表；图28是表示根据本发明第四实施例的时间代码计算设备的结构的方框图；
图29是表示根据第四实施例的时间代码计算设备的时间代码计算步骤的时序图；图30是表示根据第四实施例的连续性增值偏移表的结构的图表；图31是根据第四实施例的时间代码计算设备的时间代码计算步骤中的又一个时序图，图解说明第一阶段；图32是根据第四实施例的时间代码计算设备的时间代码计算步骤中的又一个时序图，图解说明中间阶段；图33是根据第四实施例的时间代码计算设备的时间代码计算步骤中的又一个时序图，图解说明第二阶段；图34是表示根据本发明第五实施例的时间代码计算设备的结构的方框图；图35是表示根据第五实施例的连续性增值偏移表的结构的图表；图36是表示在根据第五实施例的时间代码计算设备的时间代码计算步骤中连续性转换的模式1的图表；图37是表示在根据第五实施例的时间代码计算设备的时间代码计算步骤中连续性转换的模式2的图表；图38是表示在根据第五实施例的时间代码计算设备的时间代码计算步骤中连续性转换的模式3的图表；图39是表示在根据第五实施例的时间代码计算设备的时间代码计算步骤中连续性转换的模式4的图表；图40是表示在根据第五实施例的时间代码计算设备的时间代码计算步骤中连续性转换的模式5的图表；图41是表示根据本发明第六实施例的时间代码计算设备的结构的方框图；图42A到42G是根据第六实施例，分别表示中间数据和30帧/秒输出LTC设置值之间的关系的图表；图43是表示根据第六实施例的同步调节偏移表的结构的图表；图44是表示在根据第六实施例的时间代码计算设备的时间代码计算步骤中，向同步点(00，01)转换的过程的图表；图45是表示在根据第六实施例的时间代码计算设备的时间代码计算步骤中，向同步点(02到05)转换的过程的图表；图46是表示在根据第六实施例的时间代码计算设备的时间代码计算步骤中，向同步点(06到09)转换的过程的图表；图47是表示在根据第六实施例的时间代码计算设备的时间代码计算步骤中，向同步点(10到13)转换的过程的图表；图48是表示在根据第六实施例的时间代码计算设备的时间代码计算步骤中，向同步点(14到17)转换的过程的图表；图49是表示在根据第六实施例的时间代码计算设备的时间代码计算步骤中，向同步点(18到21)转换的过程的图表；图50是表示在根据第六实施例的时间代码计算设备的时间代码计算步骤中，向同步点(22，23)转换的过程的图表；图51是表示根据本发明第七实施例的时间代码计算设备的结构的方框图；图52A到52E是根据第七实施例，分别表示中间数据和24帧/秒输出LTC设置值之间的关系的图表；图53是表示根据第七实施例的同步调节偏移表的结构的图表；图54是表示在根据第七实施例的时间代码计算设备的时间代码计算步骤中，向同步点(00到03)转换的过程的图表；图55是表示在根据第七实施例的时间代码计算设备的时间代码计算步骤中，向同步点(04到08)转换的过程的图表；图56是表示在根据第七实施例的时间代码计算设备的时间代码计算步骤中，向同步点(09到13)转换的过程的图表；图57是表示在根据第七实施例的时间代码计算设备的时间代码计算步骤中，同步点(14到18)转换的过程的图表；图58是表示在根据第七实施例的时间代码计算设备的时间代码计算步骤中，向同步点(19到23)转换的过程的图表；图59是表示根据本发明第八实施例的时间代码计算设备的结构的方框图；图60是表示根据第八实施例的舍弃模式转换电路的结构的方框图；图61是用来解释根据第八实施例时间代码的转换过程的曲线图；图62是表示根据本发明第九实施例的时间代码计算设备的结构的方框图；图63是表示根据第九实施例的非舍弃模式转换电路的结构的方框图；图64是表示根据本发明第十实施例的时间代码计算设备的结构的方框图；图65是用来解释根据第十实施例的时间代码计算设备中时间代码计算处理的图表；图66是用来解释根据第十实施例的时间代码计算设备中时间代码计算处理的曲线图；图67是表示根据本发明第十一实施例的时间代码计算设备的结构的方框图；和图68是用来解释根据第十一实施例的时间代码计算设备中时间代码计算处理的图表。
具体实施例方式
下面参考

本发明的优选实施例。
第一实施例第一实施例提供当将24帧/秒类型(非舍弃模式)的图象数据转换到具有30帧/秒类型(非舍弃模式)的图象数据时使用的时间代码计算设备。在第一实施例中，时间代码以这种状态被转换，即在时间代码计算设备中固定同步点。
同步点的固定意味着表示每秒的正点的[ab(小时)cd(分钟)ef(秒)00(帧)]被设置为同步点。
这种时间代码计算设备被结合和使用在诸如数字VTR的记录和再现设备中，用来转换、记录和再现图象格式。
首先，参考图1的功能方框图和图2的示意地表示信号转换处理的时序图来说明根据本实施例的时间代码计算设备的简要结构。
时间代码计算设备包括根据中间数据发生器的一个例子的中间数据产生电路224，模式识别电路225，根据重叠计数值校正器的一个例子的连续性转换电路226A，第一LTC信号输出电路227，第二LTC信号输出电路228和半帧延迟二分帧脉冲产生电路240。
中间数据产生电路224在要被用在24帧/秒类型图象数据中的帧脉冲201输出期间(in the output timing)(更具体地说为脉冲下降期间)读出要被用于24帧/秒类型图象数据的输出LTC设置值210。结果，中间数据产生电路224在其中产生用于30帧-秒转换的数据211。而且，中间数据产生电路224在30帧/秒帧脉冲207输出期(更具体地说为脉冲下降期)中读出用于30帧/秒转换的数据211，由此产生中间数据213’。
模式识别电路225确定在其中结合有时间代码计算设备的记录和再现设备中产生的延迟模式，并将该延迟模式信息提供给连续性转换电路226A，所述延迟模式是基于记录和再现设备的工作模式(再现，记录，编辑，快进再现等)和图象数据输出目的地(显示装置，硬盘图象记录设备，编辑设备等)的组合而产生的。
连续性转换电路226A将对应于延迟模式信息(由模式识别电路225中提供)的偏移量施加到中间数据213’，由此产生30帧/秒输出设置值213，其是连续的并且在同步点与24帧/秒输出LTC设置值210相同步，没有延迟。
第一LTC信号输出电路227在24帧/秒帧脉冲201输出期(更具体地说为脉冲上升期)中读出24帧/秒输出LTC设置值210，由此产生24帧/秒LTC输出信号209，并将该该同一24帧/秒LTC输出信号209从第一LTC信号输出端229输出到外部。
第二LTC信号输出电路228在30帧/秒帧脉冲207输出期(更具体地说为脉冲上升期)中读出30帧/秒输出LTC设置值213，由此产生30帧/秒LTC输出信号214，并将该30帧/秒LTC输出信号214从第二LTC信号输出端230输出到外部。
半帧延迟二分帧脉冲产生电路240将24帧/秒帧脉冲201分成两部分，并进行延迟半帧(1/2周期)的处理，由此产生作为重叠计数值判定信号之例子的半帧延迟二分帧脉冲208，并将该半帧延迟二分帧脉冲208提供给连续性转换电路226A。
下面参考图2的同步点相关图表，图3的时序图和图4的表示连续性增值偏移表B1的详细图表，说明通过根据本实施例由时间代码计算设备执行的时间代码计算方法。
当24帧/秒类型的时间代码要被转换到30帧/秒类型的时间代码时，出现四种延迟模式。原因如下。在结合有时间代码计算设备的记录和再现设备中，在处于从记录带读的状态的时间代码(24帧/秒类型)和从记录和再现设备输出的依赖于工作模式与输出目的地的组合的实际图象数据之间产生时滞。结果，在某些情况下，实际图象数据延迟于时间代码。在这些情况下，时滞是因为经过图象系统信号处理和时间代码系统信号处理后从图象输出终端和时间代码输出终端(其在屏幕上被显示为时间代码叠加显示(super))输出所要求的处理时间在图象系统和时间代码系统之间不同而产生的时间差。
记录和再现设备输出目的地的例子包括时间代码输出终端，屏幕的时间代码叠加显示，记录和再现设备操作面板上的时间代码显示，向用于RS-422连接的编辑控制器的输出，等。
而且，当要进行从24帧/秒类型到30帧/秒类型的转换时，各帧的标题(帧图象的V汇集位置(V sink position))在24帧/秒类型中每间隔四帧，在30帧/秒类型中每隔五帧彼此一致。因此，当24帧/秒类型的00帧与30帧/秒类型的00帧相一致时，则24帧/秒类型的04帧与30帧/秒类型的05帧相一致。结果，帧的标题以4∶5的比率彼此一致。
在第一延迟模式(模式1)，不产生延迟。在该延迟模式，24帧/秒输出LTC设置值210被不延迟地输入到时间代码计算设备。由于这个原因，当24帧/秒类型的时间代码基于24帧/秒输出LTC设置值210被转换到30帧/秒类型的时间代码时(更具体地说，30帧/秒LTC输出信号214是从24帧/秒输出LTC设置值210产生的)，为了使两种类型的时间代码的输出期彼此一致，必须没有延迟地输出30帧/秒LTC输出信号214。
在第二延迟模式(模式2)中，产生对应于一帧的延迟。在该延迟模式中，24帧/秒输出LTC设置值210以对应于一帧的延迟状态被输入到时间代码计算设备。由于这个原因，当24帧/秒类型的时间代码基于24帧/秒输出LTC设置值210被转换到30帧/秒类型的时间代码时(更具体地说，30帧/秒LTC输出信号214是从24帧/秒输出LTC设置值210产生的)，为了使两种类型的时间代码的输出期彼此一致，必须以对应于一帧的延迟状态输出30帧/秒LTC输出信号214。
在第三延迟模式(模式3)中，产生对应于两帧的延迟。在该延迟模式中，24帧/秒输出LTC设置值210以对应于两帧的延迟状态被输入到时间代码计算设备。由于这个原因，当24帧/秒类型的时间代码基于24帧/秒输出LTC设置值210被转换到30帧/秒类型的时间代码时(更具体地说，30帧/秒LTC输出信号214是从24帧/秒输出LTC设置值210产生的)，为了使两种类型的时间代码的输出期彼此一致，必须以对应于两帧的延迟输出30帧/秒LTC输出信号214。
在第四延迟模式(模式4)中，产生对应于三帧的延迟。在该延迟模式中，24帧/秒输出LTC设置值210以对应于三帧的延迟状态被输入到时间代码计算设备。由于这个原因，当24帧/秒类型的时间代码基于24帧/秒输出LTC设置值210被转换到30帧/秒类型的时间代码时(更具体地说，30帧/秒LTC输出信号214是从24帧/秒输出LTC设置值210产生的)，为了使两种类型的时间代码的输出期彼此一致，必须以对应于三帧的延迟输出30帧/秒LTC输出信号214。
为了对应于上述延迟模式将24帧/秒类型的时间代码转换到30帧/秒类型的时间代码，模式识别电路225和连续性转换电路226A在根据本实施例的时间代码计算设备中进行下面的处理。
首先，模式识别电路225判定延迟模式，该延迟模式是基于其中结合有时间代码计算设备的记录和再现设备之工作模式与图象数据输出目的地的组合产生的。然后，连续性转换电路226A施加对应于该判定之结果的连续性增值偏移。结果，连续性转换电路226A产生30帧/秒输出设置值213，其是连续的数据，并与24帧/秒输出LTC设置值210同步，没有延迟。下面详细说明这些处理。
首先，24帧/秒输出LTC设置值210，24帧/秒帧脉冲201和30帧/秒帧脉冲207被输入到中间数据产生电路224。设置值210，脉冲201和脉冲207是从在其中结合了时间代码计算设备的记录和再现设备输入的。
提供与24帧/秒帧脉冲201相同步的30帧/秒帧脉冲207(更具体地说其与同步点相同步)。
中间数据产生电路224基于被输入的设置值210和脉冲201和207产生中间数据213’。通过中间数据产生电路224产生中间数据213’等同于中间数据产生步骤。
中间数据产生电路224以下述方式产生中间数据213’。中间数据产生电路224首先在脉冲201的下降期(fall timing)中读出设置值210并在脉冲201的上升期(rise timing)中将如此读出的设置值210输出，由此输出用于转换的数据211。
当从如此读出的设置值210产生用于转换的数据211时，+1的偏移量被加到用于转换的数据211。因下述原因执行+1偏移处理。当精确的设置值210被产生作为用于转换的数据211时，时间代码计算设备的处理产生延迟。因此，执行上述的+1偏移处理以便吸收这种延迟。
而且，中间数据产生电路224在帧脉冲207的下降期中读出用于转换的数据211，由此产生中间数据213’，并将中间数据213’提供给连续性转换电路226A。
在用于30帧/秒转换的数据211中，一个值以与24帧/秒输出LTC设置值210相同的方式基本地连续地增加以进行每秒24次计数(00到23计数)。另一方面，在30帧/秒输出LTC设置值213中，一个值连续增加以进行每秒30次计数(00到29计数)。
因此，每秒六个计数的计数差存在于用于转换的数据211和30帧/秒输出LTC设置值213之间。由于这个原因，通过在1/6秒的时间间隔上(用于转换的数据211被增加4个计数的时间长度)将读出用于转换的数据211之过程强制重复五次，从而简单地产生在帧脉冲207的下降期中读出用于转换的数据211所产生的中间数据213’。因此，中间数据213’的输出期是与30帧/秒的周期相同步的，其输出计数值的范围为从0到23，并且一部分输出计数值重叠且不连续。
另一方面，输出目的地信息和工作模式信息被输入到模式识别电路225。这些信息是从记录和再现设备中提供的。模式识别电路225基于所提供信息判定延迟模式，如此判定的延迟模式信息被提供给连续性转换电路226A。在这里，延迟模式意指上述的第一到第四延迟模式(模式1到4)。
除了中间数据213’和延迟模式信息之外，半帧延迟二分帧脉冲208和30帧/秒脉冲207被提供给连续性转换电路226A。
半帧延迟二分帧脉冲208是在半帧延迟二分帧脉冲产生电路240中将24帧/秒帧脉冲201延迟半帧(即脉冲201的1/2周期)，并进行二分(2-dividing)处理而产生的。
产生与24帧/秒帧脉冲201相同步的30帧/秒帧脉冲207(更具体地说其与同步点相同步)。
连续性转换电路226A执行下面的处理，即使用延迟模式信息、半帧延迟二分帧脉冲208和30帧/秒帧脉冲207增加一个计数(以后将称为增值偏移处理)，以将为非连续数据的中间数据213’校正为设置值213。这个处理在每次更新中间数据213’时被重复地执行。在某些情况下，中间数据213’被更新以具有相同的值。
增值偏移处理是通过将预置24帧/秒输出LTC偏移值212加到中间数据213’上而执行的。
增值偏移处理将被详细地进一步说明。正如上述，在通过在帧脉冲207下降期中简单读出用于转换的数据211产生的中间数据213’中，在任何情况下都有相邻计数区域213’(α)和213’(α+1)取重叠值的部分。为了将具有这种特征的中间数据213’修改成是连续数据的30帧/秒输出LTC设置值213，第一和第二增值偏移处理两者都是必须的。第一和第二增值偏移处理按一秒的间隔被复位，从而被重复。
在第一增值偏移处理中，在中间数据213’中的具有重叠值的相邻计数区域(其以后将称为重叠计数区域)213’(αr)和213’(αr+1)中，对于位于基于时间的第一阶段中的计数区域213’(αr)不进行增值处理，而仅仅在位于第二阶段中的计数区域213’(αr+1)中对计数值进行+1的增值处理。
在第二增值偏移处理中，对所有计数区域213’(αr+(2到x))[x增一，直到每隔一秒的复位]连续地执行相同的偏移处理(+1增加处理)，该所有计数区域213’(αr+(2到x))位于执行第一增值偏移处理的第二阶段中的计数区域213’(αr+1)的基于时间的向后一侧，然后执行该处理。
在上面和下面的说明中，基于时间的第一阶段表示基于时间的向前一侧，即过去的一侧，在后的阶段和基于时间的向后一侧表示基于时间的向后一侧，即未来的一侧。
由于第一增值偏移处理按1/6秒的间隔(在该间隔用于转换的数据211被读五次)重复地执行，因此在每秒中要执行六次。由于这个原因，在第二增值偏移处理中，在第一增值偏移处理中要被执行的+1增值处理被连续地执行。第一和第二增值偏移处理在每秒都要如上述被复位。
如果执行了第一和第二增值偏移处理，则可以将中间数据213’转换为30帧/秒输出LTC设置值213。
当要执行上面的增值偏移处理时，在选择性地抽取在中间数据213’中相邻的重叠计数区域213’(αr)和213’(αr+1)的处理中，以及在相邻重叠计数区域213’(αr)和213’(αr+1)中识别基于时间位于第一阶段一侧的计数区域213’(αr)和位于第二阶段一侧的计数区域213’(αr+1)的处理中，将会产生一个问题。
如果假设24帧/秒输出LTC设置值210和30帧/秒输出LTC设置值213之间的相关性，可以预测其中产生重叠计数区域213’(αr)和213’(αr+1)的部分。以图2中表示的时序区域T1为例，取(03)值的的计数区域213’(03)重叠了。这能够通过检查用于转换的数据211的时序图和中间数据213’的时序图之间的相关性进行预测。
然而，在重叠计数区域213’(αr)和213’(αr+1)中，产生部分和重叠值分别细微地波动。原因将在下面说明。如上述，中间数据213’是通过与帧脉冲207的下降期同步地读出用于转换的数据211被产生的。作为用于转换的数据211的数据切换期(data switching timing)的24帧/秒帧脉冲201的上升期是与同步点同步的，而且，其周期f201是1/24秒。
另一方面，帧脉冲207的下降期从同步点(帧脉冲201的上升期)延迟1/60秒，而且，其周期f207是1/30秒。
因为上述特征，周期f201和f207在一个周期f(201＝207)中是相互一致的，满足f201＝f207.换言之，周期f201和f207两者在周期f(201＝207)＝1/24秒中是相互一致的，从同步点有1/12秒的延迟。因此，关于在这样的期间，即，使得在周期f207读出的用于转换的数据211中周期f201和f207彼此一致的期间，被读出的用于转换的数据211，切换之前或之后用于转换的数据211的读出依赖于切换期的细微偏移。因此，在该期间中，判定哪个用于转换的数据211被读出是不可能的。
在图2表示的时序区域T1的情况下，当用于转换的数据211在从同步点经过1/12秒之后被读出，由此产生中间数据213’时，取决于用于转换的数据211之切换期的细微偏移，计数值(02)或者(03)被作为中间数据213’读出。
图3A表示时序区域T1中的中间数据213’，其中(02)被作为用于转换的数据211读出，重叠计数区域213’(αr)和213’(αr+1)的计数值被设置为(02)。而且，图3B表示时序区域T1中的中间数据213’，其中(03)被作为用于转换的数据211读出，重叠计数区域213’(αr)和213’(αr+1)的计数值被设置为(03)。
中间数据213’中的值因此波动，其计数区域被设置为重叠计数区域213’(αr)和213’(αr+1)。因此，在图2表示的时序区域T1中，重叠计数区域213’(αr)和213’(αr+1)根据情况取(02)或者(03)作为计数值这种现象在所有的时序区域T1到T6中都以相同方式引起。由于这个原因，重叠计数区域213’(αr)和213’(αr+1)的计数值在中间数据213’中是不稳定的，是基于用于转换的数据211之切换期的细微偏移而改变的。
由于上述原因，对于选择性地抽取重叠计数区域213’(αr)和213’(αr+1)的处理和识别位于基于时间的第一阶段一侧的重叠计数区域213’(αr)和位于第二阶段一侧的重叠计数区域213’(αr+1)的处理中，需进行特殊的处理。因此，以下面的方式，通过使用半帧延迟二分帧脉冲208，连续性转换电路226A执行这些处理。
半帧延迟二分帧脉冲208是通过将24帧/秒帧脉冲201分成两个部分而且如上所述进行延迟半帧(1/2周期)的处理获得的信号。当产生这种脉冲208时，进行下面的处理。
用于分别产生在中间数据213’中相邻的可选计数区域213’(x)和213’(x+1)的期间(用于读出用于30帧/秒转换的数据211的期间，即脉冲207的下降期)以下面的方式对应于脉冲208。
用于产生计数区域213’(x)的期间一一对应于脉冲208具有高电平(H)的时期。用于产生计数区域213’(x+1)的期间一一对应于脉冲208具有低电平(L)的时期。
本发明中，基于时间位于第一阶段一侧的重叠计数区域213’(αr)和位于第二阶段一侧的重叠计数区域213’(αr+1)是基于脉冲208的电平，利用脉冲208的大部分特性以下面的方式被识别的。这里，以时序区域T1(从同步点起的0秒到1/6秒)为例来加以说明。其它的时序区域T2到T6基本上是与时序区域T1相同步的，并且在时序区域T2到T6中每个信号的时序图等同于时序区域T1的时序图。由于这个原因，在时序区域T2到T6中也能够以与时序区域T1相同的方式进行识别。
具体地说，时序区域T1到T6是指下面的区域。时序区域T1是从同步点到1/6秒之间的期间。时序区域T2是从同步点起1/6到2/6秒之间的期间。时序区域T3是从同步点起2/6到3/6秒之间的期间。时序区域T4是从同步点起3/6到4/6秒之间的期间。时序区域T5是从同步点起4/6到5/6秒之间的期间。时序区域T6是5/6到1秒之间的期间。
在图2表示的时序区域T1中，用于产生重叠计数区域213’(αr)和213’(αr+1)的期间是在从同步点起1/12秒之后的期间t1之前和之后被引起的。该重叠计数区域213’(αr)和213’(αr+1)基于用于转换的数据211之切换期的细微偏移取(02)或者(03)。
在(02)被用作为重叠值的情况下，用于产生基于时间位于第一阶段一侧的重叠计数区域213’(αr)的期间与用于产生帧脉冲208的低电平(L)的期间相一致。用于产生位于第二阶段一侧的重叠计数区域213’(αr+1)的期间与用于产生帧脉冲208的高电平(H)的期间相一致。
在(03)被用作为重叠值的情况下，用于产生基于时间位于第一阶段一侧的重叠计数区域213’(αr)的期间与用于产生帧脉冲208的高电平(H)的期间相一致。用于产生位于第二阶段一侧的重叠计数区域213’(αr+1)的期间与用于产生帧脉冲208的低电平(L)的期间相一致。
基于上述在重叠计数区域213’(αr)和213’(αr+1)和帧脉冲208之间的相关性，第一增值偏移处理被执行。更具体地说，在计数值(02)在中间数据213’中被使用和帧脉冲208具有低电平(L)的情况下，计数区域213’(02f)是重叠计数区域，但被判定为基于时间位于第一阶段一侧的重叠计数区域213’(αr)。基于该判定，不在该计数区域213’(02f)上执行第一增值偏移处理。
在计数值(02)在中间数据213’中被使用和帧脉冲208具有高电平(H)的情况下，计数区域213’(02b)是重叠计数区域，但被判定为基于时间位于第一阶段一侧的重叠计数区域213’(αr+1)。基于该判定，在该计数区域213’(02b)上执行第一增值偏移处理。
在计数值(03)在中间数据213’中被使用和帧脉冲208具有高电平(H)的情况下，计数区域213’(03f)是重叠计数区域，但被判定为基于时间位于第二阶段一侧的重叠计数区域213’(αr)。基于该判定，不在该计数区域213’(02f)上执行第一增值偏移处理。
在计数值(03)在中间数据213’中被使用和帧脉冲208具有低电平(L)的情况下，计数区域213’(03b)是重叠计数区域，但被判定为基于时间位于第二阶段一侧的重叠计数区域213’(αr+1)。基于该判定，在该计数区域213’(03b)上执行第一增值偏移处理。
上述第二增值偏移处理是通过第一增值偏移处理被执行的。对基于时间位于从第一偏移处理向后一侧的中间数据213’的所有计数区域，都执行该第二增值偏移处理。
图4表示在上述连续性增值偏移处理(第一和第二增值偏移处理)中的偏移量的表。连续性增值偏移表B1被存储在连续性转换电路226A的存储区域(没有表示出)中。
产生重叠计数区域213’(αr)和213’(αr+1)的期间是在从同步点延迟1/12秒以得到f(201＝207)＝1/24秒的周期的期间之前和之后产生的。另一方面，上述在24帧/秒输出LTC设置值210中存在四种延迟模式(第一到第四延迟模式)。由于这个原因，重叠计数区域213’(αr)和213’(αr+1)根据延迟模式取不同的值。在图4表示的连续性增值偏移表B1中，设置随第一到第四延迟模式(模式1到4)中的每一种而变化的偏移数据B11到B14。而且，偏移数据B11到B14具有两种偏移值组(B11(H)，B11(L))，(B12(H)，B12(L))，(B13(H)，B13(L))和(B14(H)，B14(L))，其分别对应于半帧延迟二分帧脉冲208的电平(H)和(L)。
具体地说，连续性转换电路226A以下面的方式执行上述连续性增值偏移处理。连续性转换电路226A从中间数据产生电路224中读出中间数据213’，并从模式识别电路225读出延迟模式信息。然后，连续性转换电路226A将所读出的延迟模式与连续性增值偏移表B1(其被存储在连续性转换电路226A中)比较，由此确定要被施加到中间数据213’的偏移量。随后，连续性转换电路226A基于如此确定的偏移量对中间数据213’执行该增值偏移处理，由此产生30帧/秒输出LTC设置值213。
上面说明的连续性转换电路226A的处理是等同于重叠计数值校正步骤。
连续性转换电路226A将所产生的设置值213输出到第二LTC信号输出电路228。第二LTC信号输出电路228在30帧/秒帧脉冲207的上升期中读出该输入设置值213，由此产生和输出30帧/秒LTC输出信号214。图5到7表示在如此产生的30帧/秒LTC输出信号214和每个信号之间的转换相关性图表。
第二实施例图8是表示根据本发明第二实施例的时间代码计算设备的结构的方框图。该时间代码计算设备基本上具有与根据第一实施例设备相同的结构。但是，它有下面的特征不需要模式识别电路225，因为不使用延迟模式信息。
不使用半帧延迟二分帧脉冲208。
不使用延迟模式信息，并且不使用半帧延迟二分帧脉冲208，使得作为连续性转换器的连续性转换电路226B的结构和操作是不同的。
因此，根据本实施例，将仅仅给出对连续性转换电路226B的结构和由连续性转换电路226B执行的重叠计数值校正步骤的说明。由于其它结构和步骤与第一实施例中的相同，其说明省略。
在根据第一实施例连续性转换电路226A的连续性增值偏移表B1中，全部的第一到第四延迟模式都设置偏移数据B11到B14。而且，偏移数据B11到B14分别由两种偏移值组(B11(H)，B11(L))，(B12(H)，B12(L))，(B13(H)，B13(L))和(B14(H)，B14(L))构成。因此，连续性增值偏移表B1具有复杂的数据结构。
另一方面，根据本实施例的连续性转换电路226B具有下面的连续性增值偏移表B2。连续性增值偏移表B2由一个偏移数据B21构成，与图9中表示的延迟模式无关。另外，偏移数据B21是由单一偏移值组B21(M)构成的。
连续性转换电路226B基于如此构成的连续性增值偏移表B2对中间数据213’执行增值偏移处理。由于这个原因，省略了用于识别延迟模式的模式识别电路。
下面参照图10到17的转换处理图表说明根据本实施例的时间代码计算设备的操作。
当24帧/秒类型的时间代码要被转换到30帧/秒类型的时间代码时，正如在第一实施例说明的，需要进行第一增值偏移处理和第二增值偏移处理。
在第一增值偏移处理中，对于基于时间在第一阶段一侧(过去一侧)的重叠计数区域213’(αr)不进行增值处理，但对在第二阶段一侧(未来一侧)的重叠计数区域213’(αr+1)进行增值处理，对其计数值加+1。
在第二增值偏移处理中，在第一增值偏移处理被执行之后，对于基于时间在经过第一增值偏移处理的计数区域213’(αr+1)的更后侧的所有计数区域213’(αr+(2到x))连续地执行相同的增值偏移处理(+1增值处理)。
为了执行第一增值偏移处理，要求进行下面的两个处理。在第一处理中，在中间数据213’中相邻的重叠计数区域213’(αr)和213’(αr+1)被选择性地抽取。在第二处理中，相邻的基于时间位于第一阶段的重叠计数区域213’(αr)和位于第二阶段的重叠计数区域213’(αr+1)被相互区分开。
由于这个原因，在第一实施例中，提供了用于识别第一到第四延迟模式的模式识别电路225。而且，在第一实施例中，还要求具有偏移数据B11到B14和偏移值组(B11(H)，B11(L))，(B12(H)，B12(L))，(B13(H)，B13(L))和(B14(H)，B14(L))的连续性增值偏移表B1。
在本实施例中，这种结构尽可能地省略了，实现时间代码的转换。相应地，结构能够被简单化。因此，根据本实施例的时间代码计算设备以下面的方式被构成。
连续性转换电路2261被构成为不执行第一增值偏移处理而仅仅执行第二增值偏移处理。而且，为了这个目的，用于执行第二增值偏移处理的连续性增值偏移表B2被存储在连续性转换电路226B中。
在第一实施例中，第一增值偏移处理和第二增值偏移处理是同时被执行的。由于这个原因，具有偏移值组(B11(H)，B11(L))，(B12(H)，B12(L))，(B13(H)，B13(L))和(B14(H)，B14(L))和偏移数据B11到B14的连续性增值偏移表B1被存储在连续性转换电路226A中。
另一方面，在本实施例中，仅仅第二增值偏移处理被执行。由于这个原因，包括具有一种模式的偏移数据B21和具有一种模式的偏移值组B21(M)的连续性增值偏移表B2被存储在连续性转换电路226B中，如图9中表示。结果，表数据量减少了，实现了操作处理速度的增加。
下面，参照图10到17说明使用连续性增值偏移表B2的连续性转换电路226B的连续性转换处理。图10到17是表示连续性转换处理的转换处理的图表。
在中间数据213’中，对于参照图3说明的第一到第四延迟模式等，存在相互不同的四种基本输出模式1到4。同样在每种延迟模式的基本输出模式1到4中，基于用于30帧/秒转换的数据211的切换期的细微偏移，存在相互不同的两种输出模式(a)和(b)。由于这个原因，在中间数据213’中，基于基本输出模式1到4和输出模式(a)和(b)的组合，总共出现了八种输出模式1(a)，1(b)，2(a)，2(b)，3(a)，3(b)，4(a)和4(b)。另一方面，图10到17表示了在模式1(a)到4(b)中用于中间数据213’的各个转换处理。
连续性转换电路226B以下面的方式产生初始转换值215。连续性转换电路226B将存储在连续性增值偏移表B2中的偏移数据B21(更具体地说为偏移值组B21(M))加到中间数据213’的每个计数值上，由此产生初始转换值215。增值处理的执行与中间数据213’的输出模式无关。增值处理是对应于中间数据213’的计数值统一地执行的。
存储在连续性增值偏移表B2中的偏移数据B21被用来执行第二增值偏移处理，不完全地对应于将连续性加到中间数据213’的处理。由于这个原因，初始转换值215的数据结构会使中间数据213’偶有不连续性。
因此，连续性转换电路226B对所产生的初始转换值215执行下面的连续性转换处理。
对于连续性转换处理，首先，执行基准设置处理。基准设置处理是以下面的方式进行的。对于构成初始转换值215的每个计数值(对应于帧值)中的连续性转换处理，基准设置处理用来设置用作转换处理的基准的计数值(以后将称为基准计数值)。如此设置的基准计数值被设置为具有某个计数(一般为0计数等)，作为随后要被执行的连续性转换处理中的转换处理的基准点。
通常，初始转换值215中的计数值(0)或者计数值(29)被设置为基准计数值。考虑到初始转换值215的计数值(0)和计数值(29)相互重叠的情况，计数值以下面的方式设置。
在下面的说明中，作为初始转换值215中用于基准计数值的选择对象的计数值将称为选择对象计数值。基于时间位于选择对象计数值的过去一侧的计数值将称为选择对象第一阶段计数值。在连续性转换处理之后获得的计数值将称为转换定义值。
满足下面条件1和2任何一个的选择对象计数值被定义为基准计数值。
条件1选择对象计数值是(29)，并且选择对象第一阶段计数值的转换定义值是(29)。
条件2选择对象计数值是(0)，并且选择对象第一阶段计数值的转换定义值不是(0)。
在基准计数值被设置的时间之前执行连续性转换处理时，由在基准计数值被设置之前的连续性转换处理产生的转换定义值不得不是不稳定的。另一方面，基于上述条件在设置基准计数值之后由连续性转换处理产生的转换定义值是稳定的。由于这个原因，在定义基准计数值之后由连续性转换处理产生的转换定义值被设置为30帧/秒输出LTC设置值213。
下面说明连续性转换处理。在下面的连续性转换处理说明中，在初始转换值中作为转换处理对象的计数值将称为转换对象计数值，基于时间在转换对象计数值的过去一侧(过去的一侧)的计数值将称为转换对象第一阶段计数值。
在连续性转换处理中，在比较转换对象第一阶段计数值的转换定义值与转换对象计数值，并且它们是非连续(更具体地说其差不为(1))的情况下，执行下面的处理。
转换对象计数值以这种方式经过转换处理，即，以转换对象第一阶段计数值的转换定义值为基础，转换对象计数值向后(即在计数增加方向)继续。在转换对象第一阶段计数值的转换定义值和转换对象计数值连续的情况下，不执行上述的处理。
通过执行这种连续性转换处理获得的转换定义值相互连续，成为30帧/秒输出设置值213。
连续性转换电路226B将所产生的设置值213输出到第二LTC信号输出电路228。第二LTC信号输出电路228在30帧/秒帧脉冲207的上升期中读出输入设置值213，由此产生和输出30帧/秒LTC输出信号214。
第三实施例图18是表示根据本发明第三实施例的时间代码计算设备的结构的方框图。该时间代码计算设备基本上具有与第一实施例的设备相同的结构。但是，有下面的特征不需要模式识别电路225，因为不使用延迟模式信息；不使用延迟模式信息，使得作为连续性转换器的连续性转换电路226C的结构和操作是不同的。
因此，将仅仅给出对连续性转换电路226C的结构和要由本实施例的连续性转换电路226C执行的重叠计数值校正步骤的说明。由于其它结构和步骤与第一实施例中的相同，其说明省略。
根据本实施例的连续性转换电路226C在其记录区域中存储了连续性增值偏移表B3。在根据第一实施例连续性转换电路226A的连续性增值偏移表B1中，全部的第一到第四延迟模式都设置偏移数据B11到B14。另一方面，在根据本实施例的连续性转换电路226C中，包括一个偏移数据B31的连续性增值偏移表B3的设置与图19中表示的延迟模式无关。偏移数据B31包括两种偏移值组(B31(H)，B31(L))，其按照与第一实施例相同的方式对应于半帧延迟二分帧脉冲208的电平(H)和(L)。
因此，在本实施例中，增值偏移处理是通过使用包括用于中间数据213’之单个偏移数据B31的偏移表B3被执行的。由于这个原因，在本实施例中，不需要用于识别延迟模式的模式识别电路，而且，表数据量减少了。而且，在本实施例中，也实现了操作速度的增加。
下面，参考图20到27的转换处理图表，说明本实施例时间代码计算设备所执行的处理。图20到27是分别对应于图10到17的图表。
连续性转换电路226C将偏移数据B31加到中间数据213’的每个计数值上，由此产生初始转换值215。偏移数据B31被存储在连续性增值偏移表B3中，对应于中间数据213’的每个计数值。无论中间数据213’的输出模式如何，都加上偏移数据B31。更详细地，执行下面的处理。
偏移数据B31具有两种偏移值组B31(H)和B31(L)，对应于半帧延迟二分帧脉冲208的电平(H)和(L)。为了独立地使用偏移值组B31(H)和B31(L)，连续性转换电路226C执行下面的处理。
半帧延迟二分帧脉冲208被输入到连续性转换电路226C。连续性转换电路226C判定帧脉冲208的电平。然后，对应于(帧脉冲208电平)判定的结果，连续性转换电路226C使用偏移值组B31(H)和B31(L)在中间数据213’上执行偏移处理。结果，产生初始转换值215。
更具体地说，当帧脉冲208电平是(H)时，偏移处理用包括在偏移值组B31 (H)中的偏移值执行。当帧脉冲208电平是(L)时，偏移处理用包括在偏移值组B31(L)中的偏移值执行。
连续性转换电路226C对如此产生的初始转换值215执行连续性转换处理，其方式与第二实施例相同。
为了以与第二实施例相同的方式进行连续性转换处理，连续性转换电路226C首先执行一个下一步的基准设置处理。
连续性转换电路226C定义构成初始转换值215的选择对象计数值作为基准计数值，其满足下面条件1和2中的任何一个。
条件1选择对象计数值是(29)。
条件2选择对象计数值是(0)，且选择对象第一阶段计数值的转换定义值不是(0)。
连续性转换电路226C设置基准计数值，将以所设置的基准计数值为基础通过下述连续性转换处理产生的数据定义为转换定义值。
连续性转换处理与第二实施例中说明的处理相同。更具体地说，在转换对象第一阶段计数值的转换定义值与转换对象计数值不连续的情况下，转换对象计数值以这样的方式经过转换处理，使转换对象计数值基于转换对象第一阶段计数值的转换定义值，在时间上向后(即在计数增加的方向)连续。
通过执行这种连续性转换处理获得的转换定义值是相互连续的，变成30帧/秒输出设置值213。
连续性转换电路226C将所产生的设置值213输出到第二LTC信号输出电路228。第二LTC信号输出电路228在30帧/秒帧脉冲207上升期中读出输入设置值213。结果，第二LTC信号输出电路228产生和输出30帧/秒LTC输出信号214。
第四实施例第四实施例提供当将30帧/秒类型的图象数据转换到24帧/秒类型的图象数据(非舍弃模式)时使用的在其中实现本发明的时间代码计算设备。在时间代码计算设备中，时间代码在同步点被固定的状态下被转换。
首先，参考图28的功能方框图和图29的示意地表示信号转换处理的时序图来说明根据本实施例的时间代码计算设备的示意结构。时间代码计算设备包括根据中间数据发生器的一个例子的中间数据产生电路324，模式识别电路325，根据重叠计数值校正器的一个例子的连续性转换电路326A，第一LTC信号输出电路327和第二LTC信号输出电路328。
中间数据产生电路324在要被用在30帧/秒类型图象数据中的帧脉冲301输出期(更具体地说为脉冲下降期)中读出要被用于30帧/秒类型图象数据的输出LTC设置值310。结果，中间数据产生电路324产生用于24帧/秒转换的数据311。而且，中间数据产生电路324在24帧/秒帧脉冲307输出期(更具体地说为脉冲下降期)中读出用于24帧/秒转换的数据311。中间数据产生电路324产生中间数据313’。
模式识别电路325判定在其中结合有时间代码计算设备的记录和再现设备中产生的延迟模式，所述延迟模式的判定是基于记录和再现设备的操作模式(再现，记录，编辑，快进再现等)和图象数据输出目的地(显示装置，硬盘图象记录设备，编辑设备等)的组合进行的。然后，模式识别电路325将通过判定得到的该延迟模式信息提供给连续性转换电路326A。
连续性转换电路326A将对应于延迟模式信息(从模式识别电路325中提供)的连续性增值偏移施加到中间数据313’。结果，连续性转换电路326A产生24帧/秒输出LTC设置值313。24帧/秒输出LTC设置值313是连续的数据。24帧/秒输出LTC设置值313在同步点与30帧/秒输出LTC设置值310相同步，没有延迟。
第一LTC信号输出电路327在30帧/秒帧脉冲301输出期(更具体地说为脉冲上升期)中读出30帧/秒输出LTC设置值210。结果，第一LTC信号输出电路327产生30帧/秒LTC输出信号309。如此产生的30帧/秒LTC输出信号309从第一LTC信号输出端329被输出到外部。
第二LTC信号输出电路328在24帧/秒帧脉冲307输出期(更具体地说为脉冲上升期)中读出24帧/秒输出LTC设置值313。结果，第二LTC信号输出电路328产生24帧/秒LTC输出信号314。如此产生的24帧/秒LTC输出信号314从第二LTC信号输出端330被输出到外部。
下面将参考图29的同步点相关性图表和图30的表示连续性增值偏移表B4，说明由本实施例的时间代码计算设备执行的计算时间代码的处理，更具体地说，即中间数据产生步骤和重叠计数值校正步骤。
当30帧/秒类型的时间代码要被转换到24帧/秒类型的时间代码时，出现五种延迟模式，原因与第一实施例的相同。在每个延迟模式中，当24帧/秒LTC输出信号314要从30帧/秒输出LTC设置值310生成时，要执行下一个处理以使两种类型的时间代码的输出期一致。
在第一延迟模式(模式1)中，不产生延迟。在该第一延迟模式中，24帧/秒LTC输出信号314被没有延迟地输出。
在第二延迟模式(模式2)中，产生对应于一帧的延迟。在该第二延迟模式中，以对应于一帧的延迟输出24帧/秒LTC输出信号314。
在第三延迟模式(模式3)中，产生对应于两帧的延迟。在该第三延迟模式中，以对应于两帧的延迟输出24帧/秒LTC输出信号314。
在第四延迟模式(模式4)中，产生对应于三帧的延迟。在该第四延迟模式中，以对应于三帧的延迟输出24帧/秒LTC输出信号314。
在第五延迟模式(模式5)中，产生对应于四帧的延迟。在该第五延迟模式中，以对应于四帧的延迟输出24帧/秒LTC输出信号314。
为了对应于上述延迟模式将30帧/秒类型的时间代码转换到24帧/秒类型的时间代码，根据本实施例的时间代码计算设备的模式识别电路325和连续性转换电路326A要进行下面的处理。
模式识别电路325判定延迟模式，该延迟模式是基于其中结合有时间代码计算设备的记录和再现设备之操作模式与图象数据输出目的地的组合产生的。连续性转换电路326A施加对应于该判定之结果的连续性增值偏移，由此产生24帧/秒输出LTC设置值313。24帧/秒输出LTC设置值313是连续的数据。24帧/秒输出LTC设置值313与30帧/秒输出LTC设置值310同步，没有延迟。
下面，给出由中间数据产生电路324执行的处理的细节的说明。首先，30帧/秒输出LTC设置值310，30帧/秒帧脉冲301和24帧/秒帧脉冲307被输入到中间数据产生电路324。设置值310，脉冲301和脉冲307是从在其中结合了时间代码计算设备的记录和再现设备输入的。
提供与30帧/秒帧脉冲301相同步(更具体地说与同步点相同步)的24帧/秒帧脉冲307。中间数据产生电路324基于被输入的设置值310和脉冲301产生中间数据313’。
中间数据313’是以下述方式在中间数据产生电路324中产生的。在脉冲301的下降期中读出设置值310，在脉冲301的上升期中将如此读出的设置值310输出。结果，在中间数据产生电路324中产生用于转换的数据311。当用于转换的数据311将被产生时，+1的偏移被加上。加+1偏移的原因与第一实施例中说明的原因相同。中间数据产生电路324在帧脉冲307的下降期中读出如此产生的用于转换的数据311，由此产生中间数据313’。如此产生的中间数据313’被提供给连续性转换电路326A。
在用于24帧/秒转换的数据311中，连续地基本增加一个值，以与30帧/秒输出LTC设置值310相同的方式进行每秒30次计数(00到29计数)。另一方面，在24帧/秒输出LTC设置值313中，连续地基本增加一个值，以进行每秒24次计数(00到23计数)。
因此，每秒六个计数的计数差出现在用于转换的数据311和24帧/秒输出LTC设置值313之间。由于这个原因，在帧脉冲307的下降期中读出用于转换的数据311所产生的中间数据313’是通过在1/6秒的时间段中强制地将读出用于转换的数据311的过程重复四次而简单地产生的。所述1/6秒的时间段是用于转换的数据311增加五个计数所用的时间。因此，中间数据313’的输出期是与24帧/秒的周期相同步的，并且，对中间数据313’的输出计数值，只是非连续地提取0到29的值。
另一方面，输出目的地信息和操作模式信息被输入到模式识别电路325。这些信息是从记录和再现设备中提供的。模式识别电路325基于这些信息判定延迟模式，并且将如此判定的延迟模式信息提供给连续性转换电路326A。在这里，延迟模式意指上述的第一到第五延迟模式(模式1到5)。
除了中间数据313’和延迟模式信息之外，24帧/秒脉冲307被提供给连续性转换电路326A。
产生与30帧/秒帧脉冲301相同步的24帧/秒帧脉冲307。
连续性转换电路326A执行在中间数据313’上减去一个计数的处理(以后称为减法偏移处理(Subtraction offset processing))。这个处理在每次更新中间数据313’时被重复地执行(以在某些情况下具有相同的值)。执行这个处理以将为非连续数据的中间数据313’改进为设置值313。
减法偏移处理是通过从中间数据313’减去预设置的30帧/秒输出偏移值312而被执行的。
下面进一步详细说明减法偏移处理。如上述，在任何情况下，在中间数据313’中都有相邻计数区域313’(α)和313’(α+1)非连续的部分。这是由在帧脉冲307下降期中简单地读出用于转换的数据311以生成中间数据313’而引起的。
为了将具有这种特征的中间数据313’改进为是连续数据的24帧/秒输出LTC设置值313，执行包括要在下面说明的第一和第二减法偏移处理的连续性增值偏移处理。第一和第二减法偏移处理按一秒的间隔被复位，如此重复。
在中间数据313’的非连续的相邻计数区域(其以后将称为非连续计数区域)313’(αr)和313’(αr+1)中，第一减法偏移处理对于基于时间在第一阶段一侧(过去一侧)的计数区域313’(αr)不进行减法处理，而仅仅对在第二阶段一侧(未来一侧)的计数区域313’(αr+1)中的计数值进行-1的减法处理。
在第二减法偏移处理中，对所有计数区域313’(αr+(2到x))[x增一，直到每隔一秒的复位]连续地执行相同的减法偏移处理(-1减法处理)，所述所有计数区域313’(αr+(2到x))在位于执行第一减法偏移处理的基于时间的第二阶段一侧的计数区域313’(αr+1)的基于时间的向后一侧。
按用于转换的数据311被读出四次的1/6秒的间隔，第一减法偏移处理被重复地执行。由于这个原因，第一减法偏移处理在每秒中被执行六次。因此，在第二减法偏移处理中，由每个第一减法偏移处理执行的-1减法处理被连续地经过积分处理。这种第一和第二减法偏移处理在每秒都要如上述被复位。
如果执行了包括第一和第二减法偏移处理的连续性增值偏移处理，则可以将中间数据313’改进为24帧/秒输出LTC设置值313。
当要执行上面的连续性增值偏移处理时，在下面和第二处理中将会产生问题。在第一处理中，在中间数据213’中选择地提取相邻非连续计数区域313’(αr)和313’(αr+1)。
在第二处理中，在相邻非连续计数区域313’(αr)和313’(αr+1)中识别基于时间位于第一阶段一侧的计数区域313’(αr)和位于第二阶段一侧的计数区域313’(αr+1)。
如果假设30帧/秒输出LTC设置值310和24帧/秒输出LTC设置值313之间的相关性，可以预测其中产生非连续计数区域313’(αr)和313’(αr+1)的部分。以图29中表示的时序区域T1为例，取(02)和(04)值的的计数区域313’(02)和313’(04)是非连续的。
这能够通过检查用于转换的数据311的时序图和中间数据313’的时序图之间的相关性进行预测。另外，在其中产生非连续计数区域的部分中，当24帧/秒帧脉冲307将被转换到30帧/秒帧脉冲301时，不会引起在重叠计数区域中引起的那种波动。
因此，通过使用图30中表示的连续性增值偏移表B4，连续性转换电路326A执行第一和第二减法偏移处理。在连续性增值偏移表B4中，设置了随第一到第五延迟模式(模式1到5)变化的偏移数据B41到B45。
具体地说，连续性转换电路326A以下面的方式执行上述第一和第二偏移处理。连续性转换电路326A从中间数据产生电路324中读出中间数据313’，从模式识别电路325读出延迟模式信息。然后，连续性转换电路326A将所读出的延迟模式与连续性增值偏移表B4比较，由此确定要被施加到中间数据313’的偏移量。连续性转换电路326A基于如此确定的偏移量在中间数据313’上执行该减法偏移处理，由此产生24帧/秒输出LTC设置值313。
连续性转换电路326A将所产生的设置值313输出到第二LTC信号输出电路328。第二LTC信号输出电路328在24帧/秒帧脉冲307的上升期中读出该输入设置值313，由此产生和输出24帧/秒LTC输出信号314。图31到33表示在如此产生的24帧/秒LTC输出信号314和每个信号之间的转换相关性图表。
第五实施例图34是表示根据本发明第五实施例的时间代码计算设备的结构的方框图。该时间代码计算设备基本上具有与根据第四实施例设备的相同结构。但是，该时间代码计算设备有下面的特征不需要模式识别电路325，因为不使用延迟模式信息。
不使用延迟模式信息，使得连续性转换电路326B的结构和操作是不同的。
因此，在本实施例中，将仅仅给出对连续性转换电路326B的结构和通过连续性转换电路326B执行的重叠计数值校正步骤的说明。由于其它结构和步骤是与第四实施例中的相同，其说明省略。
根据第四实施例的连续性转换电路326B的连续性增值偏移表B4具有复杂的数据结构，其中，第一到第四每一个延迟模式都设置偏移数据B41到B45。
另一方面，根据本实施例的连续性转换电路326B具有下面的连续性增值偏移表B5。连续性增值偏移表B5是由一个偏移数据B51构成的，与图35中表示的延迟模式无关。另外，偏移数据B51是由单个偏移值组B51(M)构成的。
连续性转换电路326B基于如此构成的连续性增值偏移表B5对中间数据313’执行连续性增值偏移处理(减法偏移处理)。由于这个原因，省略了用于识别延迟模式的模式识别电路。
下面，参照图36到40的转换处理图表，说明由本实施例时间代码计算设备所执行的处理。
当30帧/秒类型的时间代码被转换到24帧/秒类型的时间代码时，正如在第四实施例中说明的，需要进行包括第一减法偏移处理和第二减法偏移处理的连续性增值偏移处理。
在非连续计数区域313’(αr)和313’(αr+1)中，在第一减法偏移处理中对基于时间在第一阶段一侧(过去一侧)的计数区域313’(αr+1)不进行减法处理，而对在第二阶段一侧(未来一侧)的计数区域313’(αr+1)进行从其计数值减去-1的减法处理。
在第二减法偏移处理中，在执行了第一减法偏移处理之后，对位于经过了第一减法偏移处理计数区域313’(αr+1)的基于时间的更后一侧的所有计数区域313’(αr+(2到x))连续地执行相同的减法偏移处理(-1减法处理)。
为了执行第一减法偏移处理，要求进行下面的两个处理。在第一处理中，在选择性地提取中间数据313’中相邻的非连续计数区域313’(αr)和313’(αr+1)被。在第二处理中，将相邻非连续计数区域313’(αr)和313’(αr+1)中的基于时间位于第一阶段一侧的计数区域313’(αr)和位于第二阶段一侧的计数区域313’(αr+1)相互区分开。
由于这个原因，在第四实施例中，要求有用于识别第一到第五延迟模式的模式识别电路325和具有偏移数据B41到B415的连续性增值偏移表B4。
在本实施例中，这种结构被尽最大可能省略，从而实现时间代码的转换。相应地，结构能够被简单化。因此，根据本实施例的时间代码计算设备以下面的方式被构成。
连续性转换电路326B不执行第一减法偏移处理而仅仅执行第二减法偏移处理。由于这个原因，仅仅用于执行第二减法偏移处理的连续性增值偏移表B5被存储在连续性转换电路326B中。
在第四实施例中，第一减法偏移处理和第二减法偏移处理是同时被执行的。由于这个原因，具有偏移数据B41到B45的连续性增值偏移表B4被存储在连续性转换电路326A中。
另一方面，在本实施例中，第二减法偏移处理被执行。由于这个原因，包括具有一种模式的偏移数据B51和具有一种模式的偏移值组B51(M)的连续性增值偏移表B5被存储在连续性转换电路326B中，如图35中表示。结果，表数据量减少了，实现了操作处理速度的增加。
下面，参考图36到40说明连续性转换电路326B使用连续性增值偏移表B5进行的重叠计数值校正步骤(连续性转换步骤)。图36到40是表示连续性转换步骤的转换处理的图表。
在中间数据313’中，对于上述第一到第五延迟模式，呈现相互不同的五种基本输出模式1到5。另一方面，图36到40表示了用于具有基本输出模式1到5的中间数据313’的相应转换处理。
连续性转换电路326B从中间数据313’的每个计数值减去偏移数据B51(更具体地说为偏移值组B51(M))，由此产生初始转换值315。减法处理的执行与中间数据313’的输出模式无关。
偏移数据B51被用来执行第二减法偏移处理，不对应于将连续性加到中间数据313’的处理。由于这个原因，如此产生的初始转换值315的数据结构在中间数据313’中产生了非连续性。因此，连续性转换电路326B对所产生的初始转换值315执行下面的连续性转换步骤(重叠计数值校正步骤)。
对于连续性转换步骤，首先，执行与第二实施例相同的基准设置处理。在下面的说明中要使用的选择对象计数值，选择对象第一阶段计数值，转换定义值，转换对象计数值和转换对象第一阶段计数值的概念与第二实施例中说明的相同。
满足下面条件1和2任何一个的选择对象计数值被定义为基准计数值条件1选择对象计数值是(23)。
条件2选择对象计数值是(0)且选择对象第一阶段计数值的转换定义值不是(0)。
在基准计数值被设置之后，以如此设置的基准计数值为基础，执行如在第二实施例中说明的相同的连续性转换处理。更具体地说，转换对象计数值以这种方式被转换，使得转换对象计数值基于时间向后连续(即在计数增加的方向)。以在转换对象第一阶段一侧的计数值的转换定义值为基础执行转换处理。
通过执行这种连续性转换处理获得的转换定义值相互连续，变成24帧/秒输出LTC设置值313。
连续性转换电路326B将所产生的设置值313输出到第二LTC信号输出电路328。第二LTC信号输出电路328在24帧/秒帧脉冲307上升期中读出输入设置值313，由此产生和输出24帧/秒LTC输出信号314。
第六实施例下面，将给出第六实施例的说明，其中本发明是在用来将24帧/秒类型(非舍弃模式)的图象数据转换成30帧/秒类型(非舍弃模式)的图象数据的时间代码计算设备中实现的。时间代码计算设备以这种状态转换时间代码，即同步点没有被固定地设置在正点(每秒的00帧点)，而是被设置在每点(每秒)的可选择帧位置。
首先，参考图41的功能方框图，说明根据本实施例的时间代码计算设备的示意结构。本实施例的基本结构具有与第一到第三实施例之每一个相同的结构，相同或者类似的部分具有相同的附图标记，并且其说明被省略。根据本实施例的连续性转换电路可以具有相同的结构，即使使用根据第一到第三实施例之任何一个的连续性转换电路226A，226B和226C也如此。由于这个原因，它们在下面的说明和附图(图41等)中将被一般地称为连续性转换电路226。在图41中，没有表示出模式识别电路225和半帧延迟二分帧脉冲208。在连续性转换电路226是由第一到第三实施例的连续性转换电路226A，226B和226C构成的情况下，显然需要模式识别电路225和半帧延迟二分帧脉冲208。
根据本实施例的时间代码计算设备是以根据同步调节器的例子的同步点基准转换电路231为特征的。同步点基准转换电路231将从连续性转换电路226以同步点被固定到正点的状态输出的30帧/秒输出LTC设置值213转换到对应于可选择同步点(可选择帧位置)的同步调节设置值216。可选择同步点是通过输入到同步点基准转换电路231的同步点时间信息233设置的。
下面，将给出由同步点基准转换电路231执行的同步调节步骤的说明。
在本实施例中，将同步点设置到可选择帧位置的设置按下面定义。将中间数据213’的计数区域(帧位置)与30帧/秒输出LTC设置值213的计数区域(帧位置)比较，将一个偏移值以这种方式施加于设置值213，使要相互同步的计数值(帧位置)的输出期明显地相互一致。这被定义为将同步点设置到可选择帧位置的设置。以后该偏移将称为同步调节偏移。
参考图42到50将更详细地说明同步调节偏移处理。如上述，延迟模式等，在中间数据213’中非连续地存在包括模式1(a)、模式1(b)、模式2(a)、…、模式4(b)的总共8种模式(见图10到17等)基于。通过在这些非连续模式上执行相同的同步调节偏移处理，将同步点设置到可选择帧位置(计数值)是可能的。
由于这个原因，下面以作为非连续模式之一的模式1(a)的非连续模式(见图10)为例说明同步调节偏移处理。在除了模式1(a)之外的非连续模式中，类似地执行同步调节偏移处理。
如图42A到42G中表示，中间数据213’和30帧/秒输出LTC设置值213的同步模式有8种模式。图42A的模式是00和01帧同步。图42B的模式是02到05帧同步。图42C的模式是06到09帧同步。图42D的模式是10到13帧同步。图42E的模式是14到17帧同步。图42F的模式是18到21帧同步。图42G的模式是22和23帧同步。
在这些同步模式中，设置值213相对于中间数据213’基于时间向前侧(过去一侧)移动。移动量在图42A的模式中是0，在图42B的模式中是-1，在图42C的模式中是-2，在图42D的模式中是-3，在图42E的模式中是-4，在图42F的模式中是-5，在图42G的模式中是-6。
结果，如果设置值213的移动量是基于同步点的帧位置信息设置的，在可选择同步点(帧位置)，同步调节设置值216能够与中间数据213’在几乎一个帧单元中相同步。
在图43所示的同步调节偏移表C1中，移动量被设置为同步调节偏移。当同步点时间信息233被输入时，同步点基准转换电路231基于信息233的帧位置信息执行下面的同步调节偏移处理。
在帧位置信息是00和01的情况下，设置偏移量(+0)，以执行图44的同步调节偏移处理。在这种情况下，同步调节偏移处理因为偏移量(+0)而基本上不被执行。在帧位置信息是02到05的情况下，设置偏移量(-1)以执行图45中表示的同步调节偏移处理。在帧位置信息是06到09的情况下，设置偏移量(-2)以执行图46中表示的同步调节偏移处理。在帧位置信息是10到13的情况下，设置偏移量(-3)以执行图47中表示的同步调节偏移处理。在帧位置信息是14到17的情况下，设置偏移量(-4)以执行图48中表示的同步调节偏移处理。在帧位置信息是18到21的情况下，设置偏移量(-5)以执行图49中表示的同步调节偏移处理。在帧位置信息是22和23的情况下，设置偏移量(-6)以执行图50中表示的同步调节偏移处理。
同步点基准转换电路231执行同步点基准转换处理，由此产生同步调节设置值216，并将如此产生的设置值216输出到第二LTC信号输出电路228。第二LTC信号输出电路228输出输入设置值216作为30帧/秒LTC输出信号214。
第七实施例在本实施例中，本发明是在用来将30帧/秒类型(非舍弃模式)的图象数据转换成24帧/秒类型(非舍弃模式)的图象数据的时间代码计算设备中实现的。时间代码计算设备以这种状态转换时间代码，即同步点没有被固定地设置为正点(每秒的00帧点)，而是被设置为每点(每秒)的可选择帧位置。
首先，参考图51的功能方框图，说明根据本实施例时间代码计算设备的示意结构。根据本实施例的时间代码计算设备具有与第四和第五实施例之每一个相同的结构，相同或者类似的部分具有相同的附图标记，其说明被省略。根据本实施例的连续性转换电路能够具有相同的结构，即使使用根据第四和第五实施例之任何一个的连续性转换电路326A和326B也如此。由于这个原因，它们在下面的说明和附图(图51等)中将被一般地称为连续性转换电路326。在图51中，没有表示出模式识别电路325。在连续性转换电路326是由第四实施例的连续性转换电路326A构成的情况下，需要模式识别电路325。
根据本实施例的时间代码计算设备是以根据同步调节器的一个例子的同步点基准转换电路331为特征的。同步点基准转换电路331将24帧/秒输出LTC设置值313转换到对应于可选择同步点(可选择帧位置)的24帧/秒同步调节设置值316。
24帧/秒输出LTC设置值313是在同步点被固定到正点的状态下在连续性转换电路326中产生的。
同步点是基于同步点时间信息333由同步点基准转换电路331设置的。
下面，将给出由同步点基准转换电路331执行的同步调节步骤的说明。
在本实施例中，将同步点设置到可选择帧位置的设置定义如下。将中间数据313’的计数值(帧位置)与24帧/秒输出LTC设置值313的计数值(帧位置)进行比较，并向设置值313以这种方式施加偏移(同步调节偏移)，使要相互同步的计数值(帧位置)的输出期明显地相互一致。这被定义为将同步点设置到可选择帧位置的设置。
下面参考图52到58更详细地说明由同步点基准转换电路331执行的同步调节步骤。如上述，基于延迟模式等，中间数据313’中存在5种模式的不连续(见图36到40等)。在本实施例中，对于这些非连续模式，可将同步点设置到可选择帧位置(计数值)。另外，同步点能够通过执行相同的同步调节偏移处理来设置。由于这个原因，下面以作为非连续模式之一的模式1(见图36)为例说明同步调节步骤。在除了模式1之外的非连续模式中，类似地执行相同的同步调节步骤。
如图52A到52E所示，中间数据313’和24帧/秒输出LTC设置值313之间的同步模式有5种。图52A的模式是00到02帧同步。图52B的模式是04到07帧同步。图52C的模式是09到12帧同步。图42D的模式是14到17帧同步。图52E的模式是19到22帧同步。
在这些同步模式中，设置值313相对于中间数据313’基于时间后侧(未来一侧)移动。移动量在图52A的模式中是0，在图52B的模式中是+1，在图52C的模式中是+2，在图52D的模式中是+3，和在图52E的模式中是+4。
由于这个原因，如果设置值313的移动量是基于同步点的帧位置信息设置的，在可选择同步点(帧位置)，24帧/秒同步调节设置值316能够在几乎一个帧单元中与中间数据313’相同步。
在图53所示的同步调节偏移表C2中，移动量被设置为同步调节偏移。当同步点时间信息333被输入时，同步点基准转换电路331基于信息333的帧位置信息执行下一个同步调节步骤。
在帧位置信息是00到03的情况下，设置偏移量(+0)，以执行图54的同步调节步骤。在这种情况下，同步调节步骤因为偏移量(+0)而基本上不被执行。在帧位置信息是04到08的情况下，设置偏移量(+1)以执行图55所示的同步调节步骤。在帧位置信息是09到13的情况下，设置偏移量(+2)以执行图56中表示的同步调节步骤。在帧位置信息是14到18的情况下，设置偏移量(+3)以执行图57中表示的同步调节步骤。在帧位置信息是19到23的情况下，设置偏移量(+4)以执行图58中表示的同步调节步骤。
同步点基准转换电路331执行同步调节步骤，由此产生24帧/秒同步调节设置值316，并将如此产生的设置值316输出到第二LTC信号输出电路328。第二LTC信号输出电路328输出输入设置值316作为24帧/秒LTC输出信号314。
第八实施例本发明第八实施例将参考图59到61说明。第八实施例提供用来将24帧/秒类型(非舍弃模式)的时间代码转换成30帧/秒类型(舍弃模式)的时间代码的时间代码计算设备。
根据本实施例的时间代码计算设备具有与第六实施例相同的结构，相同或者类似的部分具有相同的附图标记，并且其说明被省略。
根据本实施例的时间代码计算设备是以根据舍弃模式转换器的一个例子的舍弃模式转换电路234为特征的。舍弃模式转换电路234设置在同步点基准转换电路231和第二LTC信号输出电路228之间。舍弃模式转换电路234将作为非舍弃模式之数据的同步调节设置值216转换成作为舍弃模式之数据的舍弃同步调节设置值221。
下面，参考图60和61说明舍弃模式转换电路234的结构和通过舍弃模式转换电路234执行的舍弃模式转换步骤。舍弃模式转换电路234包括根据第一总计数区域数目计算器的一个例子的第一总计数区域数目计算电路235，根据第二总计数区域数目装置的一个例子的第二总计数区域数目计算电路236，根据差值计算器的一个例子的TC差值计算电路237，根据计算器的一个例子的计算电路238，和切换电路239。
当同步调节设置值216被输入时，第一总计数区域数目计算电路235转换由设置值216定义的时间代码信息的总计数区域数目信息(30帧/秒格式中的总帧数信息)，由此产生第一总计数区域数目信息217。
当同步点时间信息233被输入时，第二总计数区域数目计算电路236将由信息233定义的时间代码信息转换成24帧/秒格式的总计数区域数目信息(对应于总帧数信息)，由此产生第二总计数区域数目信息218。
TC差值计算电路237计算在第一总计数区域数目信息217和第二总计数区域数目信息218之间的差。而且，TC差值计算电路237将如此计算的计数区域数目差(对应于帧数差信息)转换成时间信息，由此产生时间差信息219。而且，TC差值计算电路237产生加和减信息220，表示所述差基于时间相对于同步点是在向前一侧(过去一侧)还是在向后一侧(未来一侧)。
通过使用公知的时间代码计算装置，基于时间差信息219、加和减信息220以及同步点时间信息233，计算电路238简单地执行操作，由此将同步调节设置值216转换成作为舍弃模式数据的舍弃同步调节设置值221。舍弃同步调节设置值221的基于时间的位置以这种方式被调节，即在由同步点时间信息233定义的点上，用同步调节设置值216同步。
切换电路239选择同步调节设置值216和舍弃同步调节设置值221，并且基于输出LTCDF信息222将它们输出到第二LTC信号输出电路228。
输出LTCDF信息222表示从第二LTC信号输出电路228输出的30帧/秒LTC输出信号214的输出结构是舍弃模式还是非舍弃模式。
由舍弃模式转换电路234执行的舍弃模式转换步骤将参考图61的信号输出结构图进行说明。图61的图表示出了这样的结构，其中，在30帧/秒格式的同步点被设置为[10(小时)09(分钟)00(秒)02(帧)]的情况下，作为非舍弃模式时间代码的t4[11(小时)09(分钟)00(秒)02(帧)]或者t3[10(小时)08(分钟)59(秒)02(帧)]被转换成舍弃模式时间。
换言之，在舍弃模式转换步骤，将非舍弃时间与舍弃时间进行比较以相对于非舍弃时间以这种方式来调节舍弃时间，即在同步点这两个时间是相互完全同步的。
首先，在第一总计数区域数目计算电路235中，计算作为非舍弃信息的同步调节设置值216(t4或t3)的总计数区域数目(总帧数目)。在t4[11(小时)09(分钟)00(秒)02(帧)]的情况下，计算出计数区域数目为1204202。另外，在t3[10(小时)08(分钟)59(秒)02(帧)]的情况下，计算出计数区域数目为1096172。
另一方面，在第二总计数区域数目计算电路236中，计算作为非舍弃信息的同步点时间信息233的总计数区域数目(总帧数)。在同步点[10(小时)09(分钟)00(秒)02(帧)]的情况下，计算出计数区域数目(帧数)为1096202。
TC差值计算电路237计算同步调节设置值216和同步点时间信息233之间的计数区域数目差(帧数差)。计数区域数目的差是基于第一总计数区域数目信息217和第二总计数区域数目信息218计算出来的。
例如，在同步调节设置值216是t4的情况下，计算出1204202-1096202＝108000。另一方面，在同步调节设置值216是t3的情况下，计算出1096202-1096172＝30。
TC差值计算电路237计算计数区域数目的差，然后产生时间差信息219。时间差信息219是通过将计数区域数目的差转换成非舍弃模式的30帧/秒格式的时间信息计算的。
在t4的情况下(帧差108000)，时间差信息219是01(小时)00(分钟)00(秒)00(帧)。在t3的情况下(帧差30)，时间差信息219是00(小时)00(分钟)1(秒)00(帧)。
基于如此计算的时间差信息219是+还是-时间信息，TC差值计算电路237产生加和减信息220。在所计算的时间信息是+的情况下(更具体地说，在设置的同步调节设置值216>同步点时间信息233的情况下)，产生加和减信息(加)220。在所计算时间信息是-的情况下(更具体地说，在设置的同步调节设置值216＜同步点时间信息233情况下)，产生加和减信息(减)220。
加和减信息(加)220意指同步调节设置值216相对于同步点基于时间在向后一侧(未来一侧)。相反地，加和减信息(减)220意指同步调节设置值216相对于同步点基于时间在向前一侧(过去一侧)。
通过TC差值计算电路237产生时间差信息219和加和减信息220的方法在上面已经示意地说明了。下面将更详细地说明产生时间差信息219和加和减信息220的方法。
在TC差值计算电路237中，基于第一总计数区域数目信息217(同步调节设置值216)和第二总计数区域数目信息218(同步点时间信息233)之间的相对位置关系，时间差信息219以下面的方式产生。
第一总计数区域数目信息217＞第二总计数区域数目信息218且差小于12小时的情况在这种情况下，计算出计数区域数目的差[第一总计数区域数目信息217-第二总计数区域数目信息218]，然后该计数区域数目差被转换成非舍弃模式的30帧/秒格式的时间代码信息。结果，产生了时间差信息219。而且，产生了加和减信息(加)220。
第一总计数区域数目信息217＞第二总计数区域数目信息218且差大于或等于12小时的情况在这种情况下，计算出计数区域数目的差[(第二总计数区域数目信息218+对应于24小时的计数区域数目)-第一总计数区域数目信息217]，然后该计数区域数目差被转换成非舍弃模式的30帧/秒格式的时间代码信息。结果，产生时间差信息219。而且，产生加和减信息(减)220。在该例子的情况下，对应于24小时的计数区域数目(帧数目)表示在非舍弃模式30帧/秒格式中对应于24小时的计数区域数目(帧数目)，更具体地说，得到的计数区域数目(帧数目)为2592000。
第一总计数区域数目信息217＜第二总计数区域数目信息218且差小于12小时的情况在这种情况下，计算出计数区域数目的差[第二总计数区域数目信息218-第一总计数区域数目信息217]，然后该计数区域数目的差被转换成非舍弃模式的30帧/秒格式的时间代码信息。结果，产生时间差信息219。而且，产生加和减信息(减)220。
第一总计数区域数目信息217＜第二总计数区域数目信息218且差大于或等于12小时的情况在这种情况下，计算出计数区域数目的差[(第一总计数区域数目信息217+对应于24小时的计数区域数目)-第二总计数区域数目信息218]，然后该计数区域数目的差被转换成非舍弃模式的30帧/秒格式的时间代码信息。结果，产生时间差信息219。而且，产生加和减信息(加)220。
第一总计数区域数目信息217＝第二总计数区域数目信息218的情况在这种情况下，产生差为(000000)的时间差信息219和加和减信息(加)220。
由于下面的原因进行上述处理。同步调节设置值216和同步点时间信息233之间基于时间的相对位置关系是同一天中的相对位置关系或者插入了国际日期变更线[24(小时)00(分钟)00(秒)00(帧)]的相对位置关系。时间代码是按24小时的周期被重复的代码数据，不能够记录日期的更新。由于这个原因，在同一天中的相对位置关系的情况下，没有特殊问题。在设置值216和时间信息233位于国际日期变更线[24(小时)00(分钟)00(秒)00(帧)]两侧的位置关系情况下，它们基于时间的相对位置关系就被颠倒了。但是，不能够精确地产生时间差信息219。
另一方面，主要包括当前使用的磁记录带的记录媒体不具有12小时或更多的记录容量。鉴于此，在本实施例中，在12小时或更多的时间差出现在同步调节设置值216和同步点时间信息233之间的情况下，判定设置了这样的相对位置关系二者位于国际日期变更线[24(小时)00(分钟)00(秒)00(帧)]两侧。基于该判定，对应于24小时的计数区域数目(帧数目)被加到第一总计数区域数目信息217或者第二总计数区域数目信息218上，而且，如此获得的增加值要经过计数区域数目的差值计算和转换到时间代码信息的处理。结果。在设置值216和时间信息233之间基于时间的相对位置关系被校正，使得能够精确地产生时间差信息219。
基于如此计算的时间差信息219和加和减信息220，计算电路238产生舍弃同步调节设置值221。更具体地说，在时间相对于由同步点时间信息233定义的同步点通过非舍弃30帧/秒格式中定义的时间差信息219而前进(向未来一侧移动)或者退后(向过去一侧移动)的情况下，通过计算获得时间代码的值。
例如，在时间t4满足下面条件的情况下●同步调节设置值216是[11(小时)09(分钟)00(秒)02(帧)]，●时间差信息219是
，且●加和减信息(加)220，则舍弃同步调节设置值221被设置为[11(小时)09(分钟)03(秒)20(帧)]。
类似地，在时间t3满足下面条件的情况下●同步调节设置值216是[10(小时)08(分钟)59(秒)02(帧)]，●时间差信息219是
，和●加和减信息(减)220，则舍弃同步调节设置值221被设置为[10(小时)08(分钟)59(秒)00(帧)]。
由于计算电路238中的计算方法是公知的，详细说明省略。
切换电路239基于输出LTCDF信息222切换输入舍弃同步调节设置值221和同步调节设置值216，并且将输出LTCDF信息222输出到第二LTC信号输出电路228。更具体地说，在输出LTCDF信息222被设置在舍弃模式的情况下，舍弃同步调节设置值221被选择和输出到第二LTC信号输出电路228。相反，在输出LTCDF信息222被设置在非舍弃模式的情况下，同步调节设置值216被选择和输出到第二LTC信号输出电路228。
第九实施例本发明第九实施例将参考图62和63说明。第九实施例提供用来将30帧/秒类型(舍弃模式)的时间代码转换成24帧/秒类型的时间代码之时间代码计算设备。
本实施例的基本结构与第七实施例的相同，相同或者类似的部分具有相同的附图标记，并且其说明被省略。
根据本实施例的时间代码计算设备是以根据非舍弃模式转换器的一个例子的非舍弃模式转换电路334为特征的。非舍弃模式转换电路334被设置在中间数据产生电路324的输入侧。在作为舍弃模式数据的的30帧/秒输出LTC设置值310’被输入的情况下，非舍弃模式转换电路334将30帧/秒输出LTC设置值310’转换成作为非舍弃模式数据的30帧/秒同步调节值317并将30帧/秒同步调节值317输出到中间数据产生电路324。相反，在作为非舍弃模式数据的30帧/秒输出LTC设置值310被输入的情况下，非舍弃模式转换电路334不转换设置值310而将设置值310原样输出到中间数据产生电路324。
非舍弃模式转换电路334的结构和通过非舍弃模式转换电路334执行的非舍弃模式转换步骤基本上与根据第八实施例的舍弃模式转换电路234相同。更具体地说，非舍弃模式转换电路334包括根据第一总计数区域数目计算器的一个例子的第一总计数区域数目计算电路335，根据第二总计数区域数目计算器的一个例子的第二总计数区域数目计算电路336，根据差分计算器的一个例子的TC差值计算电路337，根据计算器的一个例子的计算电路338，和切换电路339。
下面说明由非舍弃模式转换电路334执行的非舍弃模式转换步骤。
当30帧/秒输出LTC设置值310’被输入时，第一总计数区域数目计算电路335转换由设置值310’定义的时间代码信息的总计数区域数目信息(舍弃模式的30帧/秒格式)，由此产生第一总计数区域数目信息317。
当同步点时间信息333被输入时，第二总计数区域数目计算电路336将由信息333定义的时间代码信息转换成舍弃模式30帧/秒格式的总计数区域数目信息(对应于总帧数信息)，由此产生第二总计数区域数目信息318。
TC差值计算电路337计算第一总计数区域数目信息317和第二总计数区域数目信息318之间的差(帧数目)。而且，TC差值计算电路337将如此计算的差(帧数目)转换成时间信息，由此产生时间差信息319。而且，TC差值计算电路337产生加和减信息320，表示该差基于时间相对于同步点是在向前一侧(过去一侧)还是在向后一侧(未来一侧)。
基于时间差信息319(非舍弃时间信息)、加和减信息320以及同步点时间信息333，计算电路338将舍弃模式的30帧/秒输出LTC设置值310’转换成作为非舍弃模式数据的30帧/秒同步调节设置值321。30帧/秒同步调节设置值221的基于时间的位置以这种方式被调节，即在由同步点时间信息333定义的点上，用24帧/秒同步调节设置值316同步。
切换电路339基于30帧/秒输出LTCDF信息336切换输入的30帧/秒同步调节设置值321和非舍弃模式的30帧/秒输出LTC设置值310，并且将它们输出到中间数据产生电路324。更具体地说，在30帧/秒输出LTCDF信息336被设置在舍弃模式的情况下，30帧/秒同步调节设置值321被选择和输出到中间数据产生电路324。相反，在30帧/秒输出LTCDF信息336被没置在非舍弃模式的情况下，非舍弃模式的30帧/秒输出LTC设置值310被选择和输出到中间数据产生电路324。
基于输入的30帧/秒同步调节设置值321或者30帧/秒输出LTC设置值310，中间数据产生电路324产生用于24帧/秒转换的数据311。由于该方法在每个上述实施例中已经被详细地说明，其解释省略。
第十实施例本发明第十实施例将参考图64到66说明。第十实施例提供用来将24帧/秒类型的时间代码转换成25帧/秒类型的时间代码之时间代码计算设备。
根据本实施例的时间代码计算设备包括根据第一总计数区域数目计算器的一个例子的第一总计数区域数目计算电路435，根据第二总计数区域数目计算器的一个例子的第二总计数区域数目计算电路436，根据差分计算器的一个例子的TC差值计算电路437，和根据计算器的一个例子的计算电路438。
当24帧/秒时间信息401被输入时，第一总计数区域数目计算电路435转换由信息401定义的时间代码信息的总计数区域数目信息(24帧/秒格式)，由此产生第一总计数区域数目信息417。
当同步点时间信息433被输入时，第二总计数区域数目计算电路436将信息433考虑为24帧/秒格式并将由信息433定义的时间代码信息转换成24帧/秒格式的总计数区域数目信息(总帧数信息)，由此产生第二总计数区域数目信息418。
TC差值计算电路437计算第一总计数区域数目信息417和第二总计数区域数目信息418之间的差。而且，TC差值计算电路437将如此计算的计数区域数目差(帧数差)转换成25帧/秒格式的时间代码信息，由此产生时间差信息419。而且，TC差值计算电路437产生加和减信息420，表示所述差基于时间相对于同步点是在向前一侧还是在向后一侧。
基于时间差信息419、加和减信息420以及同步点时间信息433，计算电路438将24帧/秒时间信息401转换成25帧/秒时间信息421。在这种转换处理的执行中，计算电路438将同步点时间信息433考虑为25帧/秒格式，由此进行操作。
而且，25帧/秒时间信息421的基于时间的位置以这种方式被调节，即在由同步点时间信息433定义的点上，用24帧/秒时间信息401同步。
下面参考图65的时序图和图66的信号输出结构图说明由本实施例的时间代码计算设备执行的时间代码计算方法。时间代码计算意指用于将24帧/秒格式的时间代码转换成25帧/秒格式的时间代码的计算。
根据本实施例的时间代码计算设备执行用来简单地读出24帧/秒格式的时间代码作为25帧/秒格式的时间代码的操作，由此进行计算时间代码的处理。
在这种情况下，两种格式具有1帧/秒的帧差。由于这个原因，在转换之后获得的25帧/秒格式的时间代码与没有被转换的24帧/秒格式的时间代码相比较的情况下，当时间代码的时间增加时，这两个时间代码之间的时间差增加。24帧/秒格式的时间代码和25帧/秒格式的时间代码之间的时间差对一秒中的每一帧都增加。
在图65表示的例子中，当在同步点被设置为[10(小时)10(分钟)00(秒)00(帧)]的状态下将24帧/秒格式的时间代码转换成25帧/秒格式的时间代码时，产生下面的时间差。
如果24帧/秒格式之时间代码的从同步点过去一秒的点即[10(小时)10(分钟)01(秒)00(帧)]被转换成25帧/秒格式的时间代码，则获得[10(小时)10(分钟)00(秒)24(帧)]。在转换之前和之后，产生对应于25帧/秒格式的一帧的时间差。
类似地，如果24帧/秒格式之时间代码的从同步点过去2秒的点即[10(小时)10(分钟)02(秒)00(帧)]被转换成25帧/秒格式的时间代码，则获得[10(小时)10(分钟)01(秒)23(帧)]。在转换之前和之后，产生对应于25帧/秒格式的2帧的时间差。
这种时间差能够通过下面的处理来计算。计算24帧/秒格式的每个点和同步点之间的计数区域数目差，而且，将该计数区域数目差转换成25帧/秒格式。这样就能够计算时间差。
从上述可知，优选的是，通过转换产生的25帧/秒格式的时间代码应当对应于时间差从同步点偏移，目的是使24帧/秒格式的时间代码与25帧/秒格式的时间代码在同步点相同步。
例如，在表示为[10(小时)10(分钟)02(秒)00(帧)]的24帧/秒格式的时间代码到25帧/秒格式的时间代码的转换中，优选的是，要被产生的25帧/秒格式的时间代码应当通过偏移设置为[10(小时)10(分钟)01(秒)23(帧)]，目的是在同步点[10(小时)10(分钟)00(秒)00(帧)]使这两个时间代码相互同步。
根据本实施例时间代码计算设备以下面的方式执行时间代码转换处理。时间代码计算设备计算24帧/秒时间信息401和同步点时间信息433之间的总帧数差，并且基于该计算结果执行时间代码转换处理。
下面更详细地说明由根据本实施例的时间代码计算设备执行的时间代码的计算方法。在下面的说明中，24帧/秒时间信息401和同步点时间信息433之间的总计数区域数目差将被称为同步点的计数区域数目差(简称为计数区域数目差)。
如图65所示，在同步点被设置为[10(小时)10(分钟)00(秒)00(帧)]的情况下，当24帧/秒时间信息401被设置为[10(小时)10(分钟)02(秒)00(帧)]时，计数区域数目差是+48。对应于差分计数区域数目(+48)的有关25帧/秒时间信息421的时间代码是[10(小时)10(分钟)01(秒)23(帧)]。
因此，在设置了同步点的24帧/秒时间信息401和25帧/秒时间信息421中，通过一个作为计数区域数目差(帧数差)的参数，帧一一对应。由此，计算了差分计数区域数目。结果，可以计算作为转换之后获得的时间代码的25帧/秒时间信息421。
考虑到这种时间代码计算理论，根据本实施例的时间代码计算方法执行下面的处理。首先，在TC差值计算电路437中，计算24帧/秒时间信息401和同步点时间信息433之间的总计数区域数目差(总帧数差)。结果，在TC差值计算电路437中，计算出计数区域数目差(帧数差)。而且，在TC差值计算电路437中，如此计算的计数区域数目差被转换成时间差信息419。在时间差信息419中，时间代码提前该计数区域数目差的点是由作为转换之后获得的格式的25帧/秒格式定义的。
在图65表示的例子中，时间差信息419如下。对应于24帧/秒格式的时间代码的点[10(小时)10(分钟)02(秒)00(帧)]的时间差信息419是
。
换言之，在24帧/秒格式的时间代码的点[10(小时)10(分钟)02(秒)00(帧)]，相对于25帧/秒格式中的同步点[10(小时)10(分钟)00(秒)00(帧)]，该时间代码提前00(小时)00(分钟)01(秒)23(帧)。
上面已经简要说明了通过TC差值计算电路437产生时间差信息419和加和减信息420的方法。下面更详细地说明产生时间差信息419和加和减信息420的方法。
在TC差值计算电路437中，基于第一总计数区域数目信息417(24帧/秒时间信息401)和第二总计数区域数目信息418(同步点时间信息433)之间的相对位置关系，时间差信息419以下面的方式产生。
第一总计数区域数目信息417＞第二总计数区域数目信息418且差小于12小时的情况在这种情况下，计算出计数区域数目的差[第一总计数区域数目信息417-第二总计数区域数目信息418]，然后该计数区域数目的差被转换成25帧/秒格式的时间代码信息。结果，产生时间差信息419。而且，产生加和减信息(加)420。
第一总计数区域数目信息417＞第二总计数区域数目信息418且差大于或等于12小时的情况在这种情况下，计算出计数区域数目的差[(第二总计数区域数目信息418+对应于24小时的计数区域数目)-第一总计数区域数目信息417]，然后该计数区域数目的差被转换成25帧/秒格式的时间信息。结果，产生时间差信息419。而且，产生加和减信息(减)420。在该例子情况下，对应于24小时的计数区域数目(帧数目)表示在24帧/秒格式中对应于24小时的计数区域数目(帧数目)，更具体地说，得到数量(帧)2073600。
第一总计数区域数目信息417＜第二总计数区域数目信息418且差小于12小时的情况在这种情况下，计算出计数区域数目的差[第二总计数区域数目信息418-第一总计数区域数目信息417]，然后该计数区域数目的差被转换成25帧/秒格式的时间信息。结果，产生时间差信息419。而且，产生加和减信息(减)420。
第一总计数区域数目信息417＜第二总计数区域数目信息418且差大于或等于12小时的情况在这种情况下，计算出计数区域数目的差[(第一总计数区域数目信息417+对应于24小时的计数区域数目)-第二总计数区域数目信息418]，然后该计数区域数目的差被转换成25帧/秒格式的时间信息。结果，产生时间差信息419。而且，产生加和减信息(加)420。
第一总计数区域数目信息417＝第二总计数区域数目信息418的情况在这种情况下，产生差为(000000)的时间差信息419和加和减信息(加)420。
由于下面的原因进行上述处理。24帧/秒时间信息401和同步点时间信息433之间基于时间的相对位置关系是同一天中的相对位置关系或者插入了国际日期变更线[24(小时)00(分钟)00(秒)00(帧)]的相对位置关系。另一方面，时间代码是按24小时的周期被重复的代码数据，不能够记录日期的更新。由于这个原因，在同一天中的相对位置关系的情况下，没有特殊问题。在24帧/秒时间信息401和同步点时间信息433位于国际日期变更线[24(小时)00(分钟)00(秒)00(帧)]两侧的位置关系情况下，它们基于时间的相对位置关系就被颠倒了。但是，不能够精确地产生时间差信息419。
另一方面，主要包括当前使用的磁记录带的记录媒体不具有12小时或更多的记录容量。鉴于此，在本实施例中，在12小时或更多的时间差出现在24帧/秒时间信息401和同步点时间信息433之间的情况下，判定设置了这样的相对位置关系二者位于国际日期变更线[24(小时)0000]两侧。基于该判定，对应于24小时的计数区域数目(帧数目)被加到第一总计数区域数目信息417或者第二总计数区域数目信息418上，而且，进行计数区域数目之差(帧数差)的计算和转换到时间代码信息的处理。结果。在24帧/秒时间信息401和同步点时间信息433之间基于时间的相对位置关系被校正，使得能够精确地产生时间差信息419。
其中输入如此产生的时间差信息419、加和减信息420及同步点时间信息433的计算电路438执行下面的操作。在时间相对于由同步点时间信息433定义的同步点通过25帧/秒格式中定义的时间差信息419而前进或者退后的情况下，计算电路438计算时间代码的值。结果，计算电路438产生25帧/秒时间信息421。
在时间差信息419是正的情况下(由24帧/秒时间信息401定义的点基于时间迟于同步点)，加和减信息420表明为(加)，以将这种状况告知计算电路438。在时间差信息419是负的情况下(由24帧/秒时间信息401定义的点基于时间早于同步点)，类似地，加和减信息420表明为(减)，以将这种状况告知计算电路438。
计算电路438中的具体计算方法不是本发明的特征，而可以以任何公知方法执行。由于这个原因，详细说明被省略。
下面参考图66更详细地说明根据本实施例的时间代码转换操作。以下述状态为例给出说明。将以下面的内容为例给出本实施例的时间代码转换操作的说明，即在假设从时间代码记录开始刚刚过去12小时的点[12(小时)00(分钟)00(秒)00(帧)]被设置为同步点时，表示点t1[11(小时)59(分钟)57(秒)22(帧)]的24帧/秒时间信息401或者表示点t2[13(小时)00(分钟)00(秒)00(帧)]的24帧/秒时间信息401是如何被转换成25帧/秒时间信息421的。
首先，在第一总计数区域数目计算电路435中，计算24帧/秒时间信息401中的总计数区域数目(第一总计数区域数目信息417)。这里，[13(小时)00(分钟)00(秒)00(帧)]＝1123200(在t2情况下)和[11(小时)59(分钟)57(秒)22(帧)]＝1036750(在t1情况下)被计算出来，作为第二总计数区域数目信息418。
另一方面，在第二总计数区域数目计算电路436中，计算同步点时间信息433中的总计数区域数目(第二总计数区域数目信息418)。这里，[12(小时)00(分钟)00(秒)00(帧)]＝1036800被计算出来，作为第一总计数区域数目信息417。
在TC差值计算电路437中，首先，计算第一总计数区域数目信息417和第二总计数区域数目信息418之间的计数区域数目差(帧数差)。这里，1123200-1036800＝86400(在t2的情况下)和1036800-1036750＝50(在t1的情况下)被计算出来，作为计数区域数目差(帧数差)。
而且，在TC差值计算电路437中，如此计算的计数区域数目差被转换为25帧/秒格式的时间差信息419。在t2的情况下，计算出
作为时间差信息419。在这种情况下，加和减信息420表示(加)。在t1的情况下，计算出
作为时间差信息419。在这种情况下，加和减信息420表示(减)。
在计算电路438中，25帧/秒时间信息421是基于被输入的时间差信息419和加和减信息420产生的。在t2的情况下，产生[12(小时)57(分钟)36(秒)00(帧)]作为25帧/秒时间信息421。在t1的情况下，生成[11(小时)59(分钟)58(秒)00(帧)]作为25帧/秒时间信息421。
第十一实施例本发明第十一实施例将参考图67，68和69说明。第十一实施例提供用来将25帧/秒类型的时间代码转换成24帧/秒类型的时间代码的时间代码计算设备。
根据本实施例的时间代码计算设备包括根据第一总计数区域数目计算器的一个例子的第一总计数区域数目计算电路535，根据第二总计数区域数目计算器的一个例子的第二总计数区域数目计算电路536，根据差分计算器例子的TC差值计算电路537，和根据计算器的一个例子的计算电路538。
当25帧/秒时间信息501被输入时，第一总计数区域数目计算电路535转换由信息501定义的时间代码信息的总计数区域数目信息(25帧/秒格式)，由此产生第一总计数区域数目信息517。
当同步点时间信息533被输入时，第二总计数区域数目计算电路536将信息533考虑为25帧/秒格式，并将所定义的时间代码信息转换成25帧/秒格式的总计数区域数目信息(总帧数信息)，由此产生第二总计数区域数目信息518。
TC差值计算电路537计算第一总计数区域数目信息517和第二总计数区域数目信息518之间的差。而且，TC差值计算电路537将如此计算的计数区域数目差转换成24帧/秒格式的时间代码信息，由此产生时间差信息519。而且，TC差值计算电路537产生加和减信息420，表示所述差基于时间相对于同步点是在向前一侧还是在向后一侧。
基于时间差信息519、加和减信息520以及被视为24帧/秒格式的同步点时间信息533，计算电路538将25帧/秒时间信息501转换成24帧/秒时间信息521。24帧/秒时间信息521的基于时间的位置以这种方式被调节，即在由同步点时间信息533定义的点上，用25帧/秒时间信息501同步。
下面参考图68的时序图和图66的信号输出结构图更详细说明由本实施例时间代码计算设备执行的时间代码计算方法。
将25帧/秒格式的时间代码转换成24帧/秒格式的时间代码的处理是通过简单地读出25帧/秒格式的时间代码作为24帧/秒格式的时间代码来执行的，如图68表示。
在这种情况下，两种格式具有1帧/秒的帧差。由于这个原因，在转换之后获得的24帧/秒格式的时间代码与没有被转换的25帧/秒格式的时间代码相比较的情况下，当时间代码的时间相对于同步点增加时，这两个时间代码之间的时间差增加。25帧/秒格式的时间代码和24帧/秒格式的时间代码之间的时间差对一秒中的每一帧都增加。
图68表示的例子表示在同步点被设置为[10(小时)10(分钟)00(秒)00(帧)]的状态下，当25帧/秒格式的时间代码被转换成24帧/秒格式的时间代码时产生现下面的时间差。
25帧/秒格式之时间代码的从同步点过去一秒的点，即[10(小时)10(分钟)01(秒)00(帧)]被转换成24帧/秒格式的时间代码，则获得[10(小时)10(分钟)01(秒)01(帧)]。在转换之前和之后，产生对应于24帧/秒格式的一帧的时间差。
类似地，25帧/秒格式之时间代码的从同步点过去2秒的点即[10(小时)10(分钟)02(秒)00(帧)]被转换成24帧/秒格式的时间代码，则获得[10(小时)10(分钟)02(秒)02(帧)]。在转换之前和之后，产生对应于24帧/秒格式之2帧的时间差。
这种时间差能够通过下面的处理来计算。计算25帧/秒格式的每个点和同步点之间的计数区域数目差，而且，将该计数区域数目差转换成24帧/秒格式。这样就能够计算时间差。
从上述可知，优选的是，通过转换产生的24帧/秒格式的时间代码应当对应于时间差从同步点偏移，目的是使25帧/秒格式的时间代码与24帧/秒格式的时间代码在同步点相同步。
例如，在表示为[10(小时)10(分钟)02(秒)00(帧)]的25帧/秒格式的时间代码到24帧/秒格式的时间代码的转换中，优选的是，要被产生的24帧/秒格式的时间代码应当用通过被设置为[10(小时)10(分钟)02(秒)02(帧)]，目的是在同步点[10(小时)10(分钟)00(秒)00(帧)]使这两个时间代码相互同步。
根据本实施例时间代码计算设备以下面的方式执行时间代码转换处理。时间代码计算设备计算25帧/秒时间信息501和同步点时间信息533之间的总帧数差，并且基于该计算结果执行时间代码转换处理。由于这种转换处理基本上是与第十实施例的转换处理相同，其更详细的说明被省略。
考虑到这种时间代码计算理论，在本实施例中执行下面的处理。首先，在TC差值计算电路537中，计算25帧/秒时间信息501和同步点时间信息533之间的总计数区域数目差(帧数差)，从而计算出一个计数区域数目差。而且，在TC差值计算电路537中，如此计算的计数区域数目差被转换成时间差信息519。在时间差信息519中，时间代码提前该计数区域数目差的点是由作为转换之后获得的格式的24帧/秒格式定义的。
在图68表示的例子中，时间差信息519如下。对应于25帧/秒格式的时间代码的点[10(小时)10(分钟)02(秒)00(帧)]的时间差信息519是
。
换言之，在25帧/秒格式的时间代码的点[10(小时)10(分钟)02(秒)00(帧)]，相对于24帧/秒格式中的同步点[10(小时)10(分钟)00(秒)00(帧)]，该时间代码提前00(小时)00(分钟)02(秒)02(帧)。
上面已经简要说明了通过TC差值计算电路537产生时间差信息519和加和减信息520的方法。更详细地，产生时间差信息519和加和减信息520的方法与第十实施例中说明的相同，因此其说明被省略。本例子中对应于24小时的计数区域数目(帧数目)表示在25帧/秒格式中对应于24小时的计数区域数目(帧数目)，更具体地说，(帧)数为2160000。
如此产生的时间差信息519和加和减信息520及同步点时间信息533一起被输入到计算电路538。结果，在计算电路538中产生了24帧/秒时间信息521。24帧/秒时间信息521的产生是以下面的方式执行的。当时间相对于由同步点时间信息533定义的同步点通过在24帧/秒格式中定义的时间差信息519而前进或者退后时通过计算获得时间代码的值，从而产生24帧/秒时间信息521。
在时间差信息519是正的情况下(由25帧/秒时间信息501定义的点基于时间迟于同步点)，加和减信息520表明为(加)，以将这种状况告知计算电路538。在时间差信息519是负的情况下(由25帧/秒时间信息501定义的点基于时间早于同步点)，类似地，加和减信息520表明为(减)，以将这种状况告知给计算电路538。
计算电路538中的具体计算方法不是本发明的特征，而可以以任何公知方法执行。由于这个原因，详细说明被省略。
下面参考图66更详细地说明根据本实施例的时间代码转换操作。由于在第十实施例中已经进行了图66的说明，其详细说明省略。
首先，在第一总计数区域数目计算电路535中，计算25帧/秒时间信息501中的总计数区域数目(第一总计数区域数目信息517)。这里，[12(小时)57(分钟)36(秒)00(帧)]＝1166400(在t2情况下)和[11(小时)59(分钟)58(秒)00(帧)]＝1079950(在t1情况下)被计算出来，作为第二总计数区域数目信息518。
另一方面，在第二总计数区域数目计算电路536中，计算同步点时间信息533中的总计数区域数目(第二总计数区域数目信息518)。这里，[12(小时)00(分钟)00(秒)00(帧)]＝1080000被计算出来，作为第一总计数区域数目信息517。
在TC差值计算电路537中，首先，计算第一总计数区域数目信息517和第二总计数区域数目信息518之间的计数区域数目差(帧数差)。这里，1166400-1080000＝86400(在t2的情况下)和1080000-1079950＝50(在t1的情况下)被计算出来，作为计数区域数目差(帧数差)。
在TC差值计算电路537中，如此计算的计数区域数目差被转换为24帧/秒格式的时间差信息519。在t2的情况下，计算出
作为时间差信息519。在这种情况下，加和减信息520表示(加)。在t1的情况下，计算出
作为时间差信息519。在这种情况下，加和减信息520表示(减)。
在计算电路538中，24帧/秒时间信息521是基于被输入的时间差信息519和加和减信息520产生的。在t2的情况下，产生[13(小时)00(分钟)00(秒)00(帧)]作为25帧/秒时间信息521。在t1的情况下，生成[11(小时)59(分钟)57(秒)22(帧)]作为24帧/秒时间信息521。
如上述，根据本发明，可以提供时间代码计算方法和时间代码计算设备，其当转换图象信号的标准时能够被最佳地使用。
尽管本发明最优选实施例已经详细地被说明了，但在不脱离所附权利要求中说明的本发明精神和范围的情况下，对这些优选实施例的组合和配置能够进行各种改变。
权利要求
1.一种时间代码计算方法，其用来将预定时间代码转换为另一种不同格式的时间代码，同时增加或者减少对应于转换之后得到的时间代码格式的一秒的计数值，包括中间数据产生步骤，其通过在对应于转换之后得到的时间代码的一个帧脉冲中读出还没有被转换的时间代码来产生中间数据；和重叠计数值校正步骤，其校正在中间数据中产生的重叠计数值，以使中间数据连续，从而产生已经被转换的时间代码。
2.如权利要求1所述的时间代码计算方法，其中在重叠计数值校正步骤，用于使计数值连续的连续性增值偏移被加到中间数据或者从中间数据中减去。
3.权利要求2的时间代码计算方法，其中从对应于还没有被转换的时间代码的帧脉冲中生成用于判定重叠计数值相对位置关系的重叠计数值判定信号，并且连续性增值偏移是基于重叠计数值判定信号和中间数据之间的对应关系设置的。
4.权利要求1的时间代码计算方法，其中在重叠计数值校正步骤，以这种方式进行操作校正，使得当判定相邻计数值是否不连续并判定出不连续时，相邻计数值中基于时间在后的计数值从在前的计数值连续。
5.权利要求1的时间代码计算方法，还包括同步调节步骤，使转换之后获得的时间代码的同步计数位置与还没有被转换的时间代码的同步计数位置相一致，在同步调节步骤，相应于还没有被转换的时间代码的同步计数位置产生同步调节偏移，并加到在转换之后获得的时间代码或者从转换之后获得的时间代码中减去。
6.权利要求1的时间代码计算方法，还包括舍弃模式转换步骤，将在转换之后获得的时间代码转换成舍弃模式的时间代码，舍弃模式转换步骤包括下列步骤计算在时间代码转换之后获得的时间代码中每个计数区域中的总计数区域数目；计算在时间代码转换之后获得的时间代码中同步点位置中的总计数区域数目；计算计数区域的总计数区域数目和同步点的总计数区域数目之间的差，将该差转换成在舍弃模式转换之后获得的时间代码中的时间差信息；和从时间差信息和同步点位置的时间信息计算在舍弃模式转换之后获得的时间代码中每个计数区域中的时间信息，由此产生在舍弃模式转换之后的时间代码。
7.权利要求1的时间代码计算方法，还包括非舍弃模式转换步骤，作为用于时间代码转换的预先处理，将没有转换的舍弃模式的时间代码转换成非舍弃模式的时间代码，非舍弃模式转换步骤包括下列步骤计算在时间代码转换之前获得的时间代码中每个计数区域中的总计数区域数目；计算在时间代码转换之前获得的时间代码中同步点位置中的总计数区域数目；计算计数区域的总计数区域数目和同步点的总计数区域数目之间的差，将该差转换成在非舍弃模式转换之后获得的时间代码中的时间差信息；和从时间差信息和同步点位置的时间信息计算在非舍弃模式转换之后获得的时间代码中每个计数区域中的时间信息，由此产生在非舍弃模式转换之后的时间代码。
8.一种时间代码计算方法，对应于在转换之后获得的时间代码的格式，连续地读出没有被转换的预定时间代码，将预定时间代码转换为另一种不同格式的时间代码，包括下列步骤计算没有转换的时间代码中每个计数区域中的总计数区域数目；计算没有转换的时间代码中同步点位置中的总计数区域数目；计算计数区域的总计数区域数目和同步点的总计数区域数目之间的差，将该差转换成在转换之后获得的时间代码中的时间差信息；和从时间差信息和同步点位置的时间信息计算在转换之后获得的时间代码中每个计数区域中的时间信息，由此产生在转换之后的时间代码。
9.一种时间代码计算设备，其用来将预定时间代码转换为另一种不同格式的时间代码，同时增加或者减少对应于转换之后得到的时间代码格式的一秒的计数值，包括中间数据产生器，其通过在对应于转换之后得到的时间代码的一个帧脉冲读出还没有被转换的时间代码来产生中间数据；和重叠计数值校正器，其校正在中间数据中产生的重叠计数值，以使中间数据连续，从而产生转换之后获得的时间代码。
10.如权利要求9所述的时间代码计算设备，其中重叠计数值校正器用来将使计数值连续的连续性增值偏移加到中间数据中或从中间数据中减去。
11.如权利要求10的时间代码计算设备，其中重叠计数值校正器用来从对应于没有被转换的时间代码的帧脉冲中生成用于判定重叠计数值相对位置关系的重叠计数值判定信号，并且基于重叠计数值判定信号和中间数据之间的对应关系设置连续性增值偏移。
12.如权利要求9的时间代码计算设备，其中重叠计数值校正器用来以这种方式进行操作校正，使得当判定相邻计数值是否不连续性并判定出不连续时，相邻计数值中基于时间在后的计数值从在前的计数值连续。
13.如权利要求9的时间代码计算设备，还包括同步调节器，用于使转换之后获得的时间代码的同步计数位置与没有被转换的时间代码的同步计数位置相一致，同步调节器用来相应于没有被转换的时间代码的同步计数位置产生同步调节偏移，并将该同步调节偏移加到在转换之后获得的时间代码或者从转换之后获得的时间代码中减去该同步调节偏移。
14.如权利要求9的时间代码计算设备，还包括舍弃模式转换器，用于将在转换之后获得的时间代码转换成舍弃模式的时间代码，舍弃模式转换器包括第一总计数区域数目计算器，用于计算在时间代码转换之后获得的时间代码中每个计数区域中的总计数区域数目；第二总计数区域数目计算器，用于计算在时间代码转换之后获得的时间代码中同步点位置中的总计数区域数目；差值计算器，用于计算在计数区域的总计数区域数目和同步点的总计数区域数目之间的差，并将该差转换成在舍弃模式转换之后获得的时间代码中的时间差信息；和计算器，用于从时间差信息和同步点位置的时间信息计算在舍弃模式转换之后获得的时间代码中每个计数区域中的时间信息，由此产生在舍弃模式转换之后的时间代码。
15.如权利要求9的时间代码计算设备，还包括非舍弃模式转换器，用来将没有转换的舍弃模式的时间代码转换成非舍弃模式的时间代码，作为用于时间代码转换的预处理，非舍弃模式转换器包括第一总计数区域数目计算器，用于计算在时间代码转换之前获得的时间代码中每个计数区域中的总计数区域数目；第二总计数区域数目计算器，用于计算在时间代码转换之前获得的时间代码中同步点位置中的总计数区域数目；差值计算器，用于计算计数区域的总计数区域数目和同步点的总计数区域数目之间的差，并将该差转换成在非舍弃模式转换之后获得的时间代码中的时间差信息；和计算器，用于从时间差信息和同步点位置的时间信息计算在非舍弃模式转换之后获得的时间代码中每个计数区域中的时间信息，由此产生在非舍弃模式转换之后的时间代码。
16.一种时间代码计算设备，其用来对应于在转换之后获得的时间代码的格式连续地读出没有被转换的预定时间代码，从而将预定时间代码转换为另一种不同格式的时间代码，包括第一总计数区域数目计算器，用于计算没有转换的时间代码中每个计数区域中的总计数区域数目；第二总计数区域数目计算器，用于计算没有转换的时间代码中同步点位置中的总计数区域数目；差值计算器，用于计算计数区域的总计数区域数目和同步点的总计数区域数目之间的差，并将该差转换成在转换之后获得的时间代码中的时间差信息；和计算器，用于从时间差信息和同步点位置的时间信息计算在转换之后获得的时间代码中每个计数区域中的时间信息，由此产生在转换之后的时间代码。
全文摘要
本发明涉及一种时间代码计算方法和时间代码计算设备。当将预定时间代码转换成不同格式的另一种时间代码同时增加或者减少对应于如此转换时间代码格式的一秒的计数值时，首先，没有被转换的时间代码210在对应于转换之后获得的时间代码213的帧脉冲207中被读出，从而产生中间数据213’。接着，校正在中间数据213’中产生的重叠计数值，使之连续，由此产生转换之后的时间代码213。
文档编号H04L7/00GK1429022SQ0215180
公开日2003年7月9日 申请日期2002年9月13日 优先权日2001年9月13日
发明者细田贵治 申请人:松下电器产业株式会社