专利名称：利用标准物理层芯片在1394总线上产生多个自识别分组的方法和系统的制作方法
背景技术：
1.发明领域本发明涉及高性能串行总线，更具体地说，涉及经由高性能串行总线产生多个自识别(自-ID)分组、以便在网络中映射节点拓扑的方法。
2.发明说明一般来说，现在大多数数字电子系统通常采用共用互连以便在系统的不同部件之间共享信息。在IEEE 1394高性能串行总线标准中阐述了这种互连系统中可以采用的一种众所周知的系统协议。1394协议本质上定义了包括物理层、链路层和事务处理层的三层系统，如
图1所示。物理层10的功能是指定1394总线11所需的信号；链路层12提供将来自物理层的数据格式化为可识别的数据分组的装置；事务处理层14将从链路层接收到的数据转发到应用程序15；而串行总线管理块16提供基本控制功能并且管理总线资源。
参阅图2，这些不同层的功能都是在专用的、每个都有一个或多个I/O电路的集成电路20中实现的。连接到1394总线22的物理层可以在物理层芯片24或“PHY芯片”中实现。链路层可在链路芯片26中实现。如根据IEEE1394标准所阐述的，PHY芯片用来发送和接收I/O信号，并且进行系统初始化、总线判优以及相关的信号交换、以便在总线上传输数据。相应地，1394标准定义了电的和物理的接口、包括各种信令和数据传输协议，供1394设备(或节点)在点对点链路中通过电缆或电底板互连。1394标准给单一1394总线分配多达64个待连接的节点，而且多条总线可以通过1394桥接节点互连。总线上节点之间数据分组的传输可以有三种速度。它们是每秒100、200和400兆比特。数据分组的传输速度取决于总线拓扑以及总线上各节点所支持的数据传输速度。因此，需要总线网络的拓扑映射以确定最佳的分组传输速度。
此外，每当把节点加入1394总线或从1394总线取消节点时，总是需要对该串行总线重新配置。重新配置(或总线复位)的必要性在于确保把新连接的或撤除的节点通知该串行总线的所有节点。为此目的，每个节点都有一个唯一的总线地址。配置过程的三个阶段包括总线初始化、树识别(tree-ID)和自识别(self-ID)阶段。在总线初始化阶段，总线复位信号迫使所有节点清除网络的全部拓扑信息。此时，节点所知的全部信息就是它是一条树枝(有不止一个直接连接的邻近点)、一片树叶(只有单一的邻近点)或是孤立的(未连接)。然后，树识别(tree-ID)过程将网络拓扑转换成树，其中一个节点被指定为根、其余的连接被称为“父”(较接近根节点的节点)或“子”(离根节点较远的节点)。最后，给每个节点指配一个唯一的自标识符(自-ID)，供连接在总线上的任何管理实体识别，这样就可建立系统拓扑映像。自-ID过程采用一种确定性选择过程，其中根节点将对介质的控制传送给连接到其编号最低的连接端口的节点并等待该节点发信号通知它以及它的所有子节点都已发送了它们的自-ID分组。然后根节点将控制传送给下一个最高的端口，并等待该节点结束。当连接到根的所有端口的节点都结束时，根节点自己发送其自-ID分组。子节点以递归方式进行同样的过程。
在自-ID阶段，将唯一的物理ID指配给每个节点，而且给总线上每个节点一次机会把一到四个短分组发送到1394总线上，1394总线上含有物理ID、端口连接状态以及一些附加的管理信息。此处，物理ID只不过是一个节点在有机会自己接收自-ID信息之前经历接收自-ID信息的状态的次数的计数。因此，由于确定总线拓扑所需的全部信息都包含在自-ID分组中，所以可进行功率控制并且获得总线拓扑信息。
如IEEE 1394标准所阐述的由PHY芯片实现的传统的物理层在支持1394高性能的配置管理方面具有某些缺点。1394 PHY芯片是靠广播与其相应的单一节点有关联的一组自-ID分组(一个或四个分组，取决于其端口数)而参与自-ID过程的。但1394 PHY芯片只能代表一个节点。这样，如果需要发送其上信息有所改动的自-ID分组，就需要另加1394 PHY芯片，因为自-ID分组中的比特信息是不可改变的。
因此，人们所希望的是某种能提供用于PHY电路的I/O电路的有效方法和装置，其中该I/O电路可以利用单一的1394 PHY芯片产生对应于多个节点的多个自标识符(自-ID)。
本发明的另一个目的是有效地建立和表示既包括连接到总线的实际节点也包括网络中实际不存在的虚拟节点的总线网络的拓扑映像。
按照本发明，这些目的是以包括以下步骤的方法实现的经由承载数据分组的串行总线将总线事务初始化，所述数据分组包括每个节点用来在所述网络中作自识别的自-ID分组；在自识别(自-ID)过程中，在所述串行总线上产生与多个节点(NOD1，NOD2，...NODn)相关联的多个第一自-ID分组和与多个虚拟节点(VNOD1，VNOD2，...VNODn)相关联的多个第二自-ID分组；以及经由所述串行总线将识别它们自身的所述第一自-ID分组和所述第二自-ID分组发送给所述网络中的其余节点。
附图简要说明本发明的上述和其他目的、特征以及优点通过以下结合附图的详细说明便可一目了然，附图中图1示出根据IEEE-1394标准的三层系统的方框图；图2示出根据IEEE-1394标准的现有技术的接口方框图；图3是说明根据本发明实施例的物理层和链路层的简化方框图；图4示出适用于本发明的总线拓扑；图5示出根据本发明的自-ID分组；图6示出根据IEEE-1394标准的自-ID分组的标准格式；图7示出根据本发明的自-ID分组的标准格式；以及图8示出表示图3方框图的操作的流程图。
现参阅附图，特别是图3，该图示出了可采用本发明的分立电路30。如图所示，本发明包括分立电路30(它由逻辑电路32和分立驱动器/接收器34组成)、LINK(链路)芯片36、PHY芯片38以及连接到PHY芯片38的多个1394连接器39。在本发明的实施例中，电路30可以用适合于运行不同应用程序的可编程逻辑阵列来实现。用于有效地配置具体功能的可编程逻辑阵列是先有技术中众所周知的。此处，将分立电路30编程为识别1394总线复位和自-ID协议。在电路30中设置分立驱动器/接收器34，用来调节逻辑电路32的信号使之与PHY芯片38能工作的所需电压匹配。将PHY芯片38配置成支持IEEE 1394标准总线和通信。本质上，PHY芯片包括专用于以差分方式在总线上驱动I/O信号的I/O电路。LINK芯片36通常是数字逻辑电路，实质上是链路层的硬件，提供已分组的数据传输。
如图3所示，分立电路30直接连接到标准1394 PHY芯片各端口之一。但是，应当指出，分立电路30也可通过标准1394电缆或连接器连接。参阅图4，本发明的总线体系结构包括多个节点NOD1，NOD2，...NODn(在总线#2上)和多个虚拟节点VNOD1，VNOD2，...VNODn(在总线#3和总线#4上)，它们通过总线桥接器BB与串联总线#1互连。在本发明的实施例中，产生对应于包括虚拟总线桥接器VBB1和VBB2在内的各节点的多个自-ID分组、以便映射总线网络的节点拓扑。因此，本发明可以不需另加PHY芯片就可模拟代表多于一个节点的节点(或装置)。应注意图4只是一种总线拓扑的说明实例且该实例只是一种可能的电缆配置。因此，如果此拓扑不同，则在自-ID分组中的信息也不同。
如图4所示，连接到总线#2的节点代表在网络中实际互连的1394装置，而连接到虚拟总线桥接器VBB1和VBB2的虚拟节点VNOD1、VNOD2、...VNODn代表在多总线系统中不实际存在的模拟装置。相应地，也可进行包括这些模拟节点在内的各种模拟测试以便有效地建立系统的拓扑映像。这样，包括虚拟节点在内的节点网络拓扑就可转换成较高层所期望的物理的点对点拓扑。
与需要多个1394 PHY芯片来完成自-ID过程的现有技术的系统不同，本发明可以只用单一的1394 PHY芯片来产生对应于多于一个节点的多个自-ID分组。为此目的，分立电路30在总线初始化过程中产生多个自-ID分组，对应于图4所示的包括虚拟节点的各个节点。因此，分立电路30被编程为识别1394总线复位并进行自ID过程。同时，连接到分立电路30的1394 PHY芯片把传输到这些虚拟节点的数据传送到LINK芯片36和/或把来自这些虚拟节点的数据传送到LINK芯片36。对应于虚拟节点的自-ID分组可能包含不能从标准1394芯片获得的非标准比特(在下面说明)。因此根据本发明配备有分立电路30的标准1394芯片通过广播不止一组自-ID分组(每组自-ID分组代表多于一个节点)来参与自-ID过程。
参阅图5，图中示出根据本发明的自-ID分组的物理层。通常，在判优的自-ID阶段，物理层以基本速率发送一个到四个自-ID分组。此处，发送的自-ID分组数取决于它具有的最大端口数。在总线初始化阶段总线复位之后，要确定是否为反映网络拓扑的变化而插入或撤除桥接端口，然后迅速选择一个端口以配合刚复位的总线的更新。这样，根据本发明产生的自-ID分组在总线复位后就提供了快速而有效的存取信息以确定每个数据通路的速度能力。稍微改变这些自-ID分组、以便包括使桥接端口与其它串行总线节点相区别的信息。
如图5所示，根据本发明的初始自-ID分组零(“#0”)的格式替换了标准自-ID分组的一个具体字段，这是按IEEE Std 1394a-1995的规定，而其余的自-ID分组(未示出)标为“#1”，“#2”，和“#3”。图6示出IEEE Std 1394a-1995规定的自-ID分组，而图7示出按建议的P1394.1标准的自-ID分组的格式。也就是说，图5所示的自-ID分组零代替了IEEE Std 1394a-1995的“del”字段。以前IEEE Std1394a-2000保留的两个比特由P1394.1重新定义为桥接器能力字段“brdg”。表1枚举了该字段的数值。
表1 自-ID分组零中的桥接器能力字段
如果自-ID分组中的L位是零，则brdg字段的值忽略不计。桥接器端口决定了净拓扑相对于其状态的变化(或没有变化)。如前所述，自-ID过程使用一种确定性选择方法，其中根节点等待其所有子节点发送它们的自-ID分组，然后将自己的自-ID分组发送给下一个最高的端口。总线事务的目的地址必须包括10比特的总线ID和目的节点的6比特的物理ID。总线ID在多互连总线系统中唯一指定一条具体总线，而物理ID只不过是一个既定节点在总线复位后的自识别过程中有机会发送自-ID信息之前经历接收自-ID信息状态的次数的计数。因此，在自-ID过程中，发送自-ID分组的第一个节点选择0为其物理节点。第二个节点选择1，如此类推。而且，总线ID和物理ID二者在发生总线复位时都会发生变化。
参阅图8，图中示出资源管理处理器的操作流程图。该流程图利用图3所示的专用集成电路(ASIC)很便于实现。应当指出，该流程可以在涉及产生各种硬件配置的ASIC的最初设计中实现，各种逻辑门的实现在技术上已众所周知。此过程在步骤100开始，此时将自-ID过程初始化。系统启动之后，扫描总线节点并产生虚拟节点。此处的扫描过程在技术上已众所周知。在步骤120，以较高的速度产生自-ID分组。最好如果只产生-个虚拟自-ID分组，可以使用图6所示的标准1394自-ID分组，如果产生多个虚拟自-ID分组，可以使用图7所示的非标准自-ID分组。此时，程序将进入步骤140，确定自-ID阶段是否已完成。在步骤160，已产生的自-ID分组通过总线发送到链路层。此处，总线事务涉及数据分组传输，其中数据分组利用许多点对点事务在串行总线上传播。通过第一个点对点链路接收到另一节点的分组的节点通过其它点对点链路把接收到的分组再发送出去。在此阶段，在步骤180更新网络装置的拓扑映像。最后，程序进入步骤200，结束此过程。
总之，提供了一种根据IEEE标准工作的串行总线系统，用来在总线初始化过程中处理通过总线接收到的自-ID分组。
虽然已经具体结合图3的系统方框图描述了本发明，但是，从本说明书的开头就应理解，根据本发明的装置和方法可以用于其他平面电路板的硬件配置。因此，本发明可像在电子器件的网络中一样适用于任意装配的链接在一起的节点组合。
权利要求
1.一种产生用于在网络中映像节点拓扑的分组识别信息的方法，所述方法包括以下步骤经由承载数据分组的串行总线(11)上发起(100)总线事务，所述数据分组包括每个节点用来在所述网络中作自我识别的自-ID分组；在自-ID过程中，通过所述串行总线(11)产生与多个节点(NOD1，NOD2，...NODn)相关联的多个第一自-ID分组以及与多个虚拟节点(VNOD1，VNOD2，...VNODn)相关联的多个第二自-ID分组；以及将识别它们自身的所述第一自-ID分组和所述第二自-ID分组发送(160)给所述网络中的其余节点。
2.如权利要求1所述的方法，其特征在于还包括以下步骤在所述自-ID过程中监视从所述串行总线(11)接收到的所述自-ID分组；以及从与所述多个节点和所述虚拟节点(VNOD1，VNOD2，...VNODn)中每一个节点相关联的全部所述自-ID分组中产生拓扑映像表。
3.如权利要求1所述的方法，其特征在于还包括以下步骤维持从所述串行总线(11)接收到的所述自-ID分组的计数；以及确定在从其中接收到自-ID分组的所述总线上的节点数以便维持每个节点上的节点计数。
4.如权利要求1所述的方法，其特征在于根据按照1394 IEEE高性能串行总线陈述的标准产生对所述多个节点敏感的所述第一自-ID分组。
5.一种计算机可读的介质，它包括计算机可读的指令，这些指令在由连接到总线的处理器执行时可使所述处理器执行权利要求1中的方法。
6.一种经由承载数据分组的串行总线产生自识别(ID)信息的装置，所述自-ID信息由网络中的每个节点用于在所述网络中作自我识别，所述装置包括连接到所述串行总线的总线接口(39)；第一装置(38)，用于产生与在所述总线上实际存在的多个节点相关联的多个第一自-ID分组；以及第二装置(30)，用于产生与在所述网络中的多个虚拟节点相关联的多个第二自-ID分组；其中，全部所述自-ID分组包括由所述串行总线上其他节点设置在所述串行总线上的数据，以便使所述串行总线上所有其余节点能识别这些其他节点。
7.如权利要求6所述的装置，其特征在于还包括用于维持从所述串行总线接收的所述自-ID分组的计数并确定在从其上接收到自-ID分组的所述总线上的节点数以便维持每个节点上节点计数的装置。
8.如权利要求6所述的装置，其特征在于还包括用于在所述自-ID过程中监视从所述串行总线(11)接收到的所述自-ID分组的装置；以及用于从与所述多个节点和所述虚拟节点中每一个节点相关联的全部所述自-ID分组中建立所述网络的节点拓扑的装置。
9.如权利要求6所述的装置，其特征在于根据按照1394 IEEE高性能串行总线陈述的标准产生对所述多个节点敏感的所述第一自-ID分组。
10.如权利要求6所述的装置，其特征在于所述第二装置包括分立的驱动器和接收器电路(34)，它使所述第二产生装置以预定电平向所述第一产生装置供电；以及已编程并连接到所述电路、以便在自-ID过程中提供所述第二自-ID分组的处理器(32)。
全文摘要
公开了产生用于映射节点拓扑的多个自识别(自－ID)分组的方法和系统。节点拓扑基于由高性能串行总线(11)和连接到该串行总线的多个节点NOD1，NOD2，...NODn组成的电脑系统。每个节点还包括识别分组，用来在网络上作自我识别。具体地说，在自－ID过程中产生了与实际存在于总线(11)上的硬件以及实际上不存在的多个虚拟节点VNOD1，VNOD2，...VNODn相关联的多个自－ID分组。然后，这些自－ID分组通过串行总线转发到网络中的其余节点以识别它们自己。然后就可从全部自－ID分组产生拓扑映像。
文档编号H04L12/28GK1457581SQ02800367
公开日2003年11月19日 申请日期2002年2月18日 优先权日2001年2月22日
发明者J·本尼特 申请人:皇家菲利浦电子有限公司