专利名称:视频信号存储装置的制作方法
本发明涉及一种视频信号存储装置，更具体地说，涉及一种将视频信号写入视频信号存储器以及从中读出信号的装置。
近年来，能存储及读出全电视信号的系统被广泛地用于视频设备领域，例如，电视接收器、磁带录象机等。在这种系统中，如图1所示的用于视频数字显示器的一种常规的全电视信号存储装置被用来写入全电视信号以及从中读出该信号。
在图1中，用于接收全电视信号Vin(以下简称为“视频信号”)的输入端[10]通过一个模-数转换器(以下简写为“A/D转换器”)[14]连接到一个存储器控制器[12]上，这一存储器控制器[12]通过一条存储器数据总线[18]连接到存储器[16]，在上述存储器控制器[12]和存储器[16]之间还有一条地址数据总线[20]和一条模式控制信号总线[22]。这一存储器控制器[12]通过一个数-模转换器(以下简写为“D/A转换器”)[26]连接到输出端[24]，以便提供输出视频信号Vout。存储器控制器[12]包括一个具有计数器[30]和定时控制器[32]的地址发生器[28]。
下面说明图1所示的这种常规视频信号存储装置的工作情况。为了把输入视频信号Vin存入存储器[16]或从中读出输出视频信号Vout，执行下列操作送往或来自该视频信号存储装置的输入和输出视频信号都是模拟信号，但是，视频信号存储装置内的信号却是用数字方式处理的，所以，模拟形式的输入视频信号Vin在到达存储器控制器[12]之前先由A/D转换器[14]转换成数字形式的第一数字视频信号DV1，从存储器[16]读出的数字形式的第二数字视频信号DV2在离开存储器[12]之后由D/A转换器[26]转换成模拟形式的输出视频信号Vout。A/D转换器[14]是用常规方法把输入视频信号Vin转换成第一数字视频信号DV1的，例如，以某种预定频率对输入视频信号Vin重复取样，然后把输入视频信号Vin的每一取样值数字化，使之成为第一数字视频信号DV1，这一数字视频信号DV1具有给定数量的比特位，例如，N比特位，D/A转换器[26]具有同样的比特位结构，即，同A/D转换器[14]一样，也具有N比特位。
地址发生器[28]的计数器[30]执行计数操作。计数器[30]的计数数据CD送至定时控制器[32]，计数数据CD的定时由定时控制器[32]调整，这一数据并被送至存储器[16]作为其地址数据AD，计数数据CD和地址数据AD具有与第一数字视频信号DV1和第二数字视频信号DV2的比特位数相对应的N比特位，计数器[30]具有N比特位结构，用以产生N比特位的地位数据AD，存储器控制器[12]通过地址数据总线[20]向存储器[16]提供地址发生器[29]所产生的地址数据AD。
存储器控制器[12]还通过模式控制信号总线[22]向存储器[16]提供模式控制信号W/R，模式控制信号W/R用一种二进制电平例如“1”电平或另一种二进制电平例如“0”电平来对应于写模式或读模式。
根据地址数据AD把第一数字视频信号DV1或第二数字视频信号DV2写入存储器[16]或从中读出，地址数据AD在写和读模式下都给出存储器[16]的地址，计数器[30]从下到上依次对计数数据CD进行计数，这样，计数数据CD，即地址数据AD，就从“000…0”变化到“111…1”，它们都是由N比特组成的数据。数“000…0”至“111…1”与存储器[16]的地址相对应，这样，第一数字视频信号DV1或第二数字视频信号DV2和地址数据AD有一定联系，如图2和图3所示。
当模式控制信号W/R的电平“1”送至存储器[16]时，存储器[16]被置于写模式。工作于写模式时，输入视频信号Vin被送至A/D转换器[14]，并在其中转换成第一数字视频信号DV1。随后，在存储器控制器[12]中对第一数字视频信号DV1进行处理，使其转换成适合于存储器[16]的写数据WD。写数据WD按照地址数据AD写入存储器[16]，同时，计数器[30]执行计数操作，把地址数据AD(“000…0”～“111…1”)通过地址数据总线[20]依次送至存储器[16]。
当模式控制信号W/R的电平“0”送至存储器[16]时，存储器[16]被置于读模式。在读模式时，按照地址数据AD从存储器[16]读出读数据RD，同时，计数器[30]也执行计数操作，把地址数据AD(“000…0”～111…1”)通过地址数据总线[20]依次送至存储器[16]。然后，在存储器控制器[12]中对读数据RD进行处理，使其转换成第二数字视频信号DV2。第二数字视频信号DV2被送至D/A转换器[26]，并在其中转换成输出视频信号Vout。在输出端[24]上可以得到这一输出视频信号Vout。
在常规的视频信号存储装置中，存储器在整个场周期中都存储视频信号，场周期包括与视频信号的显示部分相对应的指示周期T1，以及与视频信号不显示部分相对应的消隐周期T2，换句话说，存储器用于存储全部视频信号，包括场消隐周期内的无效视频信号，以及对应于场指示周期内的有效视频信号。所以，常规的视频信号存储装置必须具有相当大的存储容量以便能够存储整个场周期的视频信号，对应于消隐周期的一部分存储容量被浪费掉，结果，在常规的视频信号存储装置中，存储容量的有效利用率被减小了。
本发明的目的之一是提出一种使用较小的存储容量的存储器来存储视频信号的视频信号存储装置。
本发明的另一个目的是提出一种能提高存储容量有效利用率的视频信号存储装置。
本发明的又一个目的是提出一种避免在消隐周期内将视频信号写入存储器的视频信号存储装置。
本发明的再一个目的是减小存储全电视信号所必需的存储容量。
上述目的在本发明的用于视频数据显示装置的视频信号数字存储器控制系统中得以实现。该装置接收与具有规定场周期的各连续场内的视频数据相对应的视频信号，每一场周期包括一个对应于显示装置所显示的场的那一部分的指示周期，以及对应于场的其余部分的一个消隐周期。上述系统包括一个用于产生地址数据的地址发生器，地址数据对应于上述装置所接收到的指示周期内的视频信号，上述系统还包括一个存储器，它按照来自地址发生器的相应的地址数据，仅仅存储与指示周期的视频信号相对应的视频数据，以便提高存储器的有效利用率。
本发明的内容和许多优点将由于下列伴随着有关的附图所进行的详细叙述而变得更易于理解，这里，图1是表示一种常规的视频信号存储装置的方框图;
图2是用于说明输入视频信号同地址数据之间的关系以解释图1中的电路在写模式下的工作情况的图;
图3是用于说明输出视频信号同地址数据之间的关系以解释图1中的电路在读模式下的工作情况的图;
图4是用于说明按照本发明的视频信号存储装置的一个实施例的方框图;
图5是用于说明输入视频信号同地址数据之间的关系以解释图4中的电路在写模式下工作情况的图;
图6是用于说明输出视频信号同地址数据之间的关系以解释图4中的电路在读模式下的工作情况的图;
图7是用于说明由按照本发明的视频信号存储装置显示在屏幕上的一幅图象的例子的图。
下面参照附图，主要是图4至图7，对本发明进行详细叙述。
图4是用于说明按照本发明用于视频数据显示器的视频信号存储装置的一个实施例的方框图。显示装置接收与具有规定场周期的各连续场内的视频数据相对应的视频信号，每一场周期包括一个对应于显示装置所显示的那一部分场的指示周期，以及对应于场的其余部分的一个消隐周期。
在图4中，用于接收输入视频信号Vin的输入端[10]通过A/D转换器[14]连接到存储器控制器[12]。存储器控制器[12]通过存储器数据总线[18]连接到存储器[16]，连接在存储器控制器[12]和存储器[16]之间的还有一条地址数据总线[20]和一条模式控制信号总线[22]。存储器控制器[12]通过D/A转换器[26]连接到输出端[24]以提供输出视频信号Vout。存储器控制器[12]包括一个具有计数器[30]、定时控制器[32]和或门[34]的地址发生器[28]。
图4中电路结构与图1的不同之处在于，地址发生器[28]包括位于计数器[30]和定时控制器[32]之间的或门[34]。或门[34]有两个输入端，分别连接到计数器[30]位输出端的最高有效位(略作MSB)和次最高有效位(略作SSB)，或门[34]的输出连接到定时控制器[32]比特位输入端的最高有效位。计数器[30]比定时控制器[32]多一比特位。如果定时控制器[32]有N比特位，则计数器[30]有N+1比特位。结果，计数器[30]的最高有效位和次最高有效位通过或门[34]连接到定时控制器[32]的最高有效位，计数器[30]的其余各比特位分别直接连接到定时控制器[32]的对应比特位。图4中电路结构图1的不同之处还在于，存储器[16]的存储容量，只够存储指示周期T1内的视频信号。
下面叙述图4中视频信号存储装置的工作情况。为了把输入视频信号Vin存入储器[16]，或从中读出输出视频信号Vout，执行下列操作在图4中，A/D转换器[14]、存储器[16]和D/A转换器[26]的电路结构与图1中相应的电路几乎相同，图4中的存储器控制器[12]的电路结构也和图1中的相似，只有地址发生器[28]是例外。所以，将对地址发生器[28]的工作情况作详细说明，而对类似于前面的电路部分的说明将加以省略。
现在结合图5叙述把输入视频信号Vin写入存储器[16]的工作情况。图5表示输入视频信号Vin和地址数据AD之间的关系，图中，标号T1和T2分别对应于输入视频信号Vin每一场的指示周期和消隐周期，消隐周期T2就在垂直同步信号VS的前面，在指示周期T1内的输入视频信号Vin，即有效视频信号，显示在显示屏上面，但是，在消隐周期内的输入视频信号Vin，即无效视频信号，并不出现在显示屏上。
当工作于写模式时，垂直同步信号VS使地址发生器[28]的计数器[30]复位，计数器[30]的计数数据CD被初始化至位状态“000…0”，存储器[16]N比特位“000…0”至“111…1”的地址数据AD是在一个对应于指示周期T1的有限周期内产生的，并为有效视频信号指示出存储器[16]的地址，计数器[30]在指示周期T1内工作，但在消隐周期T2内停止计数。在写模式操作时，计数器[30]的最高有效位被强制接地，这样，计数器[30]的最高有效位在写模式中保持为“0”，除了最高有效位以外，计数数据CD，即从最低有效位LSB开始的N比特位，连续地从“000…0”变化至“111…1”。N比特位的地址数据AD也与计数数据CD相对应地从“000…0”变化至“111…1”。这样，指示周期T1内的有效视频信号就被存入存储器[16]内。但是，消隐周期T2内的无效视频信号并不写入存储器[16]。结果，存储器[16]的存储容量可以减少消隐周期内无效视频信号所需的那一部分存储容量。
现在参见图6。下面说明从视频信号存储装置中读出输出视频信号Vout的工作情况。图6表示输出视频信号Vout与计数数据CD和地址数据AD之间的关系，图中，输出视频信号Vout每一场的指示周期和消隐周期也是分别用T1和T2表示的。
在读模式中，计数器[30]连续计数至所有各位，即N+1个比特位，这样就产生了N+1比特位的计数数据CD。在该系统中，到了时刻tm，用于地址数据AD(共N比特位)的各个比特位为全“1”，在下一个时钟脉冲时，这些位都变为“0”。但是，如图6所示，存储器[16]具有额外的最高有效位，由于计数器[30]的最高有效位通过或门[34]送至定时控制器[32]的最高输入端，地址数据AD的最高有效位在时刻ts后仍然为“1”，结果，如图6所示，地址数据AD从时刻ts至时刻tm连续给出存储指示周期T1内有效视频信号的存储器[16]的地位，然后，从时刻tm至时刻te，又给出消隐周期T2的地址，如图中所示。
按上述方法，一旦到达时刻te时，存储器[16](共N+1比特位)由复位信号复位，并重复类似于上面所述的操作。现在假定，例如，字母A的数据存在存储器[16]内，利用上述操作，其显示情形将如图7所示。在消隐周期T2内，周期T3内的数据将被重复读出，但是由于这一数据处于输出视频信号Vout的消隐周期内，将不会对屏幕有任何影响。
如上所述，本发明避免在消隐周期内将数据写入存储器，因为这些数据并不作为视频信号出现在显示器上，当读出时，本发明读出写入存储器的其它信号，用写入存储器的其他信号代替作为等价于消隐周期的信号，这样，本发明可以提高存储器的利用系数。而且，由于不需要在消隐周期访问存储器以写入数据，控制电路就有了一定的富裕量，工作的可靠性得以提高。
如上所述，本发明可以提供一种有效地改进了的视频信号存储器控制电路，从而改进视频信号的写入或读出。
虽然这里结合附图叙述了本发明目前考虑的最佳实施例，但是本领域内的技术人员都可以理解，人们可以对此作出种种变化和修改，或用等效的部件代替这里所用的部件，但是这些仍然在本发明的范围以内，此外，还可以对本发明作出各种修改以适合于特殊场合或特种材料，这些也仍然在本发明的基本范围以内。所以，本发明并不限制在这一特定的实施例中，尽管该实施例是作为实现本发明的最佳方案被提出的，而是包括了权利要求
书范围内的所有实施例。
权利要求
1.一种用于视频数据显示装置的视频信号存储装置，所述的显示装置接收具有规定场周期的各连续场中对应于视频数据的视频信号，每一场周期包括与显示装置所显示的场的那一部分相对应的指示周期，以及与所述的场的其余部分相对应的消隐周期，本发明的特征在于，所述的显示装置包括用于产生地址数据(AD)的地址装置[28]，所述的地址数据(AD)对应于指示周期内显示装置所接收的视频信号(V1、V2)，用于存储视频数据(WD)的存储装置[16]，所述的存储装置[16]按照来自地址装置[28]的相应的地址数据(AD)仅存储对应于指示周期内的视频信号(V1)的视频数据(WD)，以提高存储装置的[16]的有效利用率。
2.如权利要求
1所述的视频信号存储装置，其特征在于进一步包括用于从存储装置[16]读取存入的视频数据(WD)的装置(12、18、20、22)，所述的地址装置包括用于附加从存储装置[16]读取的视频数据(RD)的重复装置[28]，所述的视频数据(RD)对应于指示周期，以产生具有规定场周期的视频信号(V2)。
3.如权利要求
2所述的视频信号存储装置，其特征在于重复装置[28]包括一个计数器[30]和一个用于控制从计数器[30]至存储装置[16]的输出(CD)的逻辑装置[34]。
4.如权利要求
1所述的视频信号存储装置，其特征在于进一步包括一个用于调节提供给存储装置[16]的地址数据(AD)的定时的定时控制器[32]。
5.如权利要求
3所述的视频信号存储装置，其特征在于所述的计数器[30]包括最高有效位(MSB)和次最高有效位(SSB)，所述的逻辑装置包括一个具有两个输入端的或门[34]，一个输入端连接到计数器[30]的最高有效位，另一个输入端连接到次最高有效位。
6.一种控制视频数据显示装置的方法，其特征在于该方法包括接收视频信号的步骤，所述的视频信号对应于具有规定场周期的各连续场内的视频数据，显示装置仅显示每一场周期的一部分;产生仅对应于场周期的显示部分的地址数据的步骤;以及，按照所产生的地址数据，仅存储与场周期显示部分的视频信号相对应的视频数据的步骤。
7.如权利要求
6所述的方法，其特征在于进一步包括读取存入的数据的步骤;以及，产生具有规定的场周期、用于控制显示装置的视频信号的步骤。
专利摘要
一种用于视频数据显示装置的视频信号存储装置。该显示装置接收与具有规定场周期各连续场的视频数据相对应的视频信号，每一场周期包括对应于显示装置所显示的那一部分场的指示周期，以及对应于该场的其余部分的消隐周期。视频信号存储装置包括一个地址发生器，用于产生对应于显示装置所接收到的指示周期内的视频信号的地址数据，以及一个存储装置，按照来自地址发生器的相应的地址数据，用于仅存储与指示周期内的视频信号相对应的视频数据，以提高存储装置的有效利用率。
文档编号G11C7/00GK87105786SQ87105786
公开日1988年3月16日 申请日期1987年8月21日
发明者大石诚一朗 申请人:东芝株式会社导出引文BiBTeX, EndNote, RefMan