扩频解调器的制作方法

专利名称：扩频解调器的制作方法
技术领域：
本发明涉及一种无线电通信中的扩频解调器，这种扩频解调器通过使用扩展码的计算，接收在希望信号的频率扩展时发送的扩展信号，并且通过使用扩展码的计算，通过对接收的扩展信号解扩展来提取希望的信号。
背景技术：
图38示出了根据第一现有技术的扩频解调器的配置。在这种配置中，乘法器2002将接收的扩展信号乘以扩展码产生电路2001产生的扩展码。用带通滤波器2005过滤来自乘法器2002的输出，以便仅提取所需频带中的信号分量，并且用幅度检测器2008对其进行检测。把相对于提供到乘法器2002的扩展码相位超前的扩展码提供到乘法器2003。乘法器2003将这个扩展码与扩展信号相乘。将相对于提供到乘法器2002的扩展码相位滞后的扩展码提供到乘法器2004。乘法器2004将这个扩展码与扩展信号相乘。通过带通滤波器2006过滤来自乘法器2003的输出，并且用幅度检测器2009检测。同样，通过带通滤波器2007过滤来自乘法器2004的输出，并且用幅度检测器2010检测。带通滤波器2005至2007的通带差不多与数据信号的频带相同。减法器2011计算来自幅度检测器2009的输出与来自幅度检测器2010的输出之间的差值。乘法器2012将来自幅度检测器2008的输出与来自减法器2011的输出相乘。环路滤波器2013对来自乘法器2012的输出积分，以产生一个控制电压。压控振荡器2014把具有与控制电压成正比的频率的时钟提供给扩展码产生电路2001。
如果不能在扩展信号与扩展码之间建立同步，那么从带通滤波器2005至2007输出低功率类噪声信号。当在同步状态下扩展信号在相位上稍微超前时，带通滤波器2006中出现大的信号，并且从幅度检测器2009获得大的检测输出。当在同步状态下扩展信号在相位上稍微滞后时，从带通滤波器2007获得一个大的输出。在同步状态下，从幅度检测器2008获得一个大的输出信号。根据图38中的配置，利用来自三个幅度检测器2008至2010的输出，以高精度控制要提供给扩展码产生电路2001的时钟，从而从幅度检测器2008获得数据信号。
图39示出了根据第二现有技术的扩频解调器的配置。在这种配制中，对应于扩展码的匹配滤波器2111将接收的信号转换成一个相关信号，延迟线2112将相关信号延迟一个数据时钟的倒数。乘法器2113将延迟信号与相关信号乘。然后，峰值检测器2114检测相乘结果的峰值，以获得数据信号。图40A示出了从图39中的扩频解调器中的乘法器2113输出的波形。图40B示出了从峰值检测器2114输出的波形。
例如，Gen Marubayashi，Masao Nakagawa，和Ryuji Kohno在IEICE，1998，pp.94-145，ISBN4-88562-X中发表的“扩频通信及其应用”一文中披露了图38中的具有同步控制电路的扩频解调器，和图39中的具有匹配滤波器的扩频解调器。
在如图38中所示的第一现有技术的扩频解调器中，必须将扩展码与扩展信号设定到彼此高度精确地同相，这使电路配置复杂化，并且增大了电路尺寸和功率消耗。
在如图39中所示的第二现有技术的扩频解调器中，用一个通用SAW(表面声波)滤波器作为匹配滤波器2111。这导致实现面积增大，和实现成本增加。此外，由于使用了专用于特定扩展码的匹配滤波器2111，因此不能解调具有不同扩展码的扩展信号。此外，如果匹配滤波器2111是由一个码片上电路形成的，那么面积功率消耗增大。

发明内容
考虑到上述问题，做出了本发明，并且其目的是要提供一种不需要外部部件和同步控制的低功率扩频解调器。
本发明的另一个目的是要提供一种可以降低便携式无线电的功率和成本的扩频解调器。
为了达到上述目的，根据本发明，提供了一种扩频解调器，该扩频解调器包括产生用于与接收的扩展信号相关的扩展码的扩展码产生部分，计算扩展信号与从扩展码产生部分输出的扩展码之间的相关值的相关值计算部分，用于检测来自相关值计算部分的输出的峰值并且根据检测的峰值解调数据信号的数据信号解调部分，用于检测来自相关值计算部分的输出的峰值的峰值检测部分，和用于在每次峰值信号检测部分检测到一个峰值时，改变扩展码相对于扩展信号的移位方向的扩展码产生控制部分。


图1是表示本发明的基本概念的扩频解调器的方框图；图2A至2E是说明图1中的相关值计算部分中相关值计算的示意图，其中图2A是表示扩展信号的波形的示意图，图2B至2D分别是表示扩展码的波形的示意图，图2E是表示从相关值计算部分输出的相关信号的波形的示意图；图3A和3B是说明图1中的数据解调部分的操作的示意图，其中图3A是表示来自相关值计算部分的输出的波形的示意图，图3B是表示来自数据信号解调部分的输出的波形的示意图；图4A至4G是说明图1中的扩展码产生控制部分的操作的示意图，其中图4A是表示扩展信号的波形的示意图，图4B至4F是表示扩展码的波形的示意图，图4G是表示从相关值计算部分输出的相关信号的波形的视图；图5是表示根据本发明第一实施例的扩频解调器的方框图；图6是表示在图5的扩频解调器中使用的乘法器的例子的电路图；图7是表示在图5的扩频解调器中使用的加法器的例子的电路图；图8是表示在图5的扩频解调器中使用的扩展码产生电路的方框图；图9A和9B是表示在图5的扩频解调器中使用的扩展码产生电路的操作的示意图，其中图9A是表示第一扩展码的波形的示意图，图9B是表示第二扩展码的波形的示意图；图10是表示根据本发明第二实施例的扩频解调器的方框图；图11是表示在图10的扩频解调器中使用的扩展码产生电路的例子的方框图；图12A和12B是说明在图5的扩频解调器中使用的扩展码的长度与乘法器的数量不一致时产生的问题的示意图，其中图12A是表示扩展信号中的变化的示意图，图12B是表示扩展码中的变化的示意图；图13是表示根据本发明第四实施例的扩频解调器的方框图；图14是表示根据本发明第五实施例的扩频解调器的方框图；图15A和15B是说明图5的扩频解调器中的问题的示意图，其中图5A是表示来自加法器的输出的波形的示意图，图15B是表示来自峰值检测器的输出的波形的示意图；图16A至16D是说明在图14的扩频解调器中使用的极性转换电路的操作的示意图，其中图16A是表示第二时钟的波形的示意图，图16B是表示第三时钟的波形的示意图，图16C是表示扩展码产生电路的状态的示意图，图16D是表示极性转换电路的状态的示意图；图17A是表示来自图14中的扩频解调器中的加法器的输出的例子的波形的示意图，图17B是表示来自峰值检测器的输出的例子的波形的示意图；图18A是表示来自图14中的扩频解调器中的加法器的输出的另一个例子的波形的示意图，图18B是表示来自峰值检测器的输出的另一个例子的波形的示意图；图19是表示根据本发明第六实施例的扩频解调器的方框图；图20是表示根据本发明第七实施例的扩频解调器的方框图；图21是表示根据本发明第八实施例的扩频解调器的方框图；图22是表示根据本发明第九实施例的扩频解调器的方框图；图23是表示根据本发明第十实施例的扩频解调器的方框图；图24是表示根据本发明第十一实施例的扩频解调器的方框图；图25A是表示来自图24中的扩频解调器中的加法器的输出的例子的波形的示意图，图25B是表示来自峰值检测器的输出的例子的波形的示意图；图26A是表示来自图24中的扩频解调器中的加法器的输出的另一个例子的波形的示意图，图26B是表示来自峰值检测器的输出的另一个例子的波形的示意图；图27是表示根据本发明第十二实施例的扩频解调器的方框图；
图28是表示根据本发明第十三实施例的扩频解调器的方框图；图29是表示根据本发明第十五实施例的扩频解调器的方框图；图30是表示在根据本发明第十五实施例的扩频解调器中使用的峰值检测器的配置的电路图；图31是表示加法器输出的峰值电平、低电平、参考电平、和共模电平之间的关系的示意图；图32A和32B是说明图30中的峰值检测器的操作的示意图，其中图32A是表示来自加法器的输出的波形的示意图，图32B是表示从峰值检测器中的一个JK触发器输出的控制信号的波形的示意图；图33A至33F是说明图29中扩展码产生电路的操作的示意图，其中图33A是表示第二时钟的波形的示意图，图33B至33E中的每一个是表示来自一个触发电路的输出的波形的示意图，图33F是表示从峰值检测器中的JK触发器输出的控制信号的波形的示意图；图34是表示根据本发明第十六实施例的扩频解调器的方框图；图35A至35D是用于说明图34中扩频解调器的操作的示意图，其中图35A是表示来自异步解扩展解调装置中的加法器的输出的波形的示意图，图35B是表示来自异步解扩展解调装置的输出的波形的示意图，图35C是表示来自低通滤波器的输出的波形的示意图，图35D是表示来自波形整形器的输出的波形的示意图；图36是表示根据本发明第十七实施例的扩频解调器的方框图；图37A和37B是用于说明图36中的扩频解调器的操作的示意图，其中图37A是表示来自异步解扩展解调装置的输出的波形的示意图，图37B是表示来自计数器电路的输出的波形的示意图；图38是表示一个常规扩频解调器的例子的方框图；图39是表示常规扩频解调器的另一个例子的方框图；和图40A是表示来自图39中的扩频解调器中的加法器的输出的波形的示意图，图40B是表示来自峰值检测器的输出的波形的示意图。
具体实施例方式
以下参考附图详细说明本发明。
本发明的基本概念图1示出了显示本发明基本概念的扩频解调器。图1中的扩频解调器包括产生用于与接收的扩展信号相关的扩展码的扩展码产生部分1001，计算扩展信号与从扩展码产生部分1001输出的扩展码之间的相关值的相关值计算部分1002，检测从相关值计算部分1002输出的相关信号的峰值并且根据检测的峰值解调数据信号(基带信号)的数据信号解调部分1003，检测从相关值计算部分1002输出的相关信号的峰值的峰值信号检测部分1004，和每当峰值信号检测部分1004检测到一个峰值时改变扩展码相对于扩展信号的移位方向的扩展码产生控制部分1005。
以下参考

图1中的扩频解调器的操作。
相关值计算部分1002把输入扩展信号中的时间序列变化与从扩展码产生部分1001输出的扩展码中的时间序列变化进行比较，并且当扩展信号和扩展码同相时输出一个相关峰值信号。图2A至2E说明了相关值计算部分1002中的相关值计算。图2A示意地示出了扩展信号的波形。图2B至2D中的每一个示意地示出了扩展码的波形。图2E示意地示出了从相关值计算部分1002输出的相关信号。
将扩展信号输入到相关值计算部分1002，同时以第一时钟f1的速度移位。将扩展码输入到相关值计算部分1002，同时以第二时钟f2的速度移位。第一和第二时钟f1和f2具有任意的频率。
图2B中在时间P(t-T)的扩展码的相位比图2A中的扩展信号的相位超前。图2C中在时间P(t)的扩展码相位与扩展信号的相同。图2D中在时间P(t+T)的扩展码相位相对于扩展信号滞后。如图2E中所示，当扩展信号与扩展码同相时，可以获得一个具有对应于扩展比的S/N比(信噪比)的相关峰值信号。
然后，数据信号解调部分1003检测从相关值计算部分1002输出的相关信号的峰值，根据检测的相关峰值信号解调数据信号(基带信号)，并且输出得到的信号。图3A和3B说明了数据信号解调部分1003的操作。图3A示出了从相关值计算部分1002的输出(图1中的点A)。图3B示出了来自数据信号解调部分1003的输出(图1中的点B)。由于从相关值计算部分1002输出的相关峰值信号的极性根据发送的数据信号改变，因此，数据信号解调部分1003根据相关峰值信号极性的变化解调数据信号。
峰值信号检测部分1004检测从相关值计算部分1002输出的相关信号的峰值。
每当峰值信号检测部分1004检测到一个峰值时，扩展码产生控制部分1005改变扩展码相对于扩展信号的移位方向。图4A至4G说明了扩展码产生控制部分1005的操作。图4A示意地示出了一个扩展信号的波形。图4B至4F中的每一个示意地示出了一个扩展码的波形。图4G示意地示出了从相关值计算部分1002输出的相关信号的波形。
如上所述，在以第二时钟f2的速度移位的同时，把从扩展码产生部分1001输出的扩展码输入到相关值计算部分1002。
图4B中在时间P(t-T)的扩展码的相位相对于图4A中的扩展信号超前。在时间P(t)，扩展码移位到图4C中所示的状态，与图4A中的扩展信号成为同相。结果，如图4G中所示，从相关值计算部分1002获得了一个相关峰值信号。
在这种情况下，在峰值信号检测部分1004检测到一个相关峰值信号的时刻与扩展码产生控制部分开始在相反方向上移位扩展码的时刻之间存在着延迟时间。在这个延迟时间中，扩展码保持移位，以便设置在图4D所示的时间P(t+T)的状态。因此，在时间P(t+T)之后，图4A中的扩展信号与已经在移位方向上受到改变的扩展码之间发生相位移动。但是，由于扩展码开始在反方向上移位，因此，在时间P(t+2T)扩展信号再次与扩展码同相。结果，从相关值计算部分1002获得下一个相关峰值信号。
通过相继地重复类似控制，可以频繁地得到相关峰值信号，而不用等待扩展码相位的一个周期的变化。
通过利用不需要扩展信号与扩展码之间的同步控制的扩展码产生部分1001，图1中的扩频解调器不需要外部部件和解扩展/解调扩展信号。因此，可以实现低功率扩频解调器。这又使得能够降低装配扩频解调器的便携无线电的功率和成本。此外，从相关值计算部分1002输出的相关峰值信号不依赖于第一和第二时钟f1和f2以及扩展码，并且可以频繁地获得相关峰值信号。这使得即使在要发送的数据信号具有高的数据时钟频率时，也能够解扩展解调，并且使得能够提高数据时钟频率。
在图4A至4G所示情况下，每当峰值信号检测部分1004检测到一个峰值时，改变扩展码的移位方向。但是，本发明不限于此，而是可以使用任何配置，只要它能够相对于扩展信号改变相关信号的移位方向。即，尽管第一时钟f1保持不变，也可以停止或改变第二时钟f2。
第一实施例图5示出了根据本发明第一实施例的扩频解调器。图5中的扩频解调器包括各抽样/保持输入扩展信号的N(N是等于或大于2的整数；在本实施例中是7)个抽样/保持电路1a至1g，接收第一时钟f1并且控制抽样/保持电路1a至1g，以相继执行抽样/保持操作的抽样/保持控制电路2，构成与第一时钟f1同步地移位来自抽样/保持控制电路2的输出信号的移位寄存器的触发电路3a至3f，与第二时钟f2同步地产生N扩展码的扩展码产生电路4，将从抽样/保持电路1a至1g输出的扩展信号与从扩展码产生电路4输出的每个对应信号的扩展码相乘的N个乘法器5a至5g，将来自乘法器5a至5g的对应输出信号相加的加法器6，和检测来自加法器6的输出信号的峰值并根据检测的峰值解调数据信号(基带信号)的峰值检测器7。
抽样/保持电路1a至1g，抽样/保持控制电路2，触发电路3a至3f，乘法器5a至5g，和加法器6构成了图1中的相关值计算部分1002。扩展码产生电路4形成了扩展码产生部分1001和扩展码产生控制部分1005。峰值检测器7构成了数据信号解调部分1003和峰值信号检测部分1004。
如上所述，第一时钟f1是具有与发射端用于扩展信号的时钟相同频率的时钟。第二时钟f2是具有与发射端用于产生扩展码的时钟相同频率的时钟。但是，第二时钟f2可以更快，或象第一时钟f1一样快。
本实施例举例说明了设定N＝7，以将抽样/保持电路1a至1g的数量和乘法器5a至5g的数量设定到N＝7，并且把触发器电路3a至3f的数量设定到(N-1)＝6的情况。但是，N可以设定到等于或大于2的任何整数。
图6示出了乘法器5(5a至5g)的配置的例子。每个乘法器5是由一个通过NMOS晶体管MN1至MN7构成的垂直两级型差分电路构成的。从扩展码产生电路4输出的扩展码和从每个抽样/保持电路1(1a至1g)输出的扩展信号是差分形式的信号。从扩展码产生电路4输出的扩展码分别输入到由晶体管MN1和MN2构成的差分电路，和由晶体管MN3和MN4构成的反相差分电路。从抽样/保持电路1(1a至1g)输出的扩展信号输入到由晶体管MN5和MN6构成的差分电路。结果，扩展码和扩展信号相乘，并且把相乘的结果以电流模式输出。
图7示出了加法器6的配置的一个例子。加法器6是由负载电阻器61和62构成的，负载61和62各具有施加电源电压的一端，和输入了来自乘法器5a至5g的差分输出的另一端。加法器6中的负载电阻器61和62把从乘法器5a至5g输出的电流模式的差分输出转换成电压，并且相加以电压模式输出。峰值检测器7检测来自加法器6的输出信号的峰值，并且把产生的信号作为一个数据信号(基带信号)输出。
图8示出了扩展码产生电路4的配置的一个例子。扩展码产生电路4是由“异”电路41和42，构成与时钟f2同步地执行移位操作的移位寄存器的触发电路43a至43n，接通/断开“异”电路41和42以及触发电路43a至43n的输出路径的开关44a至44p，和控制开关44a至44p的扩展码控制电路54构成的。
在本实施例中，将来自触发电路43a至43c的输出输入到“异”电路41，并且把通过“异”电路41获得的计算结果反馈到触发电路43a的输入端，从而产生第一扩展码。把来自触发电路43j和43i的输出输入到“异”电路42，并且把通过“异”电路42获得的计算结果反馈到触发电路43h的输入端，从而产生第二扩展码，第二扩展码等价于通过把第一扩展码以相反的顺序重新排列获得的代码。即，第一“异”电路41、触发电路43a至43g构成的第一触发电路组、和开关44a至44g以及44o构成的第一开关组构成了产生第一扩展码的第一扩展码产生电路40-1。第二“异”电路42、触发电路43h至43n构成的第二触发电路组、和开关44h至44n以及44p构成的第二开关组构成了产生第二扩展码的第二扩展码产生电路40-2，其中信号相对于第一扩展码以相反方向移位。
在本实施例中，来自触发电路43a和43c的输出输入到“异”电路41，并且把产生的数据反馈到触发电路43a的输入端，从而形成扩展码(在本例中是PN7)。与此同时，将来自触发电路43i和43j的输出输入到“异”电路42，并且把产生的数据反馈到触发电路43h的输入端，从而形成等价于通过以相反的顺序重新排列上述扩展码获得的代码的扩展码。
仅通过改变对“异”电路41和42的输入组合或“异”电路的数量，就可以形成各种不同扩展码。根据本实施例的上述说明，一方面，将来自第三和第一触发电路的输出输入到“异”电路，并且把它的输出反馈到第一触发电路43a，以输出扩展码“31”。为了输出扩展码“5432”，把来自第五、第四、第三、和第二触发电路的输出输入到一个4-输入端“异”电路，并且把它的输出反馈到第一触发电路。但是，这些配置的相同之处在于，应当将用于ON/OFF控制的开关提供在对第一触发电路的反馈路径上。如上所述，根据要输出的扩展码的码型，三个“异”电路可以接收来自四个触发电路的输入，并且计算它们，输出得到的数据。
在本实施例中，由于扩展信号由抽样/保持电路1a，1b，1c，1d，1e，1f和1g以所指出的次序顺序地抽样/保持，因此，由抽样/保持电路1a至1g抽样和保持信号的顺序与输入的扩展信号的顺序相反。为了获得输入到扩频解调器的扩展信号与扩展码之间的相关性，可以根据抽样/保持电路1a至1g抽样和保持的扩展信号的排列顺序，以相反的顺序重新排列扩展码。因此，如果从第一扩展码产生电路40-1输出的第一扩展码是与发射端用于扩展信号的扩展码相反顺序的就足够了。
扩展码控制电路45根据峰值检测器7检测的峰值，控制开关44a至44p。当开关44a至44g以及44o是ON时，开关44h至44n以及44p是OFF。结果，在图8中，第一扩展码产生电路40-1产生的第一扩展码从左向右移位。相反，当开关44a至44g以及44o是OFF时，开关44h至44n以及44p是ON。结果，第二扩展码产生电路40-2产生的第二扩展码在图8中从右向左移位。
扩展码控制电路45通过在每当峰值检测器7检测到一个峰值时，交替地切换第一开关组的开关44a至44g以及44o和第二开关组的开关44h至44n以及44p，改变扩展码的移位方向。第一和第二扩展码产生电路40-1和40-2之一的、其开关是ON的触发电路把扩展码输入到对应的乘法器5a至5g。把来自这些触发电路的输出同时输入到其中开关是OFF的另一扩展码产生电路的触发电路。因此，当切换开关组时，扩展码开始在相反方向上移位，同时保持已经在这个时间点输出的扩展码。
图9A和9B示出了操作期间图8中的扩展码产生电路中的扩展码(PN7{1-1111-1-1})的波形。图9A示出了当第一扩展码产生电路40-1在ON状态时产生的第一扩展码。图9B示出了当第二扩展码产生电路40-2在ON状态时产生的第二扩展码。
以下详细说明根据本实施例的扩频解调器的操作。
抽样/保持控制电路2接收第一时钟f1，并且次每次输入了等于乘法器5a至5g的数量的时钟时(在本实施例中是N＝7个时钟)，产生用于抽样/保持对应于一个时钟的扩展信号的抽样/保持控制信号。
在与时钟f1同步地把从抽样/保持控制电路2输出的抽样/保持控制信号向图5中的右面移位的同时，构成移位寄存器的触发电路3a至3f把信号输出到每个抽样/保持电路1a至1g。
假设抽样/保持电路1a根据抽样/保持控制信号抽样/保持了一个扩展信号。在这种情况下，抽样/保持电路1b抽样/保持了一个具有对应于时钟f1的一个周期的延迟的扩展信号。此外，抽样/保持电路1c抽样/保持了一个具有对应于时钟f1的一个周期的延迟的扩展信号。以这种方式，各个抽样/保持电路1a至1g与时钟f1同步地顺序执行抽样/保持操作。
因此，每次输入了等于乘法器数量的时钟时，抽样/保持控制电路2和触发电路3a至3f更新接收的新的扩展信号，并且保持在乘法器5a至5g的输入端。扩展码产生电路4与时钟f2同步地产生扩展码并且将它们输入到乘法器5a至5g。
乘法器5a至5g把从抽样/保持电路1a至1g输出的扩展信号与从扩展码产生电路4输出的每个对应信号的扩展码相乘。加法器6把来自乘法器5a至5g的各个相乘结果相加，并且输出得到的信号。
在对应于扩展码的长度(码长)的时间间隔中，来自扩展码产生电路4的扩展码至少一次与一个扩展信号同相，并且从加法器6获得一个相关峰值信号。当峰值检测器7检测到这个峰值时，扩展码控制电路45切换扩展码产生电路4中的触发电路之间的信号路径，以改变扩展码的移位方向。如果扩展码在一个方向上移位，当扩展码移位并且把相同的扩展码模式输入到乘法器5a至5g时，出现下一个相关峰值信号。这在对应于扩展码的长度的时间间隔中发生一次。本实施例具有一种每次峰值检测器7检测到一个峰值时，改变一个扩展码的移位方向的配置。因此，当获得一个相关峰值信号时，扩展码控制电路45改变扩展码的移位方向，并且把在相反方向上移位的扩展码输入到乘法器5a至5g。
在峰值检测器7检测到一个相关峰值信号的时刻与扩展码开始在相反方向上移位的时刻之间的延迟时间中，在移位方向改变之前，输入到乘法器5a至5g的扩展码保持在移位方向上移位。因此，在检测到相关峰值信号时获得的扩展码模式与在移位方向改变时输入到乘法器5a至5g的扩展码成为异相。但是，由于输入到乘法器5a至5g得扩展码开始在反方向上移位，因此，在改变移位方向后不久，扩展信号与扩展码同相，并且可以从加法器6获得下一个相关峰值信号。当峰值检测器7检测到下一个相关峰值信号时，扩展码控制电路45将扩展码的移位方向改变到相反方向。假设控制系统的响应速度很高，使得在扩展码与捕获信号峰值时的扩展码模式变成异相之前，扩展码得移位方向改变。在这种情况下，可以通过延迟一段预定时间周期，然后在反方向移位扩展码。
通过连续地重复类似控制，可以不管要使用的扩展码的长度，频繁地获得相关峰值信号。在这种配置中，根据峰值检测器7对峰值的检测，在扩展码产生电路4中改变扩展码的移位方向，可以独立于时钟信号f1和f2以及使用的扩展码地从加法器6获得相关峰值信号。
在这种配置中，根据从发射端发送的数字数据“1”和“0”，可以从加法器6得到正和负的相关值输出。一旦检测到来自加法器6的输出信号的峰值，峰值检测器7输出一个数字数据信号(基带信号)。加法器6的输出端(图5中的点A)的信号波形与图3A中所示的相同。峰值检测器7的输出端(图5中的点B)的信号波形与图3B中所示的相同。
利用不需要扩展信号与扩展码之间的同步控制的扩展码产生电路4，图5中的扩频解调器不需要外部部件和解扩展/解调扩展信号。因此，可以实现低功率扩频解调器。这又使得能够降低带有扩频解调器的便携无线电的功率和成本。此外，在本实施例中，从加法器6输出的峰值信号独立于时钟f1和f2以及使用的扩展码。这使得即使在要发送的数据信号具有高的数据时钟频率的情况下，也能解扩展解调，并且因此能够提高数据时钟频率。
第二实施例图10示出了根据本发明的第二实施例的扩频解调器。图10中的扩频解调器是由各与第一时钟f1同步地抽样/保持输入扩展信号的N个(在本实施例中，N＝7)抽样/保持电路8a至8g，与第二时钟f2同步地产生N个扩展码的扩展码产生电路9，将从抽样/保持电路8a至8g输出的信号乘以从扩展码产生电路9输出的每个对应信号的扩展码的N个乘法器10a至10g，将来自乘法器10a至10g的各输出信号相加的加法器11，和检测来自加法器11的输出信号的峰值并且根据检测的峰值解调数据信号的峰值检测器12构成的。
抽样/保持电路8a至8g、乘法器10a至10g、和加法器11构成了相关值计算部分1002。扩展码产生电路9形成了扩展码产生部分1001和扩展码产生控制部分1005。峰值检测器12形成了数据信号解调部分1003和峰值信号检测部分1004。
本实施例举例说明了设定N＝7，以把抽样/保持电路的数量设定为7，并且把乘法器的数量设定到7的情况。但是，N可以设定为任何等于或大于2的整数。
图11示出了本实施例中的扩展码产生电路9的配置的一个例子。扩展码产生电路9是由“异”电路91，构成与时钟f2同步地移位来自“异”电路91的输出的移位寄存器的触发电路92a至92g，和根据峰值检测器12的峰值检测控制对触发电路92a至92g的第二时钟f2的输入的时钟控制电路93构成的。在本实施例中，将来自触发电路92a至92g的输出输入到“异”电路91，并且把“异”电路91获得的计算结果反馈到触发电路92a的输入端，从而产生扩展码(在本实施例中是PN7)。
通过仅改变对“异”电路的输入组合或“异”电路的数量，就可以形成各种不同的扩展码。根据本实施例的上述说明，来自第三和第一触发电路的输出被输入到“异”电路，并且把它的输出反馈到第一触发电路92a，以输出扩展码“31”。为了输出扩展码“5432”，把来自第五、第四、第三和第二触发电路的输出输入到一个4-输入端“异”电路，并且把它的输出反馈到第一触发电路。如上所述，根据要输出的扩展码的码型，三个“异”电路可以接收来自四个触发电路的输入，并且计算它们，以输出得到的数据。
应当注意，当要增加抽样/保持电路8a至8g和乘法器10a至10g的数量时，可以相应地增加扩展码产生电路9的触发电路92的数量。在本实施例中，与第一实施例不同，抽样/保持电路8a至8g抽样/保持的信号是以输入的扩展信号相同的顺序排列的。因此，扩展码不需要以相反顺序重新排列，并且可以用在发射端用于扩展信号的扩展码相同的顺序排列从扩展码产生电路9输出的扩展码。
以下详细说明根据本实施例的扩频解调器的操作。抽样/保持电路8a至8g抽样/保持一个扩展信号，并且把得到的信号输入到乘法器10a至10g。此时，把抽样/保持电路8a至8g抽样/保持的扩展信号输入到乘法器10a至10g，并且把抽样/保持电路在下一个阶段在与扩展信号同步的时钟f1的周期输入和保持的扩展信号在时钟f1的周期移位。通过上述操作，将扩展信号延迟对应于时钟f1周期之后顺序地从抽样/保持电路8a至8g提供到乘法器10a至10g。在本实施例中，总是把每个都对应于7的码片速率的扩展信号从抽样/保持电路8a至8g输入到乘法器10a至10g。这个7-码片-速率的扩展信号与时钟f1同步地更新。每个乘法器10(10a至10g)的配置与第一实施例中每个乘法器5(5a至5g)的配置相同。
扩展码产生电路9与时钟f2(f2＞f1)同步地输出扩展码。从扩展码产生电路9的触发电路92a至92g输出的扩展码被输出到乘法器10a至10g。级联触发电路92a至92g，以形成移位寄存器。因此，将扩展码输出到每个乘法器10a至10g，同时与时钟f2同步地向图11中的右方移位。
乘法器10a至10g将从抽样/保持电路8a至8g输出的扩展信号与从扩展码产生电路9输出的每个对应信号的扩展码相乘。加法器11把来自乘法器10a至10g的相乘结果相加，并且输出得到的信号。加法器11的配置与第一实施例中加法器6的配置相同。
一旦检测到来自加法器11的输出信号的峰值，峰值检测器12输出数字数据信号(基带信号)。
如第一实施例中所述，当扩展信号与扩展码成为同相时，可以从加法器11获得一个相关峰值信号(被称为第一相关峰值信号)。当峰值检测器12检测到第一相关峰值信号时，时钟控制电路93停止向扩展码产生电路9的触发电路92a至92g输入时钟f2。通过这种操作，触发电路92a至92g保持扩展码而不移位。
在峰值检测器12检测到第一相关峰值信号的时刻与扩展码实际停止移位的时刻之间的延迟时间中，扩展信号与扩展码的相位以时钟f1和f2之间的频差保持变化。因此，当扩展码停止移位时，与第一相关峰值信号的检测时相比，扩展信号与扩展码之间产生相位差。扩展码的相位相对于扩展信号稍微超前。
由于即使在扩展码停止移位之后，扩展信号也与时钟f1同步地移位，因此扩展信号和扩展码的相位以f1的速度改变，并且相位相对于扩展码滞后的扩展信号向相位超前的方向移位。当扩展码停止移位时，扩展码的相位相对于扩展信号稍微超前。因此，在扩展码停止移位后不久，扩展信号与扩展码成为同相，并且从加法器11获得一个相关峰值信号(被称为第二相关峰值信号)。
当在时钟控制电路93根据第一相关峰值信号停止向扩展码产生电路9输入时钟f2之后，峰值检测器12检测到第二相关峰值信号时，时钟控制电路93恢复向扩展码产生电路9的触发电路92a至92g输入时钟f2。在峰值检测器12检测到第二相关峰值信号的时刻与扩展码的移位实际恢复的时刻之间的延迟时间中，扩展信号和扩展码的相位保持以时钟f1的频率改变。因此，当扩展码的移位恢复时，与第二相关峰值信号检测时相比，扩展信号与扩展码之间发生了相位差。扩展信号的相位相对于扩展码稍微超前。
在扩展码的移位恢复之后，扩展信号与扩展码的相位再次开始以时钟f1与f2之间的频差变化，从而使扩展信号的相位相对于扩展码稍微超前。当扩展码恢复移位时，扩展信号的相位相对于扩展码稍微超前。因此，在扩展码恢复移位之后不久，扩展信号与扩展码成为同相，并且从加法器11获得一个相关峰值信号(被称为第三相关峰值信号)。
当在时钟控制电路93根据第二相关峰值信号恢复向扩展码产生电路9输入时钟f2后，峰值检测器12检测到第三相关峰值信号时，时钟控制电路93停止向扩展码产生电路9输入时钟f2。
通过顺序地重复类似控制，可以频繁地获得相关峰值信号。如果控制系统的响应速度太快，可以设定停止和恢复提供时钟f2的延迟时间。
在图10的不带任何时钟控制电路的扩频解调器中，相关峰值信号的获得周期取决于时钟f1与f2之间的和频率或差频，或要使用的扩展码的长度。但是，在本实施例中，可以不依靠时钟f1和f2以及要使用的扩展码获得相关峰值信号。加法器11的输出(图10中的A点)的信号波形与图3A中所示的相同。从峰值检测器12输出的(图10中的B点)信号波形与图3B中所示的相同。
利用不需要扩展信号与扩展码之间的同步控制的扩展码产生电路9，图10中的扩频解调器不需要外部部件和解扩展/解调扩展信号。因此，可以实现低功率扩频解调器。这又使得能够降低带有扩频解调器的便携无线电的功率和成本。此外，在本实施例中，从加法器11输出的相关峰值信号不依赖时钟f1和f2以及要使用的扩展码。这使得即使在要发射的数据信号具有高的数据时钟频率时，也能解扩展解调，因此能够提高数据时钟频率。
构成本实施例以在每次检测到来自加法器11的相关峰值信号时，停止/恢复向扩展码产生电路9的触发电路92a至92g输入时钟f2。但是，如下可以获得相同的效果。当检测到一个相关峰值信号时，停止向扩展码产生电路9的触发电路92a至92g输入时钟f2。在预定的时间周期之后，不用检测下一个相关峰值信号而自动地恢复时钟f2的输入。
此外，在本实施例中，扩展信号和扩展码的相位以时钟f1与f2之间的差频改变。这是由于扩展信号和扩展码在相同方向上移位。如果它们在相反方向移位，那么扩展信号和扩展码的相位以时钟f1和f2的和频率改变。
第三实施例在第三实施例中，根据第一实施例的扩频解调器的配置中的接收时钟f2并且产生扩展码的扩展码产生电路4和扩展码控制电路45是由诸如PLD(可编程逻辑器件)和DSP(数字信号处理器)之类的器件构成的。
在这种情况下，要使用的扩展码的长度是15(PN15)。当要使用的扩展码长度(15)与本实施例中的扩频解调器中的乘法器的数量(7)大大不同时，在本实施例中产生如下问题。参考图12A和12B详细说明这个问题。抽样/保持电路1a至1g以f1×7的周期，抽样/保持具有15的代码长度的扩展码的对应于7的代码长度的部分。图12A示出了扩展信号如何变化。参考图12A，“1”指示第一扩展信号，“2”指示第二扩展信号，也就是说，每个扩展码用一个数字来表示。如图12A中所示，顺序抽样/保持的扩展信号以f1×7的周期一个接一个地改变，并且把得到的信号输入到乘法器5a至5g。
扩展码产生电路4输出具有15的代码长度的扩展码的对应于7的代码长度的部分。如图12B中所示，此时输出的扩展码与时钟f2同步地移位。在这种情况下，如图12A和12B中所示，在把扩展信号“1”至“7”输入到乘法器5a至5g之后，在下一个时钟定时把扩展信号“8”至“7”输入到乘法器5a至5g。与此相反，在把扩展码“1”至“7”输入到乘法器5a至5g之后，在下一个时钟定时把扩展码“15”至“6”输入到乘法器5a至5g。即，代码不同地改变。因此，即使当检测到一个信号峰值而改变扩展码的移位方向时，要花费很长的时间使扩展码与扩展信号彼此一致。即，不会很快出现下一个信号峰值。
因此，本实施例具有一种通过DSP、PLD之类的器件产生相应的扩展码，并且输入到乘法器5a至5g的配置。在这种配置中，可以从要使用的扩展码的长度和乘法器的数量知道要抽样/保持的扩展信号模式中的变化。因此，在捕获到一个信号峰值时，通过DSP和PLD之类的器件控制输入到乘法器的扩展码模式的变化，从而使扩展码与扩展信号一致，并且把得到的扩展码输入到对应乘法器。通过这种操作，紧接着获得信号峰值之后，可以获得下一个信号峰值。即使使用的扩展码在数量上与乘法器不同，也可以通过上述控制方法频繁地获得信号峰值。这使得即使数据时钟频率高时，也能够执行解扩展解调。
应当注意，第一实施例中的扩展码控制电路45和抽样/保持电路2，以及第二实施例中的扩展码产生电路9和时钟控制电路93的触发电路和“异”电路可以是由DSP和PLD之类的器件构成的。
第四实施例图13示出了根据本发明第四实施例的扩频解调器。在这个实施例中，将比较器电路13添加到根据第二实施例的扩频解调器中。图13中的扩频解调器包括与第一时钟f1同步地将输入的扩展信号转换成一个1比特的数字信号的比较器电路13，作为用于输出通过把来自比较器电路13的输出信号延迟时钟f1的1到(N-1)周期(N是一个等于或大于2的整数；在本实施例中是7)得到的(N-1)个信号的寄存电路的触发电路14a至14f，与第二时钟f2同步地产生N个与发射端用于扩展基带信号的扩展码相同的扩展码的扩展码产生电路16，把从比较器电路13和触发电路14a至14f输出的信号与从扩展码产生电路16输出的每个相应信号的扩展码相乘的N个乘法器15a至15g，把来自乘法器15a至15g的各个输出信号相加的加法器17，和检测从加法器17输出的信号的峰值并且根据检测的峰值解调数据信号的峰值检测器18。
比较器电路13、作为寄存电路的触发电路14a至14f、乘法器15a至15g、和加法器17构成了图1中的相关值计算部分1002。扩展码产生电路16形成了扩展码产生部分1001和扩展码产生控制部分1005。峰值检测器18形成了数据信号解调部分1003和信号检测部分1004。
本实施例举例说明了设定N＝7以把乘法器的数量设定到N＝7的情况。但是，N可以是任何等于或大于2的整数。
以下详细说明根据本实施例的扩频解调器的操作。比较器电路13根据预定阈值在时钟f2的周期确定输入扩展信号的信号电平，并且把扩展信号转换成高或低电平的1比特的数字数据，以输出它。将这个从比较器电路13输出的信号提供到触发电路14a和乘法器15a。
触发电路14a把来自比较器电路13的输出信号延迟时钟f1的一个周期，并且把信号输出到触发电路14b和乘法器15b。触发电路14b至14e用上述的相同方式操作。触发电路14f把来自触发电路14e的输出信号延迟时钟f1的一个周期，并且把信号输出到乘法器15g。
通过上述的操作，把从比较器电路13输出的信号提供到乘法器15a，并且通过每个触发电路14a至14f延迟时钟f1的一个周期。然后，把得到的信号顺序地提供到乘法器15a至15g。
在本实施例中，总是从比较器电路13和六个触发电路14a至14f把每个对应于7的码片速率的扩展信号输入到乘法器15a至15g。与时钟f1同步地更新从比较器电路13和触发电路14a至14f输出的7码片速率的扩展信号。比较器电路13总是以时钟f1的定时输出一个新的扩展信号。
扩展码产生电路16的配置与图11中所示的第二实施例中的扩展码产生电路9的配置相同。每次检测到一个来自加法器17的相关峰值信号，停止/恢复对扩展码产生电路16的触发电路(图11中的92a至92g)的时钟f2输入。
乘法器15a至15g把从比较器电路13和触发电路14a至14f输出的扩展信号与从扩展码产生电路16输出的每个相应信号的扩展码相乘。加法器17把来自乘法器15a至15g的相乘结果相加，并且输出得到的信号。峰值检测器18检测来自加法器17的输出信号的峰值，以输出一个数字数据信号(基带信号)。
在本实施例中，提供比较器电路13使得能够利用数字电路形成N个乘法器15a至15g，加法器17，峰值检测器18，和作为寄存电路的触发电路14a至14f。这使得能够容易地设计扩频解调器，和实现减小尺寸的扩频解调器。
构成本实施例以在每次检测到来自加法器17的一个相关峰值信号时，停止/恢复向扩展码产生电路16的触发电路输入时钟f2。但是，可以如下获得相同的效果。当检测到一个相关峰值信号时，停止对扩展码产生电路16的触发电路输入时钟f2。在一个预定时间周期之后，不用检测下一个相关峰值信号，自动地恢复时钟f2的输入。
此外，可以使用图8中所示的第一实施例中的扩展码产生电路4的配置作为扩展码产生电路16的配置。在这种情况下，如果扩展码的长度与寄存器长度不同，那么可以如第三实施例中那样，使用DSP。在这种情况下，每次通过峰值检测器18检测到一个峰值时，交替地切换向乘法器15a至15g输入来自第一扩展码产生电路的第一扩展码，和向乘法器15a至15g输入来自第二扩展码产生电路的第二扩展码。
第五实施例图14示出了根据本发明第五实施例的扩频解调器。在这个实施例中，将一个极性转换电路101添加到根据第一实施例的扩频解调器。图14中的扩频解调器包括各抽样/保持输入的扩展信号的N个(N是一个等于大于2的整数；在本实施例中是7)抽样/保持电路1a至1g，接收第一时钟f1并且控制抽样/保持电路1a至1g顺序地执行抽样/保持操作的抽样/保持控制电路2，构成与时钟f1同步地移位来自抽样/保持控制电路2的输出信号的移位寄存器的触发电路3a至3f，与第二时钟f2同步地产生N个扩展码的扩展码产生电路4，在执行极性转换从而使每个输出的扩展码在时钟f2的一个周期期间表现出两种极性状态，即，倒转状态和非倒转状态时，以扩频解调器接收它们的顺序，输出从扩展码产生电路4输出的对应于较新或较旧的扩展信号的接近N个扩展码的一半的扩展码，并且不加任何改变地输出其余接近一半的代码的极性转换电路101，把从抽样/保持电路1a至1g输出的扩展信号与从极性转换电路101输出的每个对应信号的扩展码相乘的N个乘法器5a至5g，把来自乘法器5a至5g的各个输出信号相加的加法器5，和检测来自加法器6的输出信号的峰值并且根据检测的峰值解调数据信号(基带信号)的峰值检测器7。
抽样/保持电路1a至1g、抽样/保持控制电路2、触发电路3a至3f、和加法器6构成了图1中的相关值计算部分1002。扩展码产生电路4和极性转换电路101形成了扩展码产生部分1001和扩展码产生控制部分1005。峰值检测器7形成了数据信号解调部分1003和峰值信号检测部分1004。
这个实施例举例说明了设定N＝7以将抽样/保持电路1a至1g的数量和乘法器5a至5g的数量设定到N＝7，和把触发电路3a至3f的数量设定到(N-1)＝6的情况。但是，可以把N设定成任何等于或大于2的整数。
以下详细说明本实施例的扩频解调器的操作。
抽样/保持电路1a至1g，抽样/保持控制电路2，和触发电路3a至3f的操作与第一实施例中的相同。
扩展码产生电路4的配置与图8中所示第一实施例中的相同。但是，与把来自开关44a至44g的输出直接输入到乘法器5a至5g的第一实施例不同，在本实施例中，把来自开关44a至44g的输出通过极性转换电路101输入到乘法器5a至5g。
乘法器5a至5g把从抽样/保持电路1a至1g输出的扩展码与从扩展码产生电路4通过极性转换电路101输出的每个对应信号的扩展码相乘。加法器6把通过乘法器5a至5g得到的各个相乘结果相加，并且输出得到的信号。峰值检测器7检测来自加法器6的输出信号的峰值，以输出一个数字数据信号(基带信号)。
在不通过极性转换电路101执行极性转换的配置中，即，第一实施例的扩频解调器的配置中，当传输数据进行转变时，发生峰值检测失败，导致一个检测失败周期。也就是说，在第一实施例中，当如图15B中所示，在峰值检测器7的输出端(图5中的点B)，一个数据信号进行从“1”到“0”的转变时，如图15A中所示，一个对应于已经出现在加法器6的输出端(图5中的点A)的数据信号“1”的正峰值P1被中断，并且出现对应于数据信号“0”的负峰值P0要经过一定的时间。结果，在解调的数据信号中产生大的抖动。这也妨碍了提高传输能力。
与此相反，在本实施例中，在扩展码产生电路4和乘法器5a至5g之间提供了极性转换电路101。在执行极性转换从而使每个输出的扩展码在第二时钟f2的一个周期期间表现出两种极性状态，即，倒转和非倒转状态时，极性转换电路101以接收顺序把从扩展码产生电路4输出的对应于较新或较旧扩展信号的接近N个扩展码的一半的扩展码输出，并且不加任何改变地输出N个扩展码的其余代码。
极性转换电路101根据第三时钟f3操作。图16A和16B示出了第二和第三时钟f2和f3的时序的一个例子。时钟f2和f3彼此同步。从扩展码产生电路4输出的N个扩展码的状态与时钟f2同步变化。图16C示出了扩展码的状态与时钟f2同步地改变到“A”，“B”，“C”，“D”，“E”，“F”，“G”，“H”…的情况。
当时钟f3从“0”改变到“1”时，极性转换电路101把接近一半的扩展码的极性状态从非倒转状态(图16D中的“+”)改变到倒转状态(图16D中的“-”)，并且当时钟f3从“1”改变到“0 ”时，把接近一半的扩展码的极性状态从倒转状态改变到非倒转状态。也就是说，为了使接近一半的扩展码在时钟f2的一个周期中表现出两种极性状态，即，倒转状态和非倒转状态，如此设定时钟f2和f3的定时，以便使时钟f3在时钟f2的一个周期中，从“0”改变到“1”，或从“1”改变到“0”。
在本实施例中，时钟f3是时钟f2的1/2。但是，时钟f3可以等于时钟f2或大于时钟f2，只要在时钟f2的一个周期中，接近一半的扩展码中的每个表现出两种极性状态，即，倒转状态和非倒转状态。
当N是一个偶数时，上述接近一半的数可以是N除以2的整数商。但是，如果N是一个奇数，那么接近一半的数可以通过把N除以2的商加上1得到的值，或从商减去1得到的值。例如，如果N＝7，那么接近一半的数是3或4。
当抽样/保持电路1d保持着最新的扩展信号时，如果抽样/保持电路是以扩展信号的反时间顺序排列的，那么可以用1d，1c，1b，1a，1g，1f和1e的顺序排列它们。因此，对应于较新扩展信号的接近一半的扩展码是对应于乘法器5d，5c，5b和5a的扩展码(当接近一半的数是4时)，或对应于乘法器5d，5c，和5b的扩展码(当接近一半的数是3时)。当最新扩展信号是由抽样/保持电路1a保持着的时候，上述扩展码是对应于乘法器5a，5g，5f和5e的扩展码(当接近一半的数是4时)，或是对应于乘法器5a，5g和5f的扩展码(当接近一半的数是3时)。
当最新扩展信号是由抽样/保持电路1d保持着的时候，如果抽样/保持电路是以扩展信号的反时间顺序排列的，那么它们可以以1e，1f，1g，1a，1b，1c和1d的顺序排列。因此，对应于较旧扩展信号的接近一半的扩展码是对应于乘法器5e，5f，5g，和5a的扩展码(当接近一半的数是4时)，或对应于乘法器5e，5f，和5g的扩展码(当接近一半的数是3时)。当最新扩展信号是由抽样/保持电路1a保持着的时候，上述扩展码是对应于乘法器5b，5c，5d和5e的扩展码(当接近一半的数是4时)，或是对应于乘法器5b，5c和5d的扩展码(当接近一半的数是3时)。
以这种方式，通过保持着最新扩展信号的抽样/保持电路的位置确定受到极性转换电路101的极性转换的接近一半的扩展码。因此，极性转换电路101根据从抽样/保持控制电路2和抽样/保持电路3a至3f输出的抽样/保持控制信号，检查保持着最新扩展信号的抽样/保持电路的位置，并且根据这个位置确定对应于较新或较旧扩展信号的接近一半的扩展码。
图17A和17B示出了图14中点A和B的特征信号波形。图17A和17B示出了经过极性转换电路101转换的接近一半的扩展码对应于接近较旧的一半的扩展信号的情况。如图17B中所示，当来自峰值检测器7的输出端(图14中的点B)的数据信号进行从“1”到“0”的转变时，与图15A和15B中所示的其中没有经过极性转换电路101执行极性转换的情况相比，在加法器6的输出端(图14中的点A)较早地出现了对应于数据信号“0”的负峰值P0’(图17A)。原因如下。在数据信号从“1”到“0”转变的同时，接近较新一半的扩展信号已经改变到“0”，而接近较旧一半的扩展信号保留在“1”。但是，执行对应于接近较旧一半扩展信号的扩展码的极性转换实际上将把接近较旧一半的扩展信号改变到“0”。由于同样的原因，当数据信号从“0”转变到“1”时，与没有通过极性转换电路101执行极性转换的情况相比，在加法器6的输出端较早地出现对应于数据信号“1”的正峰值。
图18A和18B示出了经过极性转换电路101转换的接近一半的扩展码对应于接近较新的一半的扩展信号的情况下的信号波形。如图18B中所示，当从峰值检测器7输出的数据信号进行从“1”到“0”的转变时，与没有经过极性转换电路101进行极性转换的情况不同，一个对应于数据信号“1”的新的正峰值P1’出现在加法器6的输出端(图18A)。这是由于，当极性转换对应于接近较新的一半的扩展信号的扩展码时，接近较新的一半的扩展信号实际上改变到“1”。出于同样的原因，当数据信号进行从“0”到“1”的转变时，与没有经过极性转换电路101执行极性转换的情况不同，一个对应于数据信号“0”的新的负峰值出现在加法器6的输出端。
通过使用不需要扩展信号与扩展码之间的同步控制的扩展码产生电路4，图14中的扩频解调器不需要外部部件和解扩展/解调扩展信号。因此，可以实现低功率扩频解调器。这又使得能够降低带有扩频解调器的便携无线电的功率和成本。此外，在本实施例中，从加法器6输出的相关峰值信号不依赖时钟f1和f2以及使用的扩展码。这使得即使要发送的数据信号具有高的数据时钟频率时，也能够解扩展解调，因此能够提高数据时钟频率。此外，在本实施例中，提供极性转换电路101使得即使在数据信号从“1”改变到“0”时或从“0”改变到“1”时，总能在加法器6的输出端出现一个峰值，因此不会发生检测失败。结果，在本实施例中，大大减小了数据信号中的抖动。
第六实施例图19示出了根据本发明第六实施例的扩频解调器。与图14中相同的参考号在图19中代表相同的部件。在这个实施例中，改变了第五实施例的扩频解调器中的极性转换电路的安装位置。在本实施例中，将极性转换电路102提供在乘法器5a至5g与乘法器6之间。
抽样/保持电路1a至1g，抽样/保持控制电路2，触发电路3a至3f，乘法器5a至5g，乘法器6，和极性转换电路102构成了图1的相关值计算部分1002。扩展码产生电路4形成了扩展码产生部分1001和扩展码产生控制部分1005。峰值检测器7形成了数据信号解调部分1003和峰值信号检测部分1004。
在执行极性转换从而使每个输出信号在第二时钟f2的一个周期期间表现出两种极性状态，即，倒转状态和非倒转状态时，极性转换电路102以扩频解调器接收扩展信号的顺序，输出来自乘法器5a至5g的、对应于较新或较旧的扩展信号的、N个乘法器输出信号中接近一半的的信号，并且没有任何改变地输出N个乘法器输出信号中的其余信号。与第五实施例中相同，极性转换电路102根据第三时钟f3操作，并且根据从抽样/保持控制电路2和触发电路3a至3f输出的抽样/保持控制信号，检查保持着最新扩展信号的一个抽样/保持电路的位置，并且根据这个位置，确定对应于较新或较旧扩展信号的接近一半的乘法器输出信号。
因此，在本实施例中，可以获得与第五实施例相同的效果。
第七实施例图20示出了根据本发明第七实施例的扩频解调器。与图14中相同的参考号在图20中代表相同的部件。在这个实施例中，改变了第五实施例的扩频解调器中的极性转换电路的安装位置。在本实施例中，把极性转换电路103提供在抽样/保持电路1a至1g和乘法器5a至5g之间。
抽样/保持电路1a至1g，抽样/保持控制电路2，触发电路3a至3f，乘法器5a至5g，乘法器6，和极性转换电路102构成了图1中的相关值计算部分1002。扩展码产生电路4形成了扩展码产生部分1001和扩展码产生控制部分1005。峰值检测器7形成了数据信号解调部分1003和峰值信号检测部分1004。
在执行极性转换从而使每个输出信号在第二时钟f2的一个周期中表现出两种极性状态，即，倒转状态和非倒转状态时，极性转换电路103以扩频解调器接收扩展信号的顺序，输出来自抽样/保持电路1a至1g的、对应于较新或较旧的扩展信号的、N个抽样/保持输出信号中接近一半的信号，并且没有任何改变地输出N个抽样/保持输出信号中的其余信号。与第五实施例中相同，极性转换电路103根据第三时钟f3操作，并且根据从抽样/保持控制电路2和触发电路3a至3f输出的抽样/保持控制信号，检查保持着最新扩展信号的抽样/保持电路的位置，并且根据这个位置，确定对应于较新或较旧扩展信号的接近一半的抽样/保持输出信号。因此，在本实施例中，可以获得与第五实施例相同的效果。
在第五至第七实施例中，为了获得扩展信号与扩展码之间的相关，根据抽样/保持电路1a至1g抽样/保持的扩展信号的排列顺序，颠倒扩展码的排列顺序。但是，抽样/保持电路1a至1g抽样/保持的信号可以以输入扩展信号的相同排列顺序排列。为了以输入扩展信号相同的排列顺序排列抽样/保持信号，可以把图14，19和20中所示的电路以这样的方式相互连接，使得把来自抽样/包括控制电路2的输出输入到触发电路3f，来自触发电路3f的输出输入到触发电路3e，来自触发电路3e的输出输入到触发电路3d，来自触发电路3d的输出输入到触发电路3c，来自触发电路3c的输出输入到触发电路3b，和来自触发电路3b的输出输入到触发电路3a。在这种情况下，不需要颠倒扩展码的排列顺序，并且从第一扩展码产生电路40-1输出的第一扩展码的排列顺序可以与发射端用于扩展基带信号的扩展码的排列顺序相同。
第八实施例图21示出了根据本发明第八实施例的扩频解调器。在这个实施例中，将极性转换电路104添加到第二实施例的扩频解调器中。图21中的扩频解调器包括各与第一时钟f1同步地抽样/保持一个输入扩展信号的N个(在本实施例中，N＝7)抽样/保持电路8a至8g，与第二时钟f2同步地产生N个扩展码的扩展码产生电路9，在执行极性转换从而使每个输出信号在第二时钟f2的一个周期中表现出两种极性状态，即，倒转状态和非倒转状态时，以扩频解调器接收它们的顺序，输出从扩展码产生电路9输出的、对应于较新或较旧的扩展信号的N个扩展码中接近一半的扩展码并且没有任何改变地输出其余接近一半的代码的极性转换电路104，把从抽样/保持电路8a至8g输出的信号与从极性转换电路104输出的每个对应信号的扩展码相乘的N个乘法器10a至10g，把来自乘法器10a至10g的各个输出信号相加的加法器11，和检测来自加法器11的输出信号的峰值并且根据检测的峰值解调数据信号的峰值检测器12。
抽样/保持电路8a至8g，乘法器10a至10g，加法器11构成了图1中的相关值计算部分1002。扩展码产生电路9和极性转换电路104形成了扩展码产生部分1001和扩展码产生控制部分1005。峰值检测器12形成了数据信号解调部分1003和峰值信号检测部分1004。
本实施例举例说明了设置N＝7，以把抽样/保持电路的数量和乘法器的数量设定到7的情况。但是，可以把N设定到等于或大于2的任何整数。
以下详细说明本实施例的扩频解调器的操作。抽样/保持电路8a至8g的操作与第二实施例中相同。
扩展码产生电路9的配置与图11中所示的第二实施中的相同。但是，与其中把来自触发电路92a至92g的输出直接输入到乘法器10a至10g的第二实施例不同，在本实施例中，将来自触发电路92a至92g的输出通过极性转换电路104输入到乘法器10a至10g。在本实施例中，与第五至第七实施中不同，将抽样/保持电路8a至8g抽样/保持的信号以输入的扩展信号相同的顺序排列。因此，不需要颠倒扩展码的排列顺序，并且从扩展码产生电路9输出的扩展码的排列顺序可以与发射端用于扩展基带信号的扩展码的排列顺序相同。
在执行极性转换从而使每个输出信号在第二时钟f2的一个周期中表现出两种极性状态，即，倒转状态和非倒转状态时，极性转换电路104以扩频解调器接收它们的顺序，输出从扩展码产生电路9输出的、对应于较新或较旧的扩展信号的N个扩展码中接近一半的扩展码，并且没有任何改变地输出N个扩展码的其余代码。
在本实施例中，总是把最新扩展信号保持在抽样/保持电路8a中，并且总是把最旧扩展信号保持在抽样/保持电路8g中。因此，对应于较新扩展信号的接近一半的扩展码是对应于乘法器10a，10b，10c和10d的扩展码(当接近一半的数是4时)，或对应于乘法器10a，10b和10c的扩展码(当接近一半的数是3时)。对应于较旧扩展信号的接近一半的扩展码是对应于乘法器10g，10f，10e和10d的扩展码(当接近一半的数是4时)，或对应于乘法器10g，10f和10e的扩展码(当接近一半的数是3时)。如同第五实施例中一样，极性转换电路104根据第三时钟f3操作。
乘法器10a至10g将从抽样/保持电路8a至8g输出的扩展信号与从极性转换电路104输出的每个相应信号的扩展码相乘。加法器11把来自乘法器10a至10g的各个相乘结果相加，并输出得到的信号。峰值检测器12检测来自加法器11的输出信号的峰值，以输出一个数字数据信号(基带信号)。加法器11的输出端(图21中的点A)的特征信号波形与图17A和18A中所示的相同，并且在峰值检测器12的输出端(图21中的点B)的特征信号波形与图17B和18B中所示的相同。
根据本实施例，如同第五实施例中一样，可以不执行扩展信号与扩展码之间的同步控制地执行解扩展解调。此外，在本实施例中，由于来自加法器11的相关峰值信号不依赖时钟f1和f2以及使用的扩展码，所以可以提高要发送的信号的数据率。此外，在本实施例中，由于即使当一个数据信号从“1”改变到“0”或从“0”改变到“1”时，总在加法器11的输出端出现一个峰值，因此，不会发生检测失败。结果，在本实施例中，可以大大减小数据信号中的抖动。
第九实施例图22示出了根据本发明第九实施例的扩频解调器。与图21中相同的参考号在图22中代表相同的部件。在该实施例中，改变了第八实施例的扩频解调器中的极性转换电路的安装位置。在本实施例中，把极性转换电路105提供在乘法器10a至10g与加法器11之间。
抽样/保持电路8a至8g，乘法器10a至10g，加法器11，和极性转换电路105构成了图1中的相关值计算部分1002。扩展码产生电路9形成了扩展码产生部分1001和扩展码产生控制部分1005。峰值检测器12形成了数据信号解调部分1003和峰值信号检测部分1004。
在执行极性转换从而使每个输出信号在第二时钟f2的一个周期中表现出两种极性状态，即，倒转状态和非倒转状态时，极性转换电路105以扩频解调器接收它们的顺序，输出来自乘法器10a至10g的、对应于较新或较旧的扩展信号的N个乘法器输出信号中的接近一半的信号，并且没有任何改变地输出N个乘法器输出信号的其余信号。如同第八实施例中一样，极性转换电路105根据第三时钟f3操作。来自乘法器10a至10g的N个乘法器输出信号中的对应于较新扩展信号的接近一半的信号是来自乘法器10a，10b，10c和10d的输出信号(当接近一半的数是4时)，或来自乘法器10a，10b和10c的输出信号(当接近一半的数是3时)。对应于较旧扩展信号的接近一半的乘法器输出信号是来自乘法器10g，10f，10e和10d的输出信号(当接近一半的数是4时)，或来自乘法器10g，10f和10e的输出信号(当接近一半的数是3时)。
以这种方式，如同在本实施例中一样，可以获得与第八实施例相同的效果。
第十实施例图23示出了根据本发明第十实施例的扩频解调器。与图21中相同的参考号在图23中代表相同的部件。在本实施例中，改变了第八实施例的扩频解调器中的极性转换电路的安装位置。在本实施例中，把极性转换电路106提供在抽样/保持电路8a至8g与乘法器10a至10g之间。
抽样/保持电路8a至8g，乘法器10a至10g，加法器11，和极性转换电路106构成了图1中的相关值计算部分1002。扩展码产生电路9形成了扩展码产生部分1001和扩展码产生控制部分1005。峰值检测器12形成了数据信号解调部分1003和峰值信号检测部分1004。
在执行极性转换从而使每个输出信号在第二时钟f2的一个周期中表现出两种极性状态，即，倒转状态和非倒转状态时，极性转换电路106以扩频解调器接收它们的顺序，输出来自抽样/保持电路8a至8g的、对应于较新或较旧的扩展信号的N个抽样/保持输出信号中的接近一半的信号，并且没有任何改变地输出N个抽样/保持输出信号的其余信号。如同第八实施例中一样，极性转换电路106根据第三时钟f3操作。来自抽样/保持电路8a至8g的N个抽样/保持输出信号中的对应于较新扩展信号的接近一半的信号是来自抽样/保持电路8a，8b，8c和8d的输出信号(当接近一半的数是4时)，或来自抽样/保持电路8a，8b和8c的输出信号(当接近一半的数是3时)。对应于较旧扩展信号的接近一半的抽样/保持输出信号是来自抽样/保持电路8g，8f，8e和8d的输出信号(当接近一半的数是4时)，或来自抽样/保持电路8g，8f和8e的输出信号(当接近一半的数是3时)。
以这种方式，如在本实施例中一样，可以获得与第八实施相同的效果。
如果扩展码的长度与寄存器长度不同，那么可以如第三实施例中一样，在第五至第七实施例中使用DSP作为扩展码产生电路9和时钟控制电路93。
第十一实施例图24示出了根据本发明第十一实施例的扩频解调器。在这个实施例中，将极性转换电路107添加到第四实施例的扩频解调器中。图24中的扩频解调器包括与第一时钟f1同步地将输入扩展信号转换成一个1比特数字信号的比较器电路13，作为用于输出通过把来自比较器电路13的输出信号延迟时钟f1的1至(N-1)周期(N是一个等于或大于2的整数；在本实施例中是7)获得的(N-1)个信号的寄存电路的触发电路14a至14f，与第二时钟f2同步地产生N个与在发射端用于扩展基带信号的扩展码相同的扩展码的扩展码产生电路16，在执行极性转换从而使每个输出信号在第二时钟f2的一个周期中表现出两种极性状态，即，倒转状态和非倒转状态，时，以扩频解调器接收它们的顺序，输出从扩展码产生电路16输出的、对应于较新或较旧的扩展信号的N个扩展码中接近一半的扩展码，并且没有任何改变地输出其余接近一半的代码的极性转换电路107，将从比较器电路13和触发电路14a至14f输出的信号与从极性转换电路107输出的扩展码相乘的N个乘法器15a至15g，把来自乘法器15a至15f的各个输出信号相加的加法器17，和检测来自加法器17的输出信号的峰值并且根据检测的峰值解调数据信号的峰值检测器18。
比较器电路13，触发电路14a至14f，乘法器15a至15g，和加法器17构成了图1中的相关值计算部分1002。扩展码产生电路16和极性转换电路107形成了扩展码产生部分1001和扩展码产生控制部分1005。峰值检测器18形成了数据信号解调部分1003和峰值信号检测部分1004。
本实施例举例说明了设定N＝7，以将乘法器的数量设定到N＝7的情况。但是，可以把N设定到任何等于或大于2的整数。
以下详细说明本实施例的扩频解调器的操作。比较器13和触发电路14a至14f的操作与第四实施例中的相同。
如同第四实施例一样，扩展码产生电路16的配置可以与图11中所示的第二实施例中的扩展码产生电路9的一样，或者与图8中所示的第一实施例中的扩展码产生电路4的一样。
乘法器15a至15g将从比较器13和触发电路14a至14f输出的扩展信号与通过极性转换电路107从扩展码产生电路16输出的每个对应信号的扩展码相乘。加法器17将来自乘法器15a至15g的各个相乘结果相加，并且输出得到的信号。峰值检测器18检测来自加法器17的输出信号的峰值，以输出一个数字数据信号(基带信号)。
在不经过极性转换电路107执行极性转换的配置中，即，第四实施例的扩频解调器中，当发送数据进行转变时，出现峰值检测失败，导致如第一实施例中那样的检测失败周期。
与此相反，在本实施例中，在扩展码产生电路16与乘法器15a至15g之间提供了极性转换电路107。在执行极性转换从而使每个输出扩展码在第二时钟f2的一个周期中表现出两种极性状态，即，倒转状态和非倒转状态时，极性转换电路107以接收的顺序，输出从扩展码产生电路16输出的N个扩展码中接近一半的对应于较新或较旧的扩展信号的扩展码，并且没有任何改变地输出N个扩展码的其余代码。极性转换电路107的这种操作与图21中所示的第八实施例中的极性转换电路104的操作相同。
在本实施例中，比较器13总是输出最新扩展信号，并且触发电路14f总是输出最旧扩展信号。因此，对应于较新扩展信号的接近一半的扩展码是对应于乘法器15a，15b，15c和15d的扩展码(当接近一半的数是4时)，或是对应于乘法器15a，15b和15c的扩展码(当接近一半的数是3时)。对应于较旧扩展信号的接近一半的扩展码是对应于乘法器15g，15f，15e和15d的扩展码(当接近一半的数是4时)，或是对应于乘法器15g，15f和15e的扩展码(当接近一半的数是3时)。
图25A和25B示出了在图24中的点A和B的特征信号波形。图25A和25B示出了经过极性转换电路107极性转换的接近一半的扩展码对应于接近扩展信号的较旧的一半的情况。如图25B中所示，当来自峰值检测器18的输出端(图24中的B点)的数据信号进行从“1”到“0”的转变时，与没有经过极性转换电路107进行极性转换的图15A和15B中所示的情况相比，较早地在加法器17的输出端(图24中的点A)出现对应于数据信号“0”的负峰值P0’。同样地，当数据信号进行从“0”到“1”的转变时，与没有经过极性转换电路107执行极性转换的情况相比，在加法器17的输出端较早地出现对应于数据信号“1”的正峰值。
图26A和26B示出了经过极性转换电路107极性转换的接近一半扩展码对应于接近较新的一半扩展信号的情况下的信号波形。如图26B中所示，当从峰值检测器8输出的数据信号进行从“1”到“ 0”的转变时，与没有经过极性转换电路107极性转换的情况不同，在加法器6的输出端出现一个对应着数据信号“1”的新的正峰值P1’(图26A)。同样，当数据信号进行从“0” 到“1”的转变时，与没有经过极性转换电路107进行极性转换的情况不同，在加法器17的输出端出现一个对应于数据信号“0”的新负峰值。
根据图24中的扩频解调器，可以不执行扩展信号与扩展码之间的同步控制地执行解扩展解调。此外，在本实施例中，由于来自加法器17的相关峰值信号不依赖时钟f1和f2以及使用的扩展码，所以可以提高要发送的信号的数据率。此外，提供比较器电路13使得能够利用数据电路形成N个乘法器15a至15g，加法器17，峰值检测器18和寄存电路。这使得能够容易地设计扩频解调器，和实现减小扩频解调器的尺寸。此外，在本实施例中，提供极性转换电路107使得即使在数据信号从“1”改变到“0”或从“ 0”改变到“1”时，总是能够在加法器17的输出端出现一个峰值，因此不会发生检测失败。结果，在本实施例中，可以大大减小数据信号中的抖动。
第十二实施例图27示出了根据本发明第十二实施例的扩频解调器。与图24中相同的参考号在图27中代表相同的部件。在这个实施例中，改变了第十一实施例的扩频解调器的极性转换电路的安装位置。在本实施例中，将极性转换电路108提供在乘法器15a至15g与加法器17之间。
比较器13，作为寄存电路的触发电路14a至14f，乘法器15a至15g，加法器17，和极性转换电路108构成了图1中的相关值计算部分1002。扩展码产生电路16形成了扩展码产生部分1001和扩展码产生控制部分1005。峰值检测器18形成了数据信号解调部分1003和峰值信号检测部分1004。
在执行极性转换从而使每个输出信号在时钟f2的一个周期中表现出两种极性，即，倒转极性和非倒转极性时，极性转换电路108以扩频解调器接收它们的顺序，输出来自乘法器15a至15g的N个乘法器输出信号中接近一半的对应于较新或较旧扩展信号的乘法器输出信号，并且不加任何改变地输出N个乘法器输出信号的其余信号。如同第十一实施例一样，极性转换电路108根据第三时钟f3操作。
来自乘法器15a至15g的N个乘法器输出信号中的对应于较新扩展信号的接近一半的乘法器输出信号是来自乘法器15a，15b，15c和15d的输出信号(当接近一半的数是4时)，或是来自乘法器15a，15b和15c的输出信号(当接近一半的数是3时)。对应于较旧扩展信号的接近一半的乘法器输出信号是来自乘法器15g，15f，15e和15d的输出信号(当接近一半的数是4时)，或是来自乘法器15g，15f和15e的输出信号(当接近一半的数是3时)。
以这种方式，如在本实施例中，可以获得与第十一实施例中相同的效果。
第十三实施例图28示出了根据本发明第十三实施例的扩频解调器。与图24中相同的参考号在图28中代表相同部件。在这个实施例中，改变了第十一实施例的扩频解调器中的极性转换电路的安装位置。在本实施例中，把极性转换电路109提供在比较器13和作为寄存电路的触发电路14a至14f与乘法器15a至15g之间。
比较器13，触发电路14a至14f，乘法器15a至15g，加法器17，和极性转换电路108构成了图1中的相关值计算部分1002。扩展码产生电路16形成了扩展码产生部分1001和扩展码产生控制部分1005。峰值检测器18形成了数据信号解调部分1003和峰值信号检测部分1004。
在执行极性转换从而使来自触发电路的接近一半的输出信号中的每个在第二时钟f2的一个周期中表现出两种极性，即，倒转状态和非倒转状态时，极性转换电路109以扩频解调器接收它们的顺序，输出来自比较器13和触发电路14a和14f的N个输出信号中接近一半的对应于较新或较旧扩展信号的输出信号，并且不加任何改变地输出N个输出信号的其余信号。如同第十一实施例中一样，极性转换电路109根据第三时钟f3操作。
对应于较新扩展信号的来自比较器13和触发电路14a至14f的接近一半的N个输出信号是来自比较器13和触发电路14a，14b和14c的输出信号(当接近一半的数是4时)，或来自比较器13和触发电路14a和14b的输出信号(当接近一半的数是3时)。对应于较旧扩展信号的接近一半的输出信号是来自触发电路14f，14e，14d和14c的输出信号(当接近一半的数是4时)，或来自触发电路14f，14e和14d的输出信号(当接近一半的数是3时)。
以这种方式，在本实施例中，可以获得与第十一实施例中相同的效果。
第十四实施例接下来说明本发明第十四实施例。根据这个实施例的扩频解调器的特征在于，第十一至第十三实施例中的将扩展信号与扩展码相乘的乘法器15a至15g，把来自乘法器15a至15g的各个输出相加的加法器17，和检测来自加法器17的输出的峰值的峰值检测器18是利用数字电路构成的。
输入到乘法器15a至15g的扩展信号和扩展码都是从触发电路输出的数字信号。因此，可以利用数字电路通过数字计算执行解扩展解调，而不是使用图6和7中所示的电路的模拟计算。
考虑第四实施例的扩频解调器的乘法器15a至15g，加法器17，和峰值检测器18都是由数字电路形成的这样一种情况。假设乘法器15a至15g是由EXOR(“异”电路)和NOT(“非”电路)形成的。在这种情况下，如果扩展信号与扩展码成为具有相同极性的相互同相的，那么从乘法器15a至15g中每个输出的数字信号都是“1”。如果乘法器的数量是7，那么相加的结果是“7”。相反，如果扩展信号和扩展码成为具有相反极性的相互同相的，那么从乘法器15a至15g中每个输出的数字信号成为“0”。相加的结果也成为“0”。
如果扩展信号和扩展码相差一个码片速率或更大而彼此异相，那么从加法器17输出的结果成为“0”和“7”中间的“3”或“4”。从加法器17输出的具有值“7”的相关峰值信号对应于发送的基带信号的“1”。从加法器17输出的具有值“0”的相关峰值信号对应于发送的基带信号的“0”。因此，可以通过检测从加法器17输出的接近“0”的相关峰值信号和接近“7”的相关峰值信号解调发送的基带信号。
因此，在本实施例中，可以不执行扩展信号与扩展码之间的同步控制地执行解扩展解调，并且可以通过数字电路实现不是比较器电路的所有电路。这方便了扩频解调器的设计，并且能够减小扩频解调器的尺寸。
第十五实施例以下说明本发明的第十五实施例。这个实施例目的是要解决第一和第四实施例(用扩展码产生电路4的配置作为扩展码产生电路16的配置)，第五至第七实施例和第十一实施例(将扩展码产生电路4的配置用作扩展码产生电路16的配置)，第十二实施例(将扩展码产生电路4的配置用作扩展码产生电路16的配置)，第十三实施例(将扩展码产生电路4的配置用作扩展码产生电路16的配置)，和第十四实施例(将扩展码产生电路4用作扩展码产生电路16的配置)的问题。参考图8说明这些实施例中的问题。
考虑扩展码产生电路4的初始状态，在这种初始状态中第一开关44a至44g和44o闭合，第二开关44h至44n和44p断开。考虑触发电路43d。将从触发电路43d输出的信号通过开关44d提供到乘法器5d，并同时通过输入到触发电路43k。
假设在这种状态下，峰值检测器7检测到一个相关峰值信号，并且扩展码控制电路45立即控制开关，以倒转第一开关44a至44g和44o和第二开关44h至44n和44p的ON/OFF状态(关断第一开关44a至44g和44o，并且接通第二开关44h至44n和44p)。在这种情况下，将上述输入到触发电路43k的信号通过开关44k提供到乘法器5c。由于当把提供到乘法器5c的信号提供到乘法器5d时，峰值检测器7检测到相关峰值信号，因此，在把这个信号提供到乘法器5c的同时，没有产生相关峰值信号。也就是说，在产生了一个相关峰值信号之后，不能立即获得下一个相关峰值信号。
图8中所示的扩展码产生电路4基于在峰值检测器7或18检测到一个相关峰值信号的时刻与扩展码的移位方向改变的时刻之间存在一个时间延迟的前提。如果这个延迟时间太短，以致在扩展码从捕获到一个相关峰值信号时刻的扩展码模式偏离之前，扩展码的移位方向改变，那么不能频繁地获得相关峰值信号。
因此，如果延迟时间太短，那么需要一个用于设定控制扩展码产生电路4的开关的适当延迟的电路。这个延迟量根据扩展码的码片速率(提供到扩展码产生电路4的第二时钟f2的频率)改变。此外，这种配置必须应付扩展码的扩展比中的变化(第一时钟f1的频率变化)。因此，如果构造扩频解调器以预先设定预定值，则无用地产生一个延迟时间。
在本实施例中，提供了扩展码产生电路和峰值检测器，其能够获得一个具有最小延迟量(第二时钟f2的一个周期)的相关峰值信号。在本实施例的这种配置中，不管提供到扩展码产生电路中的触发电路的第二时钟f2的频率如何，总能获得具有最小延迟量的相关峰值信号。
图29示出了本实施例中扩展码产生电路4的配置。本实施例中的扩展码产生电路4是由“异”电路141和142，构成与第二时钟f2同步地执行移位操作的移位寄存器的触发电路143a至143n，接通/断开到“异”电路141和142或触发电路143a至143n的输出路径的开关144a至144p，和控制开关144a至144p的扩展码控制电路145构成的。在本实施例中，扩展码产生电路4等价于图8中所示的其中改变扩展码的输出端的位置的扩展码产生电路。参考图8，扩展码通过开关44a至44g从触发电路43a至43g输出。与此相反，在本实施例中，扩展码直接从触发电路143a至143g输出。
在本实施例中，来自触发电路143a至143c的输出输入到“异”电路141，并且把“异”电路141获得的计算结果反馈到触发电路143a的输入端，从而产生第一扩展码。来自触发电路143j和143i的输出输入到“异”电路142，并且把“异”电路142得到的计算结果反馈到触发电路143h的输入端，从而产生等价于通过以相反顺序重新排列第一扩展码获得的代码的第二扩展码。也就是说，第一“异”电路141，由触发电路143a至143g构成的第一触发电路组，和由开关144a至144g和144o构成的第一开关组构成了产生第一扩展码的第一扩展码产生电路140-1。第二“异”电路142，由触发电路143h至143n构成的第二触发电路组，和由开关144h至144n和144p构成的第二开关组构成了其中信号以相对于第一扩展码相反方向移位的、产生第二扩展码的第二扩展码产生电路140-2。如第一实施例中所述，仅通过改变对“异”电路141和142的输入的组合或“异”电路的数量，就可以形成各种不同的扩展码。
扩展码控制电路145根据峰值检测器7的峰值检测控制开关144a至1441p。当开关144a至144g和144o是ON时，开关144h至144n和144p是OFF。结果，第一扩展码产生电路140-1产生的第一扩展码在图29中从左向右移位。相反，当开关144a至144g和144o是OFF时，开关144h至144n和144p是ON。结果，第二扩展码产生电路140-2产生的第二扩展码在图29中从右向左移位。每次峰值检测器7检测到一个峰值时，扩展码控制电路145通过交替地切换第一开关组的开关144a至144g和144o和第二开关组的开关144h至144n和144p改变一个扩展码的移位方向。
图30示出了本实施例中的峰值检测器7的配置(第四实施例和第十一至第十四实施例中的峰值检测器18)。
图30中的峰值检测器7根据来自加法器6和17的输出确定一个参考电平Vref，并且通过将参考电平Vref与来自加法器6和17的输出比较，检测相关峰值信号。图30中的峰值检测器7也检测相关峰值信号的尾端。
差动放大器AMP1至AMP3，PMOS晶体管MP1和MP2，电阻器R1至R3，电容器C1和C2构成了一个基于来自加法器6和17的输出的峰值电平和一个预定低限电平来确定参考电平Vref的电路。如参考图7所述，相关信号以差分形式从加法器6和17输出。相关信号Vip和从加法器6和17输出的补偿相关信号Vin分别输入到差动放大器AMP1和AMP2。差动放大器AMP3输出来自加法器6和17的输出的峰值电平Vref_peak。然后，电阻器R2和R3以及电容器C2设定峰值电平Vref_peak与一个低限电平Vref_low之间的参考电平Vref。
来自加法器6和17的输出包含接近共模的尖峰噪声，因此需要防止把这种噪声错误地检测为一个峰值信号。为此，用差动放大器AMP4，电阻器R4和R5，和电容器C3设定在电源电压Vdd与共模电平DCcommon之间的电平，作为参考电平Vref的低限电平Vref_low。
图31示出了峰值电平Vref_peak，低限电平Vref_low，参考电平Vref，和共模电平DCcommon之间的关系。
比较器COMP1和COMP2，PMOS晶体管MP3，MNOS晶体管MN10，和电容器C4构成了通过比较参考电平Vref与来自加法器6和17的输出来检测一个相关峰值信号，并且解调数据信号“1”或“0”的电路。
比较器COMP3和COMP4，逆变器INV1至INV3，“或非”电路NOR1，和JK触发器FF1构成了将参考电平Vref与来自加法器6和17的输出比较，以产生与来自加法器6和17的输出的峰值信号的尾端同步的控制信号的电路。在这个电路中，逆变器INV1和INV2分别倒转来自比较器COMP2和COMP3的输出，并且输入到“或非”电路NOR1。然后，逆变器INV3倒转来自“或非”电路NOR1的输出，并且输入到JK触发器FF1的时钟输入端。此外，将来自“或非”电路NOR1的输出输入到JK触发器FF1的倒转的时钟输入端。应当注意，提供比较器COMP4以在比较器COMP1/COMP2一侧和比较器COMP3一侧取得负载平衡。
每次检测到一个相关峰值信号时，来自比较器COMP2和COMP3的输出变成高或低电平。JK触发器FF1作为用于对这种相关峰值信号计数的1比特计数器操作。图32A示出了来自加法器6和17的每个输出的波形。图32B示出了从JK触发器FF1输出的控制信号的波形。如图32A和32B中所示，来自JK触发器FF1的输出与从每个加法器6和17输出的相关峰值信号的尾端同步地改变。
图33A至33F说明了图29中扩展码产生电路4的操作。图33A示出了第二时钟f2的波形。图33B示出了从触发电路143c输出的波形。图33C示出了从触发电路1431输出的波形。图33D示出了从触发电路143m输出的波形。图33E示出了从触发电路143b输出的波形。图33F示出了从每个峰值检测器7和18的JK触发器FF1输出的控制信号的波形。
考虑扩展码产生电路4的初始状态，在这个初始状态中，第一开关组的开关44a至44g和44o关闭，第二开关组的开关44h至44n和44p打开，即，第一扩展码产生电路140-1产生的第一扩展码在图29中从左向右移位。
假设当触发电路143c在图33A中的时间t1输出如图33B中所示的给定信号，输入到扩频解调器中的扩展信号的信号模式与从扩展码产生电路4输出的扩展码的信号模式一致，并且从来自加法器6和17的输出获得一个相关峰值信号。此时，还把来自触发电路143c的输出信号提供给较低级的触发电路1431的输入端。
当触发器电路143c在图33A的时间t2接收到第二时钟f2而进行状态转变，并且扩展码移位一个代码时，扩展信号的信号模式从扩展码的信号模式移位。结果，从加法器6和17输出的相关峰值信号降低到共模电平DCcommon。峰值检测器7和18的JK触发器FF1输出如图33F中所示的与这个相关峰值信号的尾端同步的控制信号。
每次从峰值检测器7和18中的每一个输出高电平控制信号时，扩展码控制电路145通过交替地切换第一开关组的开关144a至144g和144o和第二开关组的开关144h至144n和144p，改变扩展码的移位方向。结果，第一开关组的开关44a至44g断开，第二开关组的开关44h至44n和44p闭合。
此时，触发电路1431在触发器电路143c的状态转变之前输出信号(图33C)。该信号是当在时间t1从加法器6和17中的每一个获得相关峰值信号时，已经从触发电路143c输出的信号。由于开关1441闭合，因此，从触发器电路1431输出的信号立即被输入到触发电路143c。与此同时，这个信号被提供给触发电路143m的输入端。
当触发电路143c在图33A中的时间t3接收到第二时钟f2而进行状态转变时，触发电路143c输出一个输入信号(图33B)。从触发电路143c输出的信号是当在时间t1从加法器6和17中的每一个获得一个相关峰值信号时已经从触发电路143c输出的信号。因此，从来自加法器6和17的输出获得一个相关峰值信号。此外，还把同一信号从触发电路143m输出，并且提供到触发电路143b的输入端。
当触发电路143c在图33A的时间t4接收到第二时钟f2而进行状态转变，并且扩展码移位一个代码时，从加法器6和17输出的相关信号降低到共模电平DCcommon。峰值检测器7和18的JK触发器FF1与这个相关峰值信号的尾端同步地输出一个控制信号。
扩展码控制电路145控制第一开关组的开关144a至144g和144o，和第二开关组的开关144h至144n和144p。通过这种操作，第一开关组的开关144a至144g和144o闭合，而第二开关组的开关144h至144n和144p断开。
此时，触发电路143b输出与当在时间t3从加法器6和17获得的相关峰值信号时从触发电路143c输出的相同的信号(图33E)。由于开关144b闭合，从触发电路143b输出的信号被立即提供到触发电路143c的输入端。
当触发电路143c在图33A中的时间t5接收到第二时钟f2而进行状态转变时，触发电路143c输出输入的信号(图33B)。从触发电路143c输出的信号是当在时间t3从加法器6或17获得相关峰值信号时从触发电路143c输出的信号。
顺序地重复相同的控制。根据本实施例，可以从加法器6或17获得具有最短延迟时间的，即，对应于提供到扩展码产生电路4的第二时钟f2的一个周期的延迟时间的相关峰值信号。此外，仅通过改变第一实施例、第四至第七实施例、和第十一至第十四实施例中的扩展码产生电路4的输出端的位置，就可以实现本实施例，因此，在对开关组的控制中，扩展码产生电路4不需要具有任何新的设定的延迟的电路。
第十六实施例图34示出了根据本发明第十六实施例的扩频解调器。图34中的扩频解调器是由异步解扩展解调装置1006，仅允许从异步解扩展解调装置1006输出的信号中落入数据频带内的信号通过的低通滤波器1007，和接收来自低通滤波器1007的信号并且整形它的波形的波形整形器1008构成的。可以使用图1中所示的并且基于本发明的基本概念的扩频解调器或第一至第十五实施例之一所述的扩频解调器作为异步解扩展解调装置1006。
构成本实施例以利用波形整形器1008整形来自低通滤波器1007的输出。但是来自低通滤波器1007的输出可以直接A/D转换成基带信号，并且可以通过基带信号的数字信号处理执行波形整形。也就是说，波形整形器1008不是必需的。
图35A至35D解释了图34中的扩频解调器的操作。图35A示出了来自异步解扩展解调装置1006中的加法器的输出的波形。图35B示出了来自异步解扩展解调装置1006的输出的波形。图35C示出了来自低通滤波器1007的输出的波形。图35D示出了来自波形整形器1008的输出的波形。
随着包含在接收的扩展信号中的噪声功率增加，在异步解扩展解调装置1006中，除了仅当扩展码与扩展信号同相时获得的峰值信号之外，在扩展信号与扩展码相关时获得的相关峰值信号中出现一个基于噪声分量的峰值信号。这个基于噪声分量的峰值信号是独立于发送数据随机出现的。因此，如果检测到并且解调这个峰值信号，可能获得一个错误的数据信号。图35A示出了由于噪声而具有与应当获得的峰值信号相反的极性的峰值信号分量是如何包含在异步解扩展解调装置1006的加法器输出中的。当检测并解调这些信号分量时，得到图35B中所示信号。即，应当代表“1”的数据部分被倒转，并且得到的信号被错误地输出。
构成本实施例以利用低通滤波器1007过滤掉从异步解扩展解调装置1006输出的并且在图35B中示出的信号，和利用波形整形器1008整形信号的波形。图35C示出了通过滤波图35B中的信号获得的信号。图35D示出了通过整形图35C中的信号的波形获得的结果。
如图35C中所示，通过过滤图35B中的信号，除去了高于数据率的高频信号分量。可以清楚地看到，通过整形这个信号的波形获得的图35D中所示的信号表明适当地解调了发送数据。也就是说，本实施例抑制了噪声，并且提高了扩频解调器的灵敏度特性。
根据图34中的扩频解调器，可以通过提供抑制来自异步解扩展解调装置1006的数据信号频带外的噪声的低通滤波器1007防止由于噪声造成的错误解调。这使得能够实现具有高度可靠性、简单的配置、和低功率消耗的扩频解调器。这又可以降低便携无线电的功率和成本。
第十七实施例图36示出了根据本发明第十七实施例的扩频解调器。图36中的扩频解调器是由异步解扩展解调装置1009和计数器电路1010构成的，计数器电路1010起到通过计算从异步解扩展解调装置1009输出的相关峰值信号来解调数据信号的解调装置的作用。
可以使用图1中所示并且基于本发明的基本概念的扩频解调器或第一至第十五实施例中的一个中所述的扩频解调器作为异步解扩展解调装置1009。但是，在本实施例中，来自相关值计算部分1002或加法器6，11或17的输出输入到计数器电路1010。因此，如果要使用图1中所示的扩频解调器，则不需要数据信号解调部分1003。
图37A和37B解释了图36中的扩频解调器的操作。图37A示出了来自异步解扩展解调装置1009的输出的波形。图37B示出了来自计数器电路1010的输出的波形。
随着包含在接收的扩展信号中的噪声功率的增大，在异步解扩展解调装置1009中，除了仅当扩展码与扩展信号同相时获得的峰值信号之外，在把扩展信号与扩展码相关时获得的相关峰值信号中出现了一个基于噪声分量的峰值信号。这个基于噪声分量的峰值信号是独立于发送数据随机出现的。因此，如果检测并解调这个峰值信号，那么可能获得一个错误的数据信号。
因此，在本实施例中，计数器电路1010对图37A中所示的并且从异步解扩展解调装置1009输出的峰值信号计数。当连续M(M是一个等于或大于2的整数)次获得具有相同极性的(与以前计数操作中的极性相反的)峰值信号时，确定发送数据的极性，并且解调数据。图37B示出了在通过连续获得两次具有相同极性的峰值信号时确定发送数据而获得数据信号的情况下的典型信号波形。
显然，如图37B中所示，通过在计数图37A中的峰值信号时执行解调获得了正确的数据信号，因此可以获得与第十七实施例相同的效果。在这种配置中，当连续两次获得具有相同极性的峰值信号时，确定发送数据的极性并解调数据。但是，这种次数不限于两次。尽管通过设计以计数许多峰值信号的配置，不能获得解调数据，但是可以在不会在解调中出现问题的范围内任意地设定计数的次数。在本实施例中，将计数器电路1010用作用于通过计数从异步解扩展装置1009输出的具有相同极性的峰值信号而解调数据的解调装置。但是，解调装置并不限于计数器电路，只要能够获得等价的功能。
权利要求
1.一种扩频解调器，其特征在于包括扩展码产生部分(1001)，产生用于与接收的扩展信号相关的扩展码；相关值计算部分(1002)，计算扩展信号与从所述扩展码产生部分输出的扩展码之间的相关值；数据信号解调部分(1003)，检测来自所述相关值计算部分的输出的峰值并且根据检测的峰值解调数据信号；峰值信号检测部分(1004)，检测来自所述相关值计算部分的输出的峰值；和扩展码产生控制部分(1005)，每次所述峰值信号检测部分检测到一个峰值时相对于扩展信号改变扩展码的移位方向。
2.一种扩频解调器，其特征在于包括N个(N是不小于2的整数)抽样/保持电路(1a-1g)，每个抽样/保持电路抽样/保持一个接收的扩展信号；抽样/保持控制电路(2)，接收具有与用于扩展基带信号的时钟相同频率的第一时钟，和执行控制，以使所述N个抽样/保持电路与第一时钟同步地顺序执行抽样/保持操作；第一扩展码产生电路(40-1)，与第二时钟同步地产生N个第一扩展码；第二扩展码产生电路(40-2)，与第二时钟同步地产生N个通过以相反顺序重新排列第一扩展码获得的第二扩展码；N个乘法器(5a-5g)，针对每个对应的信号，把从所述抽样/保持电路输出的信号与从所述第一扩展码产生电路或所述第二扩展码产生电路输出的扩展码相乘；加法器(6)，把来自所述N个乘法器的输出相加；峰值检测器(7)，检测来自所述加法器的输出的峰值并且根据检测的峰值解调数据信号；和扩展码控制电路(45)，每次所述峰值检测器检测到峰值时，交替地切换从所述第一扩展码产生电路到所述乘法器的第一扩展码的输入，和从所述第二扩展码产生电路到所述乘法器的第二扩展码的输入的。
3.根据权利要求2所述的解调器，其中所述第一扩展码产生电路(40-1)包括第一触发电路组(43a-43g)的N个各与第二时钟同步地移位第一扩展码的触发电路，接收来自所述第一触发电路组的多个触发电路的输出的第一“异”电路(41)，和可操作地级联所述第一触发电路的触发电路并且可操作地把所述第一“异”电路的输出连接到所述第一触发电路组中的第一触发电路的输入端的第一开关组(44a-44g，44o)，所述第二扩展码产生电路(40-2)包括第二触发电路组(43h-43n)的N个各与第二时钟同步地相对于第一扩展码反方向地移位第二扩展码的触发电路，接收来自所述第二触发电路组中的多个触发电路的输出的第二“异”电路(42)，和可操作地级联所述第二触发电路组的触发电路，并且可操作地把所述第二“异”电路的输出连接到所述第二触发电路组中的第一触发电路的输入端的第二开关组(44h-44n，44p)，和所述扩展码控制电路(45)在每次所述峰值检测器检测到峰值时，交替地切换接通所述第一开关组的控制操作，和接通所述第二开关组的控制操作。
4.一种扩频解调器，其特征在于包括N个(N是不小于2的整数)抽样/保持电路(8a-8g)，每个抽样/保持电路与具有与用于扩展基带信号使用的时钟相同频率的第一时钟同步地抽样/保持接收的扩展信号；扩展码产生电路(9)，与第二时钟同步地产生N个扩展码；N个乘法器(10a-10g)，针对每个对应的信号，将从所述抽样/保持电路输出的信号与从所述扩展码产生电路输出的扩展码相乘；加法器(11)，将来自所述N个乘法器的输出相加；峰值检测器(12)，检测来自所述加法器的输出的峰值并且根据检测的峰值解调数据信号；和时钟控制电路(93)，根据所述峰值检测器的峰值检测控制对所述扩展码产生电路的第二时钟的输入。
5.根据权利要求4所述的解调器，其中所述时钟控制电路(93)在每次所述峰值检测器检测到峰值时，交替地切换对所述扩展码产生电路的第二时钟的输入的停止和恢复。
6.根据权利要求4所述的解调器，其中所述时钟控制电路(93)在所述峰值检测器检测到峰值时，将对所述扩展码产生电路的第二时钟输入停止预定时间周期。
7.一种扩频解调器，其特征在于包括比较器(13)，与具有与用于扩展基带信号的时钟相同频率的第一时钟同步地将接收的扩展信号及转换成数据信号；(N-1)个(N是不小于2的整数)寄存器电路(14a-14f)，通过分别把来自所述比较器电路的输出信号延迟第一时钟的一个周期到(N-1)个周期而输出(N-1)个信号；扩展码产生电路(16)，与第二时钟同步地产生N个扩展码；N个乘法器(15a-15g)，针对每个对应的信号，将从所述比较器电路和所述寄存器电路输出的信号与从所述扩展码产生电路输出的扩展码相乘；加法器(17)，将来自所述N个乘法器的输出相加；峰值检测器(18)，检测来自所述加法器的输出的峰值并且根据检测的峰值解调数据信号；和时钟控制电路(93)，根据所述峰值检测器的峰值检测控制对所述扩展码产生电路的第二时钟的输入。
8.根据权利要求7所述的解调器，其中所述时钟控制电路(93)在每次所述峰值检测电路检测到峰值时，交替地切换对所述扩展码产生电路的第二时钟输入的停止和恢复。
9.根据权利要求7所述的解调器，其中所述时钟控制电路(93)在所述峰值检测器检测到峰值时，将对所述扩展码产生电路的第二时钟输入停止预定时间周期。
10.一种扩频解调器，其特征在于包括比较器(13)，与具有与用于扩展基带信号的时钟相同频率的第一时钟同步地将接收的扩展信号转换成数字信号；(N-1)个(N是不小于2的整数)寄存器电路(14a-14f)，通过分别把来自所述比较器电路的输出信号延迟第一时钟的一个周期到(N-1)个周期而输出(N-1)个信号；第一扩展码产生电路(40-1)，与第二时钟同步地产生N个第一扩展码；第二扩展码产生电路(40-2)，与第二时钟同步地产生N个通过以相反的顺序重新排列第一扩展码获得的第二扩展码；N个乘法器(15a-15g)，针对每个对应的信号，将从所述比较器电路和所述寄存器电路输出的信号与从所述第一扩展码产生电路或所述第二扩展码产生电路输出的的扩展码相乘；加法器(17)，将来自所述N个乘法器的输出相加；峰值检测器(18)，检测来自所述加法器的输出的峰值并且根据检测的峰值解调数据信号；和扩展码控制电路(45)，在每次所述峰值检测器检测到峰值时，交替地切换从所述第一扩展码产生电路到所述乘法器的第一扩展码的输入，和从所述第二扩展码产生电路到所述乘法器的第二扩展码的输入的。
11.根据权利要求10所述的解调器，其中所述寄存器电路包括一个触发电路，所述第一扩展码产生电路(40-1)包括第一触发电路组的N个各与第二时钟同步地移位第一扩展码的触发电路(43a-43g)，接收来自所述第一触发电路组的多个触发电路的输出的第一“异”电路(41)，和可操作地级联所述第一触发电路组的触发电路并且可操作地将所述第一“异”电路的输出连接到所述第一触发电路组中的第一触发电路的输入端的第一开关组(44a-44g，44o)，所述第二扩展码产生电路(40-2)包括第二触发电路组的N个各与第二时钟同步地相对于第一扩展码反方向地移位第二扩展码的触发电路(43h-43n)，接收来自所述第二触发电路组中的多个触发电路的输出的第二“异”电路(图842)，和可操作地级联所述第二触发电路组的触发电路并且可操作地将所述第二“异”电路的输出连接到所述第二触发电路组中的第一触发电路的输入端的第二开关组(44h-44n，44p)，和所述扩展码控制电路(45)在每次所述峰值检测器检测到峰值时，交替地切换接通所述第一开关组的控制操作，和接通所述第二开关组的控制操作。
12.一种扩频解调器，其特征在于包N个(N是一个不小于2的整数)抽样/保持电路(1a-1g)，每个抽样/保持电路抽样/保持接收的扩展信号；抽样/保持控制电路(2)，接收具有与用于扩展基带信号的时钟相同频率的第一时钟，并执行控制，以使所述N个抽样/保持电路与第一时钟同步地顺序执行抽样/保持操作；第一扩展码产生电路(40-1)，与第二时钟同步地产生N个第一扩展码；第二扩展码产生电路(40-2)，与第二时钟同步地产生N个通过以相反方向重新排列第一扩展码获得的第二扩展码；极性转换电路(101)，在执行极性转换从而使每个扩展码在第二时钟的一个周期期间表现出两种极性状态，即，倒转和非倒转状态时，以接收顺序，输出从所述第一扩展码产生电路或所述第二扩展码产生电路输出的对应于较新或较旧扩展信号的N个扩展码中的接近一半的扩展码，并且不加任何改变地输出其余接近一半的代码；N个乘法器(5a-5g)，针对每个对应的信号，将从所述抽样/保持电路输出的信号与从所述极性转换电路输出的的扩展码相乘；加法器(6)，将来自所述N个乘法器的输出相加；峰值检测器(7)，检测来自所述加法器的输出的峰值并且根据检测的峰值解调数据信号；和扩展码控制电路(45)，个在每次所述峰值检测器检测到峰值时，交替地切换从所述第一扩展码产生电路到所述极性转换电路的第一扩展码的输入，和从所述第二扩展码产生电路到所述极性转换电路的第二扩展码的输入。
13.根据权利要求12所述的解调器，其中所述第一扩展码产生电路(40-1)包括第一触发电路组的N个各与第二时钟同步地移位第一扩展码的触发电路(43a-43g)，接收来自所述第一触发电路组的多个触发电路的输出的第一“异”电路(41)，和可操作地级联所述第一触发电路组的触发电路，并且可操作地将所述第一“异”电路的输出连接到所述第一触发电路组中的第一触发电路的输入端的第一开关组(44a-44g，44o)，所述第二扩展码产生电路(40-2)包括第二触发电路组的N个各与第二时钟同步地相对于第一扩展码以相反方向移位第二扩展码的触发电路(43h-43n)，接收来自所述第二触发电路组中多个触发电路的输出的第二“异”电路(42)，和可操作地级联所述第二触发电路组的触发电路，并且可操作地将所述第二“异”电路的输出连接到所述第二触发电路组中的第一触发电路的输入端的第二开关组(44h-44n，44p)，和所述扩展码控制电路(45)在每次所述峰值检测器检测到峰值时，交替地切换接通所述第一开关组的控制操作，和接通所述第二开关组的控制操作。
14.一种扩频解调器，其特征在于包括N个(N是不小于2的整数)抽样/保持电路(1a-1g)，每个抽样/保持电路抽样/保持接收的扩展信号；抽样/保持控制电路(2)，接收具有与用于扩展基带信号的时钟相同频率的第一时钟，和执行控制，以使所述N个抽样/保持电路与第一时钟同步地顺序执行抽样/保持操作；第一扩展码产生电路(40-1)，与第二时钟同步地产生N个第一扩展码；第二扩展码产生电路(40-2)，与第二时钟同步地产生通过以相反的顺序重新排列第一扩展码获得的N个第二扩展码；N个乘法器(5a-5g)，针对每个对应的信号，将从所述抽样/保持电路输出的信号与从所述第一扩展码产生电路或所述第二扩展码产生电路输出的扩展码相乘；极性转换电路(102)，在执行极性转换从而使每个乘法器输出信号在第二时钟的一个周期期间表现出两种极性状态，即，倒转和非倒转状态时，以接收顺序，输出来自所述N个乘法器的对应于较新或较旧扩展信号的接近一半的乘法器输出信号，并且不加改变地输出其余接近一半的乘法器输出信号；加法器(102)，将来自所述极性转换电路的输出相加；峰值检测器(7)，检测来自所述加法器的输出的峰值并且根据检测的峰值解调数据信号；和扩展码控制电路(45)，在每次所述峰值检测器检测到峰值时，交替地切换从所述第一扩展码产生电路到所述乘法器的第一扩展码的输入，和从所述第二扩展码产生电路到所述乘法器的第二扩展码的输入。
15.根据权利要求14所述的解调器，其中所述第一扩展码产生电路(40-1)包括第一触发器电路组的N个各与第二时钟同步地移位第一扩展码的触发电路(43a-43g)，接收来自所述第一触发电路组的多个触发电路的输出的第一“异”电路(41)，和可操作地级联所述第一触发电路组的触发电路，和可操作地将所述第一“异”电路的输出连接到所述第一触发电路组中的第一触发电路的输入端的第一开关组(44a-44g，44o)，所述第二扩展码产生电路(40-2)包括第二触发电路组的N个各与第二时钟同步地相对于第一扩展码以相反方向移位第二扩展码的触发电路(43h-43n)，接收来自所述第二触发电路组中多个触发电路的输出的第二“异”电路(42)，和可操作地级联所述第二触发电路组的触发电路，并且可操作地将所述第二“异”电路的输出连接到所述第二触发电路组的第一触发电路的输入端的第二开关组(44h-44n，44p)，和所述扩展码控制电路(45)在每次所述峰值检测器检测到峰值时，交替地切换接通所述第一开关组的控制操作，和接通所述第二开关组的控制操作。
16.一种扩频解调器，其特征在于包括N个(N是一个不小于2的整数)抽样/保持电路(1a-1g)，每个抽样/保持电路抽样/保持接收的扩展信号；抽样/保持控制电路(2)，接收具有与用于扩展基带信号的时钟相同频率的第一时钟，和执行控制，以使所述N个抽样/保持电路与第一时钟同步地顺序执行抽样/保持操作；第一扩展码产生电路(40-1)，与第二时钟同步地产生N个第一扩展码；第二扩展码产生电路(40-2)，与第二时钟同步地产生通过以相反的顺序重新排列第一扩展码获得的N个第二扩展码；极性转换电路(103)，在执行极性转换从而使每个抽样/保持输出信号在第二时钟的一个周期期间表现出两种极性状态，即，倒转和非倒转状态时，以接收顺序，输出来自所述N个抽样/保持电路的对应于较新或较旧扩展信号的接近一半的抽样/保持输出信号，并且不加改变地输出其余接近一半的抽样/保持信号；N个乘法器(5a-5g)，针对每个对应的信号，将从所述极性转换电路输出的信号与从所述第一扩展码产生电路或所述第二扩展码产生电路输出的扩展码相乘；加法器(6)，将来自所述N个乘法器的输出相加；峰值检测器(7)，检测来自所述加法器的输出的峰值并且根据检测的峰值解调数据信号；和扩展码控制电路(45)，在每次所述峰值检测器检测到峰值时，交替地切换从所述第一扩展码产生电路到所述乘法器的第一扩展码的输入，和从所述第二扩展码产生电路到所述乘法器的第二扩展码的输入。
17.根据权利要求16所述的解调器，其中所述第一扩展码产生电路(40-1)包括第一触发器电路组的N个各与第二时钟同步地移位第一扩展码的触发电路(43a-43g)，接收来自所述第一触发电路组的多个触发电路的输出的第一“异”电路(41)，和可操作地级联所述第一触发电路组的触发电路，和可操作地将所述第一“异”电路的输出连接到所述第一触发电路组中的第一触发电路的输入端的第一开关组(44a-44g，44o)，所述第二扩展码产生电路(40-2)包括第二触发电路组的N个各与第二时钟同步地相对于第一扩展码以相反方向移位第二扩展码的触发电路(43h-43n)，接收来自所述第二触发电路组中多个触发电路的输出的第二“异”电路(42)，和可操作地级联所述第二触发电路组的触发电路，并且可操作地将所述第二“异”电路的输出连接到所述第二触发电路组的第一触发电路的输入端的第二开关组(44h-44n，44p)，和所述扩展码控制电路(45)在每次所述峰值检测器检测到峰值时，交替地切换接通所述第一开关组的控制操作，和接通所述第二开关组的控制操作。
18.一种扩频解调器，其特征在于包括N个(N是不小于2的整数)抽样/保持电路(8a-8g)，每个抽样/保持电路与具有与用于扩展基带信号的时钟相同的频率的第一时钟同步地抽样/保持接收的扩展信号；扩展码产生电路(9)，与第二时钟同步地产生N个扩展码；极性转换电路(104)，在执行极性转换从而使每个扩展码在第二时钟的一个周期期间表现出两种极性状态，即，倒转和非倒转状态时，以接收顺序，输出从所述扩展码产生电路输出的对应于较新或较旧扩展信号的接近一半的N个扩展码，并且不加改变地输出其余接近一半的代码；N个乘法器(10a-10g)，针对每个对应的信号，将从所述抽样/保持电路输出的信号与从所述极性转换电路输出的扩展码相乘；加法器(11)，将来自所述N个乘法器的输出相加；峰值检测器(12)，检测来自所述加法器的输出的峰值并且根据检测的峰值解调数据信号；和时钟控制电路(93)，根据所述峰值检测器的峰值检测，控制对所述扩展码产生电路的第二时钟的输入。
19.根据权利要求18所述的解调器，其中所述时钟控制电路(93)在每次所述峰值检测器检测到峰值时，交替地切换对所述扩展码产生电路的第二时钟的输入的停止和恢复。
20.根据权利要求19所述的解调器，其中所述时钟控制电路(93)当所述峰值检测器检测到峰值时，将对所述扩展码产生电路输入第二时钟停止预定时间周期。
21.一种扩频解调器，其特征在于包括N个(N是不小于2的整数)抽样/保持电路(8a-8g)，每个抽样/保持电路与具有与用于扩展基带信号的时钟相同的频率的第一时钟同步地抽样/保持接收的扩展信号；扩展码产生电路(9)，与第二时钟同步地产生N个扩展码；N个乘法器(10a-10g)，针对每个对应的信号，将从所述抽样/保持电路输出的信号与从所述扩展码产生电路输出的的扩展码相乘；极性转换电路(105)，在执行极性转换从而使每个乘法器输出信号在第二时钟的一个周期期间表现出两种极性状态，即，倒转和非倒转状态时，以接收顺序，输出来自所述N个乘法器的对应于较新或较旧扩展信号的接近一半的N个乘法器输出信号，并且不加改变地输出其余接近一半的乘法器输出信号；加法器(11)，将来自所述极性转换电路的输出相加；峰值检测器(12)，检测来自所述加法器的输出的峰值并且根据检测的峰值解调数据信号；和时钟控制电路(93)，根据所述峰值检测器的峰值检测，控制对所述扩展码产生电路的第二时钟的输入。
22.根据权利要求21所述的解调器，其中所述时钟控制电路(93)在每次所述峰值检测器检测到峰值时，交替地切换对所述扩展码产生电路的第二时钟的输入的停止和恢复。
23.根据权利要求21所述的解调器，其中所述时钟控制电路(93)在所述峰值检测器检测到峰值时，将对所述扩展码产生电路输入第二时钟停止预定时间周期。
24.一种扩频解调器，其特征在于包括N个(N是不小于2的整数)抽样/保持电路(8a-8g)，每个抽样/保持电路与具有与用于扩展基带信号的时钟相同的频率的第一时钟同步地抽样/保持接收的扩展信号；扩展码产生电路(9)，与第二时钟同步地产生N个扩展码；极性转换电路(106)，在执行极性转换从而使每个抽样/保持输出信号在第二时钟的一个周期期间表现出两种极性状态，即，倒转和非倒转状态时，以接收顺序，输出来自所述N个抽样/保持电路的对应于较新或较旧扩展信号的接近一半的抽样/保持输出信号，并且不加改变地输出其余接近一半的抽样/保持输出信号；N个乘法器(10a-10g)，针对每个对应的信号，将从所述极性转换电路输出的信号与从所述扩展码产生电路输出的每个对应信号的扩展码相乘；加法器(11)，将来自所述N个乘法器的输出相加；峰值检测器(12)，检测来自所述加法器的输出的峰值并且根据检测的峰值解调数据信号；和时钟控制电路(93)，根据所述峰值检测器的峰值检测，控制对所述扩展码产生电路的第二时钟的输入。
25.根据权利要求24所述的解调器，其中所述时钟控制电路(93)在每次所述峰值检测器检测到峰值时，交替地切换对所述扩展码产生电路的第二时钟的输入的停止和恢复。
26.根据权利要求24所述的解调器，其中所述时钟控制电路(93)在所述峰值检测器检测到峰值时，将对所述扩展码产生电路输入第二时钟停止预定的时间周期。
27.一种扩频解调器，其特征在于包括比较器(13)，与具有与用于扩展基带信号的时钟相同频率的第一时钟同步地将接收的扩展信号转换成数字信号；(N-1)个(N是不小于2的整数)寄存电路(14a-14f)，通过把来自所述比较器电路的输出信号分别延迟第一时钟的1个至(N-1)个周期而输出(N-1)个信号；第一扩展码产生电路(40-1)，与第二时钟同步地产生N个第一扩展码；第二扩展码产生电路(40-2)，与第二时钟同步地产生通过以相反的顺序重新排列第一扩展码获得的N个第二扩展码；极性转换电路(107)，在执行极性转换从而使每个扩展码在第二时钟的一个周期期间表现出两种极性状态，即，倒转和非倒转状态时，以接收顺序，输出从所述第一扩展码产生电路或所述第二扩展码产生电路输出的对应于较新或较旧扩展信号的N个扩展码的接近一半的代码，并且不加任何改变地输出其余接近一半代码；N个乘法器(15a-15g)，针对每个对应的信号，将从所述比较器电路和所述寄存电路输出的信号与从所述扩展码产生电路输出的扩展码相乘；加法器(17)，将来自所述N个乘法器的输出相加；峰值检测器(18)，检测来自所述加法器的输出的峰值并且根据检测的峰值解调数据信号；和扩展码控制电路(45)，在每次所述峰值检测器检测到峰值时，交替地切换从所述第一扩展码产生电路到所述极性转换电路的第一扩展码的输入，和从所述第二扩展码产生电路到所述极性转换电路的第二扩展码的输入。
28.根据权利要求27所述的解调器，其中所述寄存器电路包括一个触发电路，所述第一扩展码产生电路(40-1)包括第一触发电路组的N个各与第二时钟同步地移位第一扩展码的触发电路(43a-43g)，接收来自所述第一触发电路组的多个触发电路的输出的第一“异”电路(41)，和可操作地级联所述第一触发电路组的触发电路，并且可操作地将所述第一“异”电路的输出连接到所述第一触发电路组中的第一触发电路的输入端的第一开关组(44a-44g，44o)，所述第二扩展码产生电路(40-2)包括第二触发电路组的N个各与第二时钟同步地相对于第一扩展码以相反方向移位第二扩展码的触发电路(43h-43n)，接收来自所述第二触发电路组中的多个触发电路的输出的第二“异”电路(42)，和可操作地级联所述第二触发电路组的触发电路，并且可操作地把所述第二“异”电路的输出连接到所述第二触发电路组中的第一触发电路的输入端的第二开关组(44h-44n，44p)，和所述扩展码控制电路在每次所述峰值检测器检测到峰值时，交替地切换接通所述第一开关组的控制操作，和接通所述第二开关组的控制操作。
29.一种扩频解调器，其特征在于包括比较器(13)，与具有与用于扩展基带信号的时钟相同频率的第一时钟同步地将接收的扩展信号转换成数字信号；(N-1)个(N是不小于2的整数)寄存电路(14a-14f)，通过把来自所述比较器电路的输出信号分别延迟第一时钟的1至(N-1)个周期而输出(N-1)个信号；第一扩展码产生电路(，40-1)，与第二时钟同步地产生N个第一扩展码；第二扩展码产生电路(40-2)，与第二时钟同步地产生通过以相反的顺序重新排列第一扩展码获得的N个第二扩展码；N个乘法器(15a-15g)，针对每个对应的信号，将从所述比较器电路和所述寄存电路输出的信号与从所述第一扩展码产生电路或所述第二扩展码产生电路输出的扩展码相乘；极性转换电路(108)，在执行极性转换从而使每个乘法器输出信号在第二时钟的一个周期期间表现出两种极性状态，即，倒转和非倒转状态时，以接收顺序，输出来自所述N个乘法器的对应于较新或较旧扩展信号的接近一半的乘法器输出信号，并且不加任何改变地输出其余接近一半乘法器输出信号的；加法器(17)，将来自所述极性转换电路的输出相加；峰值检测器(18)，检测来自所述加法器的输出的峰值并且根据检测的峰值解调数据信号；和扩展码控制电路(45)，每次所述峰值检测器检测到峰值时，交替地切换从所述第一扩展码产生电路到所述乘法器的第一扩展码的输入，和从所述第二扩展码产生电路到所述乘法器的第二扩展码的输入。
30.根据权利要求29所述的解调器，其中所述寄存电路包括一个触发电路，所述第一扩展码产生电路(40-1)包括第一触发电路组的N个各与第二时钟同步地移位第一扩展码的触发电路(43a-43g)，接收来自所述第一触发电路组的多个触发电路的输出的第一“异”电路(41)，和可操作地级联所述第一触发电路组的触发电路，并且可操作地把所述第一“异”电路的输出连接到所述第一触发电路组中的第一触发电路的输入端的第一开关组(44a-44g，44o)，所述第二扩展码产生电路(40-2)包括第二触发电路的N个各与第二时钟同步地相对于第一扩展码以相反方向移位第二扩展码的触发电路(43h-43n)，接收来自所述第二触发电路组中的多个触发电路的输出的第二“异”电路(42)，和可操作地级联所述第二触发电路组的触发电路，并且可操作地将所述第二“异”电路的输出连接到所述第二触发电路组中的第一触发电路的输入端的第二开关组(44h-44n，44p)，和所述扩展码控制电路(45)在每次所述峰值检测器检测到峰值时，交替地切换接通所述第一开关组的控制操作，和接通所述第二开关组的控制操作。
31.一种扩频解调器，其特征在于包括比较器(13)，与具有与用于扩展基带信号的时钟相同频率的第一时钟同步地将接收的扩展信号转换成数字信号；(N-1)个(N是不小于2的整数)寄存电路(14a-14f)，通过把来自所述比较器电路的输出信号分别延迟第一时钟的1至(N-1)个周期而输出(N-1)个信号；第一扩展码产生电路(40-1)，与第二时钟同步地产生N个第一扩展码；第二扩展码产生电路(40-2)，与第二时钟同步地产生通过以相反的顺序重新排列第一扩展码获得的N个第二扩展码；极性转换电路(109)，在执行极性转换从而使每个输出信号在第二时钟的一个周期期间表现出两种极性状态，即，倒转和非倒转状态时，以接收顺序，输出来自所述比较器电路和所述寄存电路的对应于较新或较旧扩展信号的接近一半的输出信号，并且不加任何改变地输出其余接近一半输出信号；N个乘法器(15a-15g)，针对每个对应的信号，将从所述极性转换电路输出的信号与从所述第一扩展码产生电路或所述第二扩展码产生电路输出的的扩展码相乘；加法器(17)，将来自所述N个乘法器的输出相加；峰值检测器(18)，检测来自所述加法器的输出的峰值并且根据检测的峰值解调数据信号；和扩展码控制电路(45)，在每次所述峰值检测器检测到峰值时，交替地切换从所述第一扩展码产生电路到所述乘法器的第一扩展码的输入，和从所述第二扩展码产生电路到所述乘法器的第二扩展码的输入。
32.根据权利要求31所述的解调器，其中所述寄存电路包括一个触发电路，所述第一扩展码产生电路(40-1)包括第一触发电路组的N个各与第二时钟同步地移位第一扩展码的触发电路(43a-43g)，接收来自所述第一触发电路组的多个触发电路的输出的第一“异”电路(41)，和可操作地级联所述第一触发电路组的触发电路，并且可操作地将所述第一“异”电路的输出连接到所述第一触发电路组中的第一触发电路的输入端的第一开关组(44a-44g，44o)，所述第二扩展码产生电路(40-2)包括第二触发电路组的N个各与第二时钟同步地相对于第一扩展码以相反方向移位第二扩展码的触发电路(43h-43n)，接收来自所述触发电路组中的多个触发电路的输出的第二“异”电路(42)，和可操作地级联所述第二触发电路组的触发电路，并且可操作地将所述第二“异”电路的输出连接到所述第二触发电路组中的第一触发电路的输入端的第二开关组(44h-44n，44p)，和所述扩展码控制电路(45)在每次所述峰值检测器检测到峰值时，交替地切换接通所述第一开关组的控制操作，和接通所述第二开关组的控制操作。
33.一种扩频解调器，其特征在于包括比较器(13)，与具有与用于扩展基带信号的时钟相同频率的第一时钟同步地将接收的扩展信号转换成数字信号；(N-1)个(N是不小于2的整数)寄存电路(14a-14f)，通过把来自所述比较器电路的输出信号分别延迟第一时钟的1至(N-1)个周期而输出(N-1)个信号；扩展码产生电路(16)，与第二时钟同步地产生N个扩展码；极性转换电路(107)，在执行极性转换从而使每个扩展码在第二时钟的一个周期期间表现出两种极性状态，即，倒转和非倒转状态时，以接收顺序，输出从所述扩展码产生电路输出的对应于较新或较旧扩展信号的接近一半的N个扩展码，并且不加任何改变地输出其余接近一半代码；N个乘法器(15a-15g)，针对每个对应的信号，将从所述比较器电路和所述寄存电路输出的信号与从所述极性转换电路输出的的扩展码相乘；加法器(17)，将来自所述N个乘法器的输出相加；峰值检测器(18)，检测来自所述加法器的输出的峰值并且根据检测的峰值解调数据信号；和时钟控制电路(93)，根据所述峰值检测器的峰值检测，控制对所述扩展码产生电路输入第二时钟。
34.根据权利要求33所述的解调器，其中所述时钟控制电路(93)在每次所述峰值检测器检测到峰值时，交替地切换对所述扩展码产生电路的第二时钟的输入的停止和恢复。
35.根据权利要求33所述的解调器，其中所述时钟控制电路(93)当所述峰值检测器检测到峰值时，把对所述扩展码产生电路的第二时钟输入停止预定时间周期。
36.一种扩频解调器，其特征在于包括比较器(13)与具有与用于扩展基带信号的时钟相同频率的第一时钟同步地将接收的扩展信号转换成数字信号；(N-1)个(N是不小于2的整数)寄存电路(14a-14f)，通过把来自所述比较器电路的输出信号分别延迟第一时钟的1至(N-1)个周期而输出(N-1)个信号；扩展码产生电路(16)，与第二时钟同步地产生N个扩展码；N个乘法器(15a-15g)，针对每个对应的信号，将从所述比较器电路和所述寄存电路输出的信号与从所述扩展码产生电路输出的每个对应信号的扩展码相乘；极性转换电路(108)，在执行极性转换从而使每个乘法器输出信号在第二时钟的一个周期期间表现出两种极性状态，即，倒转和非倒转状态，时，以接收顺序，输出来自所述N个乘法器的对应于较新或较旧扩展信号的接近一半的乘法器输出信号，并且不加任何改变地输出其余乘法器输出信号；加法器(17)将来自所述极性转换电路的输出相加；峰值检测器(18)，检测来自所述加法器的输出的峰值并且根据检测的峰值解调数据信号；和时钟控制电路(93)，根据所述峰值检测器的峰值检测，控制对所述扩展码产生电路的第二时钟的输入。
37.根据权利要求36所述的解调器，其中所述时钟控制电路(93)在每次所述峰值检测器检测到峰值时，交替地切换对所述扩展码产生电路的第二时钟的输入的停止和恢复。
38.根据权利要求36所述的解调器，其中所述时钟控制电路(93)当所述峰值检测器检测到峰值时，把对所述扩展码产生电路输入第二时钟停止一个预定时间周期。
39.一种扩频解调器，其特征在于包括比较器(13)，与具有与用于扩展基带信号的时钟相同频率的第一时钟同步地将接收的扩展信号转换成数字信号；(N-1)个(N是不小于2的整数)寄存电路(14a-14f)，通过把来自所述比较器电路的输出信号分别延迟第一时钟的1至(N-1)个周期而输出(N-1)个信号；扩展码产生电路(16)，与第二时钟同步地产生N个扩展码；极性转换电路(109)，在执行极性转换从而使每个输出信号在第二时钟的一个周期期间表现出两种极性状态，即，倒转和非倒转状态时，以接收顺序，输出来自所述比较器电路和所述抽样/保持电路的对应于较新或较旧扩展信号的接近一半的输出信号，并且不加任何改变地输出其余接近一半的输出信号；N个乘法器(15a-15g)，针对每个对应的信号，将从所述极性转换电路输出的信号与从所述扩展码产生电路输出的每个对应信号的扩展码相乘；加法器(17)，将来自所述N个乘法器的输出相加；峰值检测器(18)，检测来自所述加法器的输出的峰值并且根据检测的峰值解调数据信号；和时钟控制电路(93)，根据所述峰值检测器的峰值检测，控制对所述扩展码产生电路的第二时钟的输入。
40.根据权利要求39所述的解调器，其中所述时钟控制电路(93)在每次所述峰值检测器检测到峰值时，交替地切换对所述扩展码产生电路的第二时钟的输入的停止和恢复。
41.根据权利要求39所述的解调器，其中所述时钟控制电路(93)当所述峰值检测器检测到峰值时，将对所述扩展码产生电路输入第二时钟停止一个预定的时间周期。
42.根据权利要求3所述的解调器，其中对于每个对应电路，所述第一触发电路组(134a-134g)的除了第一级触发电路之外的对应触发电路(143b-143g)的输入端连接到所述第二触发电路组(143h-143n)的除了第一级触发电路之外的对应触发电路的输入端，以从所述第一触发电路组的对应触发电路输出第一扩展码或第二扩展码。
43.根据权利要求42所述的解调器，其中所述峰值检测器(7)包括用于从来自所述加法器的输出的峰值电平和预定低限电平确定一个参考电平的装置(AMP1-AMP3，MP1，MP2，R1-R3，C1，C2)，和用于将参考电平与来自所述加法器的输出比较，以产生与来自所述加法器的输出的峰值信号的尾端同步的控制信号的装置(COMP1-COMP4，INV1-INV3，MOR1，FF1)，和所述扩展码控制电路(145)在每次输出控制信号时，交替地切换接通所述第一开关组的控制操作，和接通所述第二开关组的控制操作。
44.根据权利要求42所述的解调器，其中所述峰值检测器(7)包括用于根据电源电压和一个共模电平确定低限电平的装置(AMP4，R4，R5，C3)。
45.根据权利要求11所述的解调器，其中对于每个对应电路，将所述第一触发电路组(134a-143g)的除了第一级触发电路之外的对应触发电路(143b-143g)的输入端连接到所述第二触发电路组(143h-143n)的除了第一级触发电路的对应触发电路的输入端，以从所述第一触发电路组的对应触发电路输出第一扩展码或第二扩展码。
46.根据权利要求45所述的解调器，其中所述峰值检测器(18)包括用于从来自所述加法器的输出的峰值电平和低限电平确定参考电平的装置(AMP1-AMP3，MP1，MP2，R1-R3，C1，C2)，和用于将参考电平与来自所述加法器的输出比较，以产生与来自所述加法器的输出的峰值信号的尾端同步的控制信号的装置(COMP1-COMP4，INV1-INV3，MOR1，FF1)，和所述扩展码控制电路(145)在每次输出控制信号时，交替地切换接通所述第一开关组的控制操作，和接通所述第二开关组的控制操作。
47.根据权利要求45所述的解调器，其中所述峰值检测器(18)包括用于根据电源电压和共模电平确定下限电平的装置(AMP4，R4，R5，C3)。
48.根据权利要求13所述的解调器，其中对于每个对应电路，所述第一触发电路组(134a-143g)的除了第一级触发电路之外的对应触发电路(143b-143g)的输入端连接到所述第二触发电路组(143h-143n)的除了第一级触发电路之外的对应触发电路的输入端，以把第一扩展码或第二扩展码从所述第一触发电路组的对应触发电路输出。
49.根据权利要求48所述的解调器，其中所述峰值检测器(7)包括用于从来自所述加法器的输出的峰值电平和预定下限电平确定参考电平的装置(AMP1-AMP3，MP1，MP2，R1-R3，C1，C2)，和用于将参考电平与来自所述加法器的输出比较，以产生与来自所述加法器的输出的峰值信号的尾端同步的控制信号(COMP1-COMP4，INV1-INV3，NOR1，FF1)，和所述扩展码控制电路(145)在每次输出控制信号时，交替地切换接通所述第一开关组的控制操作，接通所述第二开关组的控制操作。
50.根据权利要求48所述的解调器，其中所述峰值检测器(7)包括用于根据电源电压和共模电平确定下限电平的装置(AMP4，R4，R5，C3)；
51.根据权利要求15所述的解调器，其中对于每个对应电路，所述第一触发电路组(134a-143g)的除了第一级触发电路之外的对应触发电路(143b-143g)的输入端连接到所述第二触发电路组(143h-143n)的除了第一级触发电路之外的对应触发电路的输入端，以把第一扩展码或第二扩展码从所述第一触发电路组的对应触发电路输出。
52.根据权利要求51所述的解调器，其中所述峰值检测器(7)包括用于从来自所述加法器的输出的峰值电平和预定下限电平确定参考电平的装置(AMP1-AMP3，MP1，MP2，R1-R3，C1，C2)，和用于将参考电平与来自所述加法器的输出比较，以产生与来自所述加法器的输出的峰值信号的尾端同步的控制信号的装置(COMP1-COMP4，INV1-INV3，NOR1，FF1)，所述扩展码控制电路(145)在每次输出控制信号时，交替地切换接通所述第一开关组的控制操作，接通所述第二开关组的控制操作。
53.根据权利要求51所述的解调器，其中所述峰值检测器(7)包括用于根据电源电压和一个共模电平确定下限电平的装置(AMP4，R4，R5，C3)。
54.根据权利要求17所述的解调器，其中对于每个对应电路，所述第一触发电路组(134a-143g)的除了第一级触发电路之外的对应触发电路(143b-143g)的输入端连接到所述第二触发电路组(143h-143n)的除了第一级触发电路之外的对应触发电路的输入端，以把第一扩展码或第二扩展码从所述第一触发电路组的对应触发电路输出。
55.根据权利要求54所述的解调器，其中所述峰值检测器(7)包括用于从来自所述加法器的输出的峰值电平和预定下限电平确定参考电平的装置(AMP1-AMP3，MP1，MP2，R1-R3，C1，C2)，和用于将参考电平与来自所述加法器的输出比较，以产生与来自所述加法器的输出的峰值信号的尾端同步的控制信号的装置(COMP1-COMP4，INV1-INV3，NOR1，FF1)，所述扩展码控制电路(145)在每次输出控制信号时，交替地切换接通所述第一开关组的控制操作，接通所述第二开关组的控制操作。
56.根据权利要求54所述的解调器，其中所述峰值检测器(7)包括用于根据电源电压和共模电平确定下限电平的装置(AMP4，R4，R5，C3)。
57.根据权利要求28所述的解调器，其中对于每个对应电路，所述第一触发电路组(134a-143g)的除了第一级触发电路之外的对应触发电路(143b-143g)的输入端连接到所述第二触发电路组(143h-143n)的除了第一级触发电路之外的对应触发电路的输入端，以把第一扩展码或第二扩展码从所述第一触发电路组的对应触发电路输出。
58.根据权利要求57所述的解调器，其中所述峰值检测器(18)包括用于从来自所述加法器的输出的峰值电平和预定下限电平确定参考电平的装置(AMP1-AMP3，MP1，MP2，R1-R3，C1，C2)，和用于将参考电平与来自所述加法器的输出比较，以产生与来自所述加法器的输出的峰值信号的尾端同步的控制信号的装置(COMP1-COMP4，INV1-INV3，NOR1，FF1)，所述扩展码控制电路(145)在每次输出控制信号时，交替地切换接通所述第一开关组的控制操作，接通所述第二开关组的控制操作。
59.根据权利要求57所述的解调器，其中所述峰值检测器(18)包括用于根据电源电压和共模电平确定下限电平的装置(AMP4，R4，R5，C3)。
60.根据权利要求30所述的解调器，其中对于每个对应电路，所述第一触发电路组(134a-143g)的除了第一级触发电路之外的对应触发电路(143b-143g)的输入端连接到所述第二触发电路组(143h-143n)的除了第一级触发电路之外的对应触发电路的输入端，以把第一扩展码或第二扩展码从所述第一触发电路组的对应触发电路输出。
61.根据权利要求60所述的解调器，其中所述峰值检测器(18)包括用于从来自所述加法器的输出的峰值电平和预定下限电平确定参考电平的装置(AMP1-AMP3，MP1，MP2，R1-R3，C1，C2)，和用于将参考电平与来自所述加法器的输出比较，以产生与来自所述加法器的输出的峰值信号的尾端同步的控制信号的装置(COMP1-COMP4，INV1-INV3，NOR1，FF1)，所述扩展码控制电路(145)在每次输出控制信号时，交替地切换接通所述第一开关组的控制操作，接通所述第二开关组的控制操作。
62.根据权利要求60所述的解调器，其中所述峰值检测器(18)包括用于根据电源电压和共模电平确定下限电平的装置(AMP4，R4，R5，C3)。
63.根据权利要求32所述的解调器，对于每个对应电路，所述第一触发电路组(134a-143g)的除了第一级触发电路之外的对应触发电路(143b-143g)的输入端连接到所述第二触发电路组(143h-143n)的除了第一级触发电路之外的对应触发电路的输入端，以把第一扩展码或第二扩展码从所述第一触发电路组的对应触发电路输出。
64.根据权利要求63所述的解调器，其中所述峰值检测器(18)包括用于从来自所述加法器的输出的峰值电平和预定下限电平确定参考电平的装置(AMP1-AMP3，MP1，MP2，R1-R3，C1，C2)，和用于将参考电平与一个来自所述加法器的输出比较，以产生与来自所述加法器的输出的峰值信号的尾端同步的控制信号的装置(COMP1-COMP4，INV1-INV3，NOR1，FF1)，所述扩展码控制电路(145)在每次输出控制信号时，交替地切换接通所述第一开关组的控制操作，接通所述第二开关组的控制操作。
65.根据权利要求63所述的解调器，其中所述峰值检测器(18)包括用于根据电源电压和共模电平确定下限电平的装置(AMP4，R4，R5，C3)。
66.根据权利要求1所述的解调器，进一步包括仅通过从所述数据信号解调部分输出的信号中落入一个数据频带内的信号分量的滤波器(1007)。
67.根据权利要求1所述的解调器，进一步包括用于代替所述数据信号解调部分的、通过对来自所述相关值计算部分的输出的峰值计数来解调数据信号的解调装置(1010)。
全文摘要
一种扩频解调器包括扩展码产生部分，相关值计算部分，数据信号解调部分，峰值信号检测部分，和扩展码产生控制部分。扩展码产生部分产生用于与接收扩展信号相关的扩展码。相关值计算部分计算扩展信号与从扩展码产生部分输出的扩展码之间的相关值。数据信号解调部分检测来自相关值计算部分的输出的峰值，并且根据检测的峰值解调数据信号。峰值信号检测部分检测来自相关值计算部分的输出的峰值。扩展码产生控制部分在每次峰值信号检测部分检测到峰值时，相对于扩展信号改变扩展码的移位方向。
文档编号H04B1/707GK1520050SQ200310119599
公开日2004年8月11日 申请日期2003年12月4日 优先权日2002年12月4日
发明者铃木贤治, 宇贺神守, 束原恒夫, 夫, 守 申请人:日本电信电话株式会社