专利名称：双线型数据通信方法和系统、控制器以及数据记录设备的制作方法
技术领域：
本发明涉及一种在接触型数据存储系统的数据存储设备和控制器之间的双线型数据通信方法和系统、控制器以及数据存储设备。
背景技术：
接触型数据存储系统用于在工厂等地方中进行OA设备的部件控制或调度控制。双线型数据通信系统已被应用于在形成接触型数据存储系统的数据存储设备和控制器之间进行通信以使该系统紧凑(例如，参见JP-A-2003-69653)。
图13为用于说明通常的双线型数据通信方法的电压波形图。图14是表示使用通常双线型数据通信方法的接触型数据存储系统的结构示例的方框图。在图14中，接触型数据存储系统包括控制器1201和数据存储设备1202。
控制器1201包括用于形成时钟脉冲和与其相位相反的脉冲的时钟发生电路1205、用于产生时钟脉冲幅度电平的电压电平发生电路1203、用于根据发送信号改变时钟脉冲幅度的第一发送电路1204以及用于检测时钟脉冲和与其相位相反的脉冲中出现的幅度差的第一信号检测电路1206。
并且，数据存储设备1202包括用于全波整流(full-wave rectifying)时钟脉冲电压和与其相位相反的脉冲电压的整流电路1208、用于检测时钟脉冲的幅度差以再生发送信号的数据解调电路1209、用于根据发送信号改变双线型通信端之间负载阻抗从而改变电压幅度的第二发送电路1210以及用于再生时钟脉冲的时钟检测电路1211。
电压电平发生电路1203包括连接到电源电压+V的电阻R1和与电阻R1串联的电阻R2，以用于输出电阻R1和电阻R2的节点电压Vout。发送电路1204由具有分别连接到电压电平发生电路1203的电阻R2和参考电压GND的源极和漏极以及输入发送信号以确定电压电平发生电路1203的输出电平Vout的栅极的MOS晶体管构成。
时钟发生电路1205包括两级反相器，它们用于输出具有相对于时钟信号的相同相位和相反相位的时钟脉冲。反相器的电源供应端分别连接到电压电平发生电路1203的输出端Vout。相同相位和相反相位的时钟脉冲的幅度根据输出Vout而改变，以将发送信号叠加到时钟脉冲上并且将所叠加的发送信号发送到数据存储设备1202。
在用于接收时钟脉冲和与其相位相反的脉冲的数据存储设备1202中，数据解调电路1209提取叠加在经整流电路1208整流的电压上的信号分量。时钟检测电路1211由反相器组成，从而可以再生时钟脉冲而不依赖于所叠加的信号分量，并将时钟脉冲用作数据存储设备1202的时钟。
第二发送电路1210包括在数据存储设备1202的双线型通信端之间串联的电阻和开关并根据该发送信号来改变这些端之间的负载阻抗。因此，第二发送电路改变了从控制器1201所接收的时钟脉冲的幅度。信号检测电路1206连接到控制器1201中的任意一个双线型通信端，以检测这些端中的时钟脉冲幅度的变化作为接收信号。
图15是表示数据解调电路1209的电路图并使用图13的电压波形图来解释该电路的操作。首先，在低通滤波器1301，如图13(e)所示，作为数据存储设备的整流电路的输出的信号叠加到该电压波形上，输入该电压波形以消除由于时滞等原因而产生的噪声。然后，在高通滤波器1302中，检测信号的上升沿和下降沿并如图13(f)所示消除信号的直流分量。
在具有滞后作用的比较器1303中，当高通滤波器1302的输出超出高滞后电平时，如图13(g)所示，则输出内部源电压电平即逻辑“H”。而且，当高通滤波器的输出低于低滞后电平时，则输出内部参考电压电平即逻辑“L”。最后，在D触发器1304中，在时钟检测电路的输出的下降沿检测比较器1303的输出并将其输出作为解调数据。
如上所述，在通常的数据通信方法中，随着幅度的变化发送信号分量被叠加发送时钟上以执行数据通信。通过这种方式，相互地发送和接收信号并将电能和时钟从控制器同时提供给数据存储设备。
但是，在上述的通常方法中，如图13所示，当在时钟脉冲和与其相位相反的时钟脉冲之间存在定时时滞时，在所整流的内部源电压中产生噪声。同时，当所包含的存储器的内部电路的操作叠加于该噪声上时，增加了电源噪声的压降。所以，如图13(e)到13(h)所示，在数据解调电路中出现了所不希望执行的错误数据解调。
当时钟脉冲和与其相位相反的时钟脉冲之间的定时时滞变大时，这种现象将更频繁地出现。因此，在控制器和双线型通信的发送通道中，需要一种相对严格的定时调整。
而且，由于结构被设计成通过调制幅度来将数据叠加到时钟脉冲上并从控制器发送所叠加的数据，从而必须有三态的输出电压电平。因此，控制器的电路结构复杂并且需要调整输出电压电平以及在数据存储设备的内部电路的等效电阻中的不平衡(unevenness)。所以，相对增加了设计系统的负担。
发明内容
本发明解决了上述常见的问题，以及本发明的一个目的是提供一种双线型数据通信方法和系统，控制器和数据存储设备，其中能够实现稳定的通信而不会出现由于信号之间时滞的影响而产生错误的数据解调，并且减少了在双线型数据通信中设计控制器的负担，该双线型数据通信用于在控制器和数据存储设备之间执行数据通信以及通过第一信号线和第二信号线来提供时钟和电能。
为了实现上述目的，根据在权利要求1中定义的本发明的双线型数据通信方法涉及一种用于在控制器和数据存储设备之间执行数据通信并通过第一信号线和第二信号线提供时钟和电能的数据通信方法。正相位时钟脉冲是由第一信号线发送的，而根据发送数据的逻辑调制的反相位时钟脉冲是由第二信号线发送的。
根据上述构造，由于根据第一信号线提取正相位时钟脉冲以及通过使用正相位时钟脉冲能够确定，从由第二信号线所发送的调制反相位时钟脉冲中提取的信号。因此，由逻辑电路可以执行合适的调制来进行解调处理而不必使用边沿检测型解调方法，从而能够避免由于信号之间的时滞而引起的错误解调。并且，由于与现有技术相比可以更简单地执行该解调，因此就成本而言优点很大。进一步，由于控制器的结构不需要类似现有技术的三态电压值，因此就不必考虑调整数据存储设备中等效电阻的不平衡。因此，减少了设计中的负担。
在根据权利要求2所定义的本发明的双线型数据通信方法中，根据权利要求1的双线型数据通信方法中发送数据的逻辑，依靠脉冲的有或无来调制并形成由第二信号线所发送的反相位时钟脉冲。
根据上述构造，由于调制信号为通过时钟脉冲的有或无来表示逻辑值的全振幅信号，因此能够通过逻辑电路来执行解调处理而不需要边沿检测型解调方法。从而，能够执行基本上没有由于信号之间时滞影响而产生的错误解调的数据解调。
在根据权利要求3所定义的本发明的双线型数据通信方法中，根据权利要求1的双线型数据通信方法中发送数据的逻辑，通过改变相对于正相位时钟脉冲的延迟时间来调制并形成由第二信号线所发送的反相位时钟脉冲。
根据上述构造，由于调制信号为由时钟脉冲的延迟时间的变化来表示逻辑值的全振幅信号，因此能够通过逻辑电路来执行解调处理而不需要边沿检测型解调方法。从而，能够提取数据而不会受到由于双线发送信号之间定时时滞而产生的内部电源噪声的影响。
在根据权利要求4所定义的本发明的双线型数据通信方法中，根据权利要求1的双线型数据通信方法中发送数据的逻辑，通过占空比的变化来调制并形成由第二信号线所发送的反相位时钟脉冲。
根据上述构造，由于调制信号为通过时钟脉冲的占空比的变化表示逻辑值的全振幅信号，因此能够通过逻辑电路来执行解调处理而不需要边沿检测型解调方法。从而，能够提取数据而不会受到由于双线发送信号之间定时时滞而产生的内部电源噪声的影响。
在根据权利要求5所定义的本发明的双线型数据通信方法中，根据权利要求1的双线型数据通信方法中发送数据的逻辑，在叠加相反极性的脉冲信号的位置上调制并形成由第二信号线所发送的反相位时钟脉冲。
根据上述构造，由于调制信号为表示在叠加在相反相位时钟脉冲上的脉冲位置上的逻辑值的全振幅信号，因此能够通过逻辑电路来执行解调处理而不需要边沿检测型解调方法。从而，能够提取数据而不会受到由于双线发送信号之间定时时滞而产生的内部电源噪声的影响。
在根据权利要求6所定义的本发明的双线型数据通信方法中，根据权利要求所述的双线型数据通信方法中发送数据的逻辑，通过占空比的变化来调制并形成由第一信号线所发送的正相位时钟脉冲和由第二信号线所发送的反相位时钟脉冲。
根据上述构造，由于调制信号为通过时钟脉冲占空比表示逻辑值的全振幅信号，因此能够通过逻辑电路来执行解调处理而不需要边沿检测型解调方法。从而，能够提取数据而不会受到由于双线发送信号之间定时时滞而产生的内部电源噪声的影响。
根据权利要求7中定义的本发明的双线型数据通信系统涉及一种用于在控制器和数据存储设备之间执行数据通信并通过第一信号线和第二信号线提供时钟和电能的数据通信系统。控制器包括用于形成正相反时钟脉冲和反相位时钟脉冲的单元、发送正相位时钟脉冲到第一信号线的单元以及根据发送数据的逻辑通过脉冲的有或无来调制反相位时钟脉冲并发送所调制的时钟脉冲到第二信号线的单元。数据存储设备包括整流第一信号线和第二信号线的电压并为数据存储设备提供源电压的单元、根据第一信号线提取设备中的时钟的单元以及使用该设备中的时钟来检测由第二信号线所发送的反相位时钟脉冲的有无的数据解调单元。
根据上述构造，由于调制信号为通过时钟脉冲的有无来表示逻辑值的全振幅信号，因此，能够通过逻辑电路执行解调处理而不需要边沿检测型解调方法，从而能够实现基本上不存在由于信号之间时滞的影响而产生错误解调的数据解调。并且，相对于现有技术可以更简单地形成数据存储设备的解调电路，因此就成本而言意义重大。进一步，由于控制器的结构不需要类似现有技术的三态电压值，因此就不必考虑调整数据存储设备中等效电阻的不平衡了。因此，减少了设计中的负担。
根据权利要求8中定义的本发明的双线型数据通信系统涉及一种用于在控制器和数据存储设备之间执行数据通信并通过第一信号线和第二信号线提供时钟和电能的数据通信系统。控制器包括用于形成正相位时钟脉冲和反相位时钟脉冲的单元、发送正相位时钟脉冲到第一信号线的单元以及根据发送数据的逻辑依照相对于正相位时钟脉冲的延迟时间的变化来调制反相位时钟脉冲并发送所调制的时钟脉冲到第二信号线的单元。数据存储设备包括整流第一信号线和第二信号线的电压并为数据存储设备提供源电压的单元、根据第一信号线提取设备中的时钟的单元以及使用该设备中的时钟来检测由第二信号线所发送的反相位时钟脉冲的延迟时间变化的数据解调单元。
根据上述构造，由于调制信号为通过时钟脉冲的延迟时间的变化来表示逻辑值的全振幅信号，所以能够通过逻辑电路执行解调处理而不需要边沿检测型解调方法。因此，能够提取数据而不会受到由于双线发送信号之间定时时滞而产生的内部电源噪声的影响。而且，相对于现有技术可以更简单地形成数据存储设备的解调电路，因此就成本而言其意义重大。并且，由于控制器的结构不需要类似现有技术的三态电压值，因此就不必考虑调整数据存储设备中等效电阻的不平衡了。因此，减少了设计中的负担。
根据权利要求9中定义的本发明的双线型数据通信系统涉及一种用于在控制器和数据存储设备之间执行数据通信并通过第一信号线和第二信号线提供时钟和电能的数据通信系统。控制器包括用于形成正相位时钟脉冲和反相位时钟脉冲的单元、发送正相位时钟脉冲到第一信号线的单元以及根据发送数据的逻辑通过占空比的变化来调制反相位时钟脉冲并发送所调制的时钟脉冲到第二信号线的单元。数据存储设备包括整流第一信号线和第二信号线的电压并为数据存储设备提供源电压的单元、根据第一信号线提取设备中的时钟的单元以及使用该设备中的时钟来检测由第二信号线所发送的反相位时钟脉冲的占空比变化的数据解调单元。
根据上述构造，由于调制信号为通过时钟脉冲的延迟时间的变化来表示逻辑值的全振幅信号，所以能够通过逻辑电路执行解调处理而不需要边沿检测型解调方法。因此，能够提取数据而不会受到由于双线发送信号之间定时时滞而产生的内部电源噪声的影响。而且，相对于现有技术可以更简单地形成数据存储设备的解调电路，因此就成本而言其意义重大。并且，由于控制器的结构不需要类似现有技术的三态电压值，因此就不必考虑调整数据存储设备中等效电阻的不平衡了。因此，减少了设计中的负担。
根据权利要求10中定义的本发明的双线型数据通信系统涉及一种用于在控制器和数据存储设备之间执行数据通信并通过第一信号线和第二信号线提供时钟和电能的数据通信系统。控制器包括用于形成正相位时钟脉冲和反相位时钟脉冲的单元、发送正相位时钟脉冲到第一信号线的单元以及根据发送数据的逻辑在被叠加相反极性的脉冲的位置调制反相位时钟脉冲并发送所调制的时钟脉冲到第二信号线的单元。数据存储设备包括整流第一信号线和第二信号线的电压并为数据存储设备提供源电压的单元、根据第一信号线提取设备中的时钟的单元以及使用该设备中的时钟来检测被叠加有发送到第二信号线的相反极性的脉冲位置的数据解调单元。
根据上述构造，由于调制信号为通过脉冲的时间位置来表示逻辑值的全振幅信号，该脉冲具有在反相位时钟脉冲上叠加的窄的宽度。所以由逻辑电路可以执行解调处理而不需要边沿检测型解调方法。因此，能够提取数据而不会受到由于双线发送信号之间定时时滞而产生的内部电源噪声的影响。而且，相对于现有技术可以更简单地形成数据存储设备的解调电路，因此就成本而言其意义重大。并且，由于控制器的结构不需要类似现有技术的三态电压值，因此就不必考虑调整数据存储设备中等效电阻的不平衡了。因此，减少了设计中的负担。
根据权利要求11中定义的本发明的双线型数据通信系统涉及一种用于在控制器和数据存储设备之间执行数据通信并通过第一信号线和第二信号线提供时钟和电能的数据通信系统。控制器包括用于形成正相位时钟脉冲和反相位时钟脉冲的单元，和用于根据发送数据的逻辑通过占空比的变化来调制正相位时钟脉冲和反相位时钟脉冲并将所调制的时钟脉冲分别发送到第一信号线和第二信号线的单元。数据存储设备包括整流第一信号线和第二信号线的电压并为数据存储设备提供源电压的单元、根据第一信号线提取设备中的时钟的单元以及使用该设备中的时钟来检测由第二信号线所发送的反相位时钟脉冲的占空比变化的数据解调单元。
根据上述构造，由于调制信号为通过时钟脉冲的占空比变化来表示逻辑值的全振幅信号，所以由逻辑电路可以执行解调处理而不需要边沿检测型解调方法。因此，能够提取数据而不会受到由于双线发送信号之间定时时滞而产生的内部电源噪声的影响。而且，相对于现有技术可以更简单地形成数据存储设备的解调电路，因此就成本而言其意义重大。并且，由于控制器的结构不需要类似现有技术的三态电压值，因此就不必考虑调整数据存储设备中等效电阻的不平衡了。因此，减少了设计中的负担。
根据权利要求12中定义的本发明的控制器涉及一种用于在数据存储设备和控制器之间执行数据通信并通过第一信号线和第二信号线提供时钟和电能的控制器。控制器包括用于形成正相位时钟脉冲和反相位时钟脉冲的单元、用于发送正相位时钟脉冲到第一信号线的单元以及根据发送数据的逻辑按照脉冲的有无来调制反相位时钟脉冲并发送所调制的时钟脉冲到第二信号线的单元。
根据上述构造，由于调制信号为通过时钟脉冲的有无来表示逻辑值的全振幅信号，所以由逻辑电路可以执行解调处理而不需要边沿检测型解调方法，以及能够实现基本上不存在由于信号之间时滞的影响而产生的错误解调的数据解调。而且，由于不需要类似现有技术的三态电压值，因此就不必考虑调整数据存储设备中等效电阻的不平衡了。因此，减少了设计中的负担。
根据权利要求13中定义的本发明的控制器涉及一种用于在数据存储设备和控制器之间执行数据通信并通过第一信号线和第二信号线在提供时钟和电能的控制器。控制器包括用于形成正相位时钟脉冲和反相位时钟脉冲的单元、用于发送正相位时钟脉冲到第一信号线的单元，以及根据发送数据的逻辑按照相对于正相位时钟脉冲的延迟时间的变化来调制反相位时钟脉冲并发送所调制的时钟脉冲到第二信号线的单元。
根据上述构造，由于调制信号为通过时钟脉冲的延迟时间的变化来表示逻辑值的全振幅信号，所以由逻辑电路可以执行解调处理而不需要边沿检测型解调方法。从而，能够提取数据而不会受到由于双线发送信号之间定时时滞而产生的内部电源噪声的影响。而且，由于不需要类似现有技术的三态电压值，因此就不必考虑调整数据存储设备的等效电阻中的不平衡了。因此，减少了设计中的负担。
根据权利要求14中定义的本发明的控制器涉及一种用于在数据存储设备和控制器之间执行数据通信并通过第一信号线和第二信号线提供时钟和电能的控制器。控制器包括用于形成正相位时钟脉冲和反相位时钟脉冲的单元、用于发送正相位时钟脉冲到第一信号线的单元，以及根据发送数据的逻辑通过占空比的变化来调制反相位时钟脉冲并发送所调制的时钟脉冲到第二信号线的单元。
根据上述构造，由于调制信号为通过时钟脉冲的占空比的变化来表示逻辑值的全振幅信号，所以由逻辑电路可以执行解调处理而不需要边沿检测型解调方法。从而，能够提取数据而不会受到由于双线发送信号之间定时时滞而产生的内部电源噪声的影响。而且，由于不需要类似现有技术的三态电压值，因此就不必考虑调整数据存储设备的等效电阻中的不平衡了。因此，减少了设计中的负担。
根据权利要求15中定义的本发明的控制器涉及一种用于在数据存储设备和控制器之间执行数据通信并通过第一信号线和第二信号线提供时钟和电能的控制器。控制器包括用于形成正相位时钟脉冲和反相位时钟脉冲的单元、用于发送正相位时钟脉冲到第一信号线的单元以及根据发送数据的逻辑在叠加相反极性的脉冲位置调制反相位时钟脉冲并发送所调制的时钟脉冲到第二信号线的单元。
根据上述构造，由于调制信号为通过脉冲的时间位置来表示逻辑值的全振幅信号，该脉冲具有在反相位时钟脉冲上叠加的窄宽度，所以由逻辑电路可以执行解调处理而不需要边沿检测型解调方法。从而，能够提取数据而不会受到由于双线发送信号之间定时时滞而产生的内部电源噪声的影响。而且，由于不需要类似现有技术的三态电压值，因此就不必考虑调整数据存储设备的等效电阻中的不平衡了。因此，减少了设计中的负担。
根据权利要求16中定义的本发明的控制器涉及一种用于在数据存储设备和控制器之间执行数据通信并通过第一信号线和第二信号线提供时钟和电能的控制器。控制器包括用于形成正相位时钟脉冲和反相位时钟脉冲的单元，以及根据发送数据的逻辑通过占空比的变化来调制正相位时钟脉冲和反相位时钟脉冲并将所调制的时钟脉冲分别发送到第一信号线和第二信号线的单元。
根据上述构造，由于调制信号为通过时钟脉冲的占空比的变化来表示逻辑值的全振幅信号，所以由逻辑电路可以执行解调处理而不需要边沿检测型解调方法。从而，能够提取数据而不会受到由于双线发送信号之间定时时滞而产生的内部电源噪声的影响。而且，由于不需要类似现有技术的三态电压值，因此就不必考虑调整数据存储设备的等效电阻中的不平衡了。因此，减少了设计中的负担。
根据权利要求17中定义的本发明的数据存储设备涉及一种用于在控制器和数据存储设备之间执行数据通信并通过第一信号线和第二信号线提供时钟和电能的数据存储设备。数据存储设备包括整流第一信号线和第二信号线的电压并为数据存储设备提供源电压的单元、根据第一信号线提取设备中的时钟的单元以及使用该设备中的时钟来检测由第二信号线所发送的反相位时钟脉冲的有无的数据解调单元。
根据上述构造，由于调制信号为通过时钟脉冲的有无来表示逻辑值的全振幅信号，因此，由逻辑电路可以执行解调处理而不需要边沿检测型解调方法。而且，能够实现基本上不存在由于信号之间时滞的影响而产生的错误解调的数据解调。并且，由于相对于现有技术可以更简单地形成解调电路，因此就成本而言好处很大。
根据权利要求18中定义的本发明的数据存储设备涉及一种用于在控制器和数据存储设备之间执行数据通信并通过第一信号线和第二信号线提供时钟和电能的数据存储设备。数据存储设备包括整流第一信号线和第二信号线的电压并为数据存储设备提供源电压的单元、根据第一信号线提取设备中的时钟的单元以及使用该设备中的时钟来检测由第二信号线所发送的反相位时钟脉冲的延迟时间变化的数据解调单元。
根据上述构造，由于调制信号为通过时钟脉冲的延迟时间变化来表示逻辑值的全振幅信号，因此，由逻辑电路可以执行解调处理而不需要边沿检测型解调方法。从而，能够提取数据而不会受到由于双线发送信号之间定时时滞而产生的内部电源噪声的影响。并且，由于相对于现有技术可以更简单地形成解调电路，因此就成本而言好处很大。
根据权利要求19中定义的本发明的数据存储设备涉及一种用于在控制器和数据存储设备之间执行数据通信并通过第一信号线和第二信号线提供时钟和电能的数据存储设备。数据存储设备包括整流第一信号线和第二信号线的电压并为数据存储设备提供源电压的单元、根据第一信号线提取设备中的时钟的单元以及使用该设备中的时钟来检测由第二信号线所发送的时钟脉冲的占空比变化的数据解调单元。
根据上述构造，由于调制信号为通过时钟脉冲的占空比的变化来表示逻辑值的全振幅信号，因此，由逻辑电路可以执行解调处理而不需要边沿检测型解调方法。从而，能够提取数据而不会受到由于双线发送信号之间定时时滞而产生的内部电源噪声的影响。并且，由于相对于现有技术可以更简单地形成解调电路，因此就成本而言好处很大。
根据权利要求20中定义的本发明的数据存储设备涉及一种用于在控制器和数据存储设备之间执行数据通信并通过第一信号线和第二信号线提供时钟和电能的数据存储设备。数据存储设备包括整流第一信号线和第二信号线的电压并为数据存储设备提供源电压的单元、根据第一信号线提取设备中的时钟的单元以及使用该设备中的时钟来检测叠加有发送到第二信号线的相反极性的脉冲位置的数据解调单元。
根据上述构造，由于调制信号为通过脉冲的定时位置来表示逻辑值的全振幅信号，该脉冲具有在反相位时钟脉冲上叠加的窄宽度，因此，由逻辑电路可以执行解调处理而不需要边沿检测型解调方法。从而，能够提取数据而不会受到由于双线发送信号之间定时时滞而产生的内部电源噪声的影响。并且，由于相对于现有技术可以更简单地形成解调电路，因此就成本而言好处很大。
根据权利要求21中定义的本发明的数据存储设备涉及一种用于在控制器和数据存储设备之间执行数据通信并通过第一信号线和第二信号线提供时钟和电能的数据存储设备。数据存储设备包括整流第一信号线和第二信号线的电压并为数据存储设备提供源电压的单元、根据第一信号线提取设备中的时钟的单元以及使用该设备中的时钟来检测由第二信号线所发送的反相位时钟脉冲的占空比的变化的数据解调单元。
根据上述构造，由于调制信号为通过时钟脉冲的占空比的变化来表示逻辑值的全振幅信号，因此，由逻辑电路可以执行解调处理而不需要边沿检测型解调方法。从而，能够提取数据而不会受到由于双线发送信号之间定时时滞而产生的内部电源噪声的影响。并且，由于相对于现有技术可以更简单地形成解调电路，因此就成本而言意义重大。
图1是表示根据本发明第一实施例的双线型数据通信方法的电压波形图。
图2是表示在使用根据本发明第一实施例的双线型数据通信方法的接触型数据存储系统中数据存储设备的结构实例的方框图。
图3是表示根据本发明第二实施例的双线型数据通信方法的电压波形图。
图4是表示用于根据第一发送信号和第二发送信号形成内部工作电压的全波整流电路的方框图。
图5是表示所形成的内部工作电压的电压波形图。
图6是表示在使用根据本发明第二实施例的双线型数据通信方法的接触型数据存储系统中控制器的结构实例的方框图。
图7是表示根据本发明第三实施例的双线型数据通信方法的电压波形图。
图8是表示在使用根据本发明第三实施例的双线型数据通信方法的接触型数据存储系统中的数据存储设备的结构实例的方框图。
图9是表示根据本发明第四实施例的双线型数据通信方法的电压波形图。
图10是表示在使用根据本发明第四实施例的双线型数据通信方法的接触型数据存储系统中的数据存储设备的结构实例的方框图。
图11是表示根据本发明第五实施例的双线型数据通信方法的电压波形图。
图12是表示在使用根据本发明第五实施例的双线型数据通信方法的接触型数据存储系统中数据存储设备的数据解调电路的结构实例的电路图。
图13是用于说明通常的双线型数据通信方法的电压波形图。
图14是表示使用通常双线型数据通信方法的接触型数据存储系统的结构实例的方框图。
图15是表示在使用通常双线型数据通信方法的接触型数据存储系统中数据存储设备的数据解调电路的电路图。
具体实施例方式
现在，将参考附图描述本发明的实施例。本发明的特征全部都涉及在从控制器到数据存储设备的数据通信期间的通信。因此，在下述的实施例中，省略了对从数据存储设备到控制器的数据通信操作的说明。
(第一实施例)图1是表示根据本发明第一实施例的双线型数据通信方法的电压波形图。图2是表示在使用根据本发明第一实施例的双线型数据通信方法的接触型数据存储系统中数据存储设备的结构示例的方框图。
该实施例的双线型数据通信方法包括图1(a)中所示的作为稳定时钟脉冲的第一发送信号以及如图1(b)所示的通过将数据叠加到时钟脉冲而获得的第二发送信号。在发送数据具有特定逻辑(在图1中，为“1”)的区间(block)中，第一发送信号和第二发送信号具有彼此相反相位的时钟脉冲关系。在发送数据具有相反逻辑(在图1中，为“0”)的区间中，该时钟脉冲不发送到第二发送信号。
接收上述发送信号的数据存储设备首先通过全波整流第一发送信号和第二发送信号形成内部工作电压并根据第一发送信号提取稳定的内部工作时钟。然后，该数据存储设备使用内部工作时钟检测第二发送信号的时钟脉冲的有无，以简单地解调数据，如图1(e)所示。
图2所示的数据存储设备包括用于根据第一发送信号和第二发送信号形成内部源电压的整流电路208、用于从控制器提取接收数据的数据解调电路211、用于内部电源的平滑电容212以及当数据从数据存储设备发送到控制器时所使用的第二发送电路210。
在数据解调电路211中，根据第一发送信号提取稳定时钟脉冲(图1(a))并通过把时钟脉冲的上升沿用作工作时钟将第二发送信号(图1(b))直接锁存到D触发器以提取解调的数据(图1(e))。
为了简化说明，在图2中，第一发送信号和第二发送信号直接输入到数据解调电路211的D触发器。但是，实际上还需要调整电路用于根据第一发送信号和第二发送信号来调整电压电平和极性以再生信号。而且，应该理解可能需要定时调整电路以便不会产生由于时钟时滞而引起的同步错误(holderror)。
而且，作为本实施例特征的数据解调电路通过将第一发送信号用作内部工作时钟来检测作为数据的第二发送信号时钟脉冲的有无。因此，电路结构可以这样形成，合并的逻辑数据诸如第一发送信号和第二发送信号的异-或逻辑被用作数据解调电路211的D触发器的输入信号。
在整流电路208中，由于内部源电压由全波整流形成，所以在本实施例中当数据具有逻辑“0”时，不发送脉冲到第二发送信号。这样，产生了区间，其中在时钟的半周期中不能提供电能。因此，在该区间中需要在内部电源电路中插入平滑电容212来保持电能。
如图1(d)所示，假设当第一发送信号和第二发送信号具有彼此相反的相位时，数据存储设备中的源电压为VDD，不能提供电能的区间为t0，数据存储设备的内部电路等效电阻值为R，以及内部电源电路的电容值为C，在经过时间t0之后，源电压值VDD1由以下公式表示。
VDD1＝VDD×(exp(-t0/RC))因此，可以确定电容值C，以便VDD1不低于内部电路的最小工作电压。当该值较小时，即使不专门插入电容单元，内部电路的寄生电容也可能足够了。
在现有技术中，由于数据为小振幅信号，所以应用一种检测信号变化点的边缘的解调方法。因此，根据由信号之间的时滞而产生的内部源电压的变化，将容易产生错误的解调。然而，在本实施例中，数据信号为由时钟脉冲的有无来表示的全振幅信号，在逻辑电路中能够执行解调处理而不需要边沿检测型解调方法。这样，基本上不再可能会由于信号之间时滞的影响而产生错误的解调。
进一步，由于与现有技术相比可能更容易地形成数据存储设备的解调电路，因此就成本而言意义重大。并且，在控制器的结构中，当存在基时钟和发送数据时，在简单的逻辑电路中能够形成第二发送信号。类似现有技术的三态电压值不是必须的，因此不需要考虑调整数据存储设备中等效电阻的不平衡了。这样，可以减少设计控制器结构的负担。
(第二实施例)图3是表示根据本发明第二实施例的双线型数据通信方法的电压波形图。图6是表示在使用根据本发明第二实施例的双线型数据通信方法的接触型数据存储系统中控制器的结构示例的方框图。
该实施例的双线型数据通信方法包括如图3(a)所示的作为稳定时钟脉冲的第一发送信号，以及如图3(b)所示的通过在时钟脉冲上叠加数据而获得的第二发送信号。第一发送信号和第二发送信号具有彼此相反相位的时钟脉冲关系。在发送数据具有特定逻辑(在图3中，为“1”)的情况下，第二发送信号的“H”脉冲相对于第一信号的“L”脉冲提前时间td1。在发送数据具有相反逻辑(在图3，为“0”)的情况下，第二发送信号的“H”脉冲提前时间td2。
接收上述发送信号的数据存储设备首先通过全部整流第一发送信号和第二发送信号形成内部工作电压并根据第一发送信号提取一个稳定的内部工作时钟。然后，该数据存储设备使用内部工作时钟检测作为数据信号的第二发送信号的延迟时间的变化以简单地执行数据调制，如图3(e)所示。
通过参考图4和5来说明在该时间中的操作。图4为根据第一发送信号和第二发送信号形成内部工作电压的全波整流电路的一个示例。全波整流电路由P沟道MOS晶体管M1到M4构成。图5是用于说明当使用具有图4中所示结构的全波整流电路形成内部电源时内部操作的电压波形图。
首先，在图4所示的全波整流电路中，当“H”电压施加到第二发送信号的输入端以及“L”电压施加到第一发送信号的输入端时，电流通过M2从第二发送信号的输入端流到内部VDD。然后，电流通过M3从内部Vss流入到第一发送信号的输入端。这时，M1和M4被截止。
其次，当第二发送信号输入端的施加电压从“H”改变为“L”时，内部VDD的电位被通过M2箝位到第二发送信号端。因此，第一发送信号和第二发送信号输入端的电压基本上具有相同的电位(它们之间大约有M2晶体管的电压差Vt)。内部VDD和内部Vss之间的电压由电源中的平滑电容保持预定的时间周期。因此，根据第二发送信号输入端的施加电压的变化而降低内部Vss。所以，当考虑将内部Vss作为基准来观察第一发送信号输入端和第二发送信号输入端的电压变化时，第一发送信号的输入波形相反从“L”改变为“H”，第二发送信号的输入波形保持“H”。在这种状态之下，当第一发送信号输入端的电压从 “L”改变为“H”，并考虑将内部Vss作为基准时，那么第一发送信号的输入波形则从“H”改变为“L”。
接下来，如果根据条件即第一发送信号输入端的电压位于状态“H”而第二发送信号输入端的电压位于状态“L”(M1和M4导通，以及M2和M3截止)，第二发送信号输入端的电压从“L”改变为“H”时，内部VDD电位被通过M1箝位到第一发送信号输入端的电压并保持基本上相同的电位(大约存在M1晶体管的电压差Vt)。因此，当考虑将内部Vss作为基准时，类似于端电压的变化第二发送信号的输入波形从“L”改变为“H”。在这种状态下，当第一发送信号输入端的电压从“H”改变为“L”时，由于内部VDD电位被通过M2箝位到第二发送信号输入端的电压，当考虑将内部Vss作为基准时，第一发送信号的输入波形也从“H”改变为“L”。
在图5的波形图中示出了上述的操作。当内部Vss被考虑作为基准时，第一发送信号的波形(a)和第二发送信号的波形(b)被分别示为波形(d)和(e)。这里，通过对内部信号(d)整形以获得工作时钟(g)。在内部信号的下降定时锁存通过延迟内部信号(e)Δd而获得的信号(f)，以便能够获得解调数据(h)。可以设置延迟时间Δd以使td1-Δd满足锁存触发器的建立时间以及|td2-Δd|(当td2为负值时为-td2+Δd)满足保持时间。
在图5中，提取的工作时钟(g)的下降定时与第一发送信号的波形(a)的下降定时同步。信号波形(e)的下降定时还与第一发送信号(a)的上升定时同步。因此，根据信号的波形(e)可以形成工作时钟。在这种情况下，通过将信号的波形(d)延迟Δd获得的信号被锁存作为数据，以便在第一发送信号(a)的上升定时获得该解调数据。
使用具有图4所示结构的整流电路来描述本实施例。但是，可以改变整流电路的结构以便当考虑内部Vss作为基准时，第一发送信号的波形(d)或第二发送信号的波形(e)的变化定时可以不同于上述说明的定时。因此，需要根据整流电路的结构来调整提取每个内部信号的方法。
由于在本实施例中的数据存储设备的电路结构可以基本上与示为图2中电路图的第一实施例的数据存储设备相同，因此对其的详细描述将被省略。在这种情况下，通过作为第一发送信号的时钟脉冲的下降沿将第二发送信号锁存在D触发器中，以便能够解调数据。而且，如在说明图5的操作中所述，需要一种用于将D触发器的输入信号延迟Δd的电路。
在图6所示的控制器中，三级反相器电路被串联到基准时钟以形成第一发送信号(图3(a))。两级反相器电路被串联到基准时钟以形成第二发送信号(图3(b))。为了根据将被发送的数据的逻辑来延迟第二发送信号，提供了用于开关反相器电路的线路负载的晶体管开关401和延迟电容402。
在如上构造的控制器中，首先，来自基准时钟的时钟脉冲通过三级反相器电路被输出到第一发送信号线。当发送数据具有逻辑“1”时，将“L”电压施加到晶体管开关401的栅极上以将晶体管开关401截止以及通过两级反相器来自基准时钟的时钟脉冲被输出到第二发送信号线。同时，通过一级反相器电路可以比第一信号更快速地输出第二发送信号(图3的td1)。
然后，当发送数据的逻辑为“0”时，“H”电压被施加到晶体管开关401的栅极以开启晶体管开关401。通过延时电容402增加来自参考时钟输入的第一级反相器电路的输出线路负载。结果，由于第二发送信号线的输出信号被延时电容402部分延时(对应于时间td1-td2的部分)，通过时间td2将该输出信号比第一发送信号的输出信号更快地输出。通过这种方式，形成了如图3中所示的第一发送信号(a)和第二发送信号(b)。
在本实施例中，通过晶体管开关和延时电容来改变线路负载。但是，线路电阻的负载或具有线路电阻和延时电容的组合的负载可以由晶体管开关进行开关。
可以确定图3中的时间td1-Δd以满足图2中数据解调电路211的D触发器建立时间的规定以及可以类似地确定|td2-Δd|以满足D触发器的保持时间。
与通过通常的逻辑电路形成第一发送信号和第二发送信号的方法相比，根据本实施例的方法具有以下的优点，其中在该实施例中，通过改变由于信号中间节点中的线路负载的变化而造成的延迟时间来形成发送信号。
在该数据存储设备中，全波整流第一发送信号和第二发送信号以形成内部工作电源。因此，当第一发送信号和第二发送信号具有相同极性并且暂时被停止时，即当信号在图3所示的时滞时间td1或td2内被停止时，内部电路的源电压降低。之后，即使当恢复信号发送时，也不能继续执行处理并且需要从头开始该处理。
例如，当通过微计算机的输出端口形成并直接输出第一发送信号和第二发送信号时，可能会出现一种情况，即中途产生微计算机的中断处理并且发送到数据存储设备的信号也被停止预定的时间，然后，恢复处理。当发送信号被暂时停止时，总是需要利用相反的极性来停止第一发送信号和第二发送信号。因此，增加了微计算机的负担。
根据本发明的控制器的结构，即使在通信中停止基准时钟时，在信号延时过后，在稳定状态下利用相反的极性来停止第一发送信号和第二发送信号。因此，在基准时钟恢复之后可以继续执行处理而不用降低数据存储设备的内部源电压。所以，在微计算机的处理中不需要承担额外的负担。
由于内部源电压由全波整流形成，所以由于信号之间的时滞产生了期间不能施加电能的时间(td1，td2)。因此，需要在内部电源中插入平滑电容以保持区间的电能。用于确定平滑电容的电容值的方法与在第一实施例中所描述的方法相同。在该实施例中，由于信号之间的时滞(td1或td2中的较大的一个)，可以实现比在第一实施例的情况下的时间t0更短的时间。从而，可以实现较小的电容值。
由于小振幅信号的数据，所以现有技术应用一种检测信号变化点的边沿的方法，因此由于内部源电压的变化可能容易产生错误解调，而这种变化是由信号之间的时滞引起的。但是，在本实施例中，由于数据信号为通过时钟脉冲延迟时间的变化所表示的全振幅信号，因此可以通过逻辑电路执行解调处理而不需要边沿检测型解调方法。从而，能够提取数据而不会受到由于双线发送信号之间定时时滞而产生的内部电源噪声的影响。
进一步，由于与现有技术相比，数据存储设备的解调电路可以更容易地形成，因此就其成本而言意义重大。并且，由于控制器的结构不需要类似于现有技术的三态电压值，因此就不必考虑调整数据存储设备中等效电阻的不平衡了。从而，减少了设计中的负担。
(第三实施例)图7是表示根据本发明第三实施例的双线型数据通信方法的电压波形。图8是表示在使用根据本发明第三实施例的双线型数据通信方法的接触型数据存储系统中数据存储设备的结构示例的方框图。
本实施例的双线型数据通信方法包括如图7(a)中所示的作为稳定的时钟脉冲的第一发送信号以及如图7(b)中所示的作为时钟脉冲的第二发送信号，该信号具有与第一发送信号相反的相位，其中时钟脉冲的占空比根据发送数据的逻辑而变化。
接收上述发送信号的数据存储设备首先通过全波整流第一发送信号和第二发送信号形成内部工作电压并根据第一发送信号提取稳定的内部工作时钟。然后，该数据存储设备使用内部工作时钟检测第二发送信号的时钟脉冲占空比的变化，以简单地解调数据，如图7(e)所示。
图8所示的数据存储设备包括用于根据第一发送信号和第二发送信号形成内部源电压的整流电路608、用于从控制器提取接收数据的数据解调电路611、用于内部电源的平滑电容612以及当数据从数据存储设备发送到控制器时而使用的第二发送电路610。
在数据解调电路611中，根据第一发送信号提取稳定的时钟脉冲(图7(a))并将时钟脉冲的下降沿用作工作时钟将第二发送信号(图7(b))直接锁存到D触发器以提取解调的数据(图7(e))。
在该实施例中，当发送数据的逻辑为“1”时，将第二发送信号的时钟脉冲的占空比设置为3∶7，而当发送数据的逻辑为“0”时，将该占空比设置为5∶5。为了检测差别，通过延迟第二发送信号Δt而得到的信号由第一发送信号的下降沿进行锁存。当第二发送信号被作为时钟的第一发送信号锁存时，可以设置占空比的比率来充分地满足D触发器建立时间和保持时间的规定。
为了简化说明，在图8中，第一发送信号和第二发送信号直接输入到数据解调电路611的D触发器。但是，实际上还需要调整电路用于根据第一发送信号和第二发送信号来调整电压电平和极性以再生信号。而且，如(在第二实施例中)所述，需要一个用于将D触发器的输入信号延时Δd的电路。
而且，作为本实施例特征的数据解调电路通过使用第一发送信号作为内部工作时钟来检测作为数据的第二发送信号时钟脉冲的占空比的变化。因此，电路结构可以这样形成，合并的逻辑数据诸如第一和第二发送信号的异-或逻辑被用作数据解调电路611的D触发器的输入信号。
由于内部源电压由全波整流形成，所以产生了一个区间(其中第一发送信号和第二发送信号不具有彼此相反的相位)，其中不能够提供对应于第一发送信号和第二发送信号的时钟脉冲之间的占空比之差的电能。所以，在该区间中需要在内部电源电路中插入平滑电容612来保持电能。用于确定平滑电容的电容值的方法基本与在第一实施例中所述的方法相同。因此，将省略对它的说明。
由于小振幅信号的数据，所以现有技术应用一种检测信号变化点边沿的方法，因此由于内部源电压的变化可能容易产生错误解调，这种变化是由信号之间的时滞引起的。但是，在本实施例中，由于数据信号为通过时钟脉冲占空比的变化所表示的全振幅信号，因此可以通过逻辑电路执行解调处理而不需要边沿检测型解调方法。从而，能够提取数据而不会受到由于双线发送信号之间定时时滞而产生的内部电源噪声的影响。
进一步，由于与现有技术相比，数据存储设备的解调电路可以更容易地形成，因此就其成本而言意义重大。并且，由于控制器的结构不需要类似于现有技术的三态电压值并使用了该全振幅信号，可以由逻辑电路更容易地形成该控制器。从而，减少了设计中的负担。
(第四实施例)图9是表示根据本发明第四实施例的双线型数据通信方法的电压波形图。图10是表示在使用根据本发明第四实施例的双线型数据通信方法的接触型数据存储系统中数据存储设备的结构示例的方框图。
本实施例的双线型数据通信方法包括如图9(a)中所示的作为稳定的时钟脉冲的第一发送信号以及如图9(b)中所示的作为时钟脉冲的第二发送信号，该信号具有与第一发送信号相反的相位，并示出了对应于在信号的极性“H”或“L”上叠加有小时间宽度t0的脉冲信号的“H”或“L”逻辑数据。
接收上述发送信号的数据存储设备首先通过全波整流第一发送信号和第二发送信号形成内部工作电压并根据第一发送信号提取稳定的内部工作时钟。然后，数据存储设备根据第一发送信号和第二发送信号的异或逻辑来提取叠加在第二发送信号上的具备小时间宽度t0的脉冲信号，以检测脉冲信号所叠加的第一发送信号的时钟脉冲的极性并且通过根据第一发送信号所提取的内部工作时钟来处理脉冲信号。从而，能够简单地解调数据。
图10所示的数据存储设备包括用于根据第一发送信号和第二发送信号形成内部源电压的整流电路808、用于从控制器提取接收数据的数据解调电路811、用于内部电源的平滑电容812以及当数据从数据存储设备发送到控制器时而使用的第二发送电路810。
在数据解调电路811中，提取第一发送信号和第二发送信号的异或信号(图9(d))并将该信号用作时钟将第一发送信号锁存到第一级D触发器(图9(e))。而且，通过根据第一发送信号而提取的时钟脉冲将第一级D触发器的输出锁存到下一级D触发器以获得解调的数据信号(图9(f))。
为了简化说明，在图10中，第一发送信号和第二发送信号直接输入到数据解调电路811的D触发器和逻辑门电路。但是，实际上还需要调整电路用于根据第一发送信号和第二发送信号来调整电压电平和极性以再生信号。而且，由于信号之间的时滞在第一发送信号和第二发送信号的异或逻辑中产生微脉冲(触须)，因此实际上需要滤波电路。但是，为了简化起见，省略了对它的说明。
由于内部源电压由全波整流形成，从而在叠加在第二发送信号上的脉冲信号的小时间宽度t0期间不能提供电能。所以，需要在内部电源中插入平滑电容812来保持该区间的电能。用于确定平滑电容的电容值的方法基本与在第一实施例中所述的方法相同。因此，将省略对它的说明。
由于小振幅信号的数据，所以现有技术应用一种检测信号变化点的边沿的方法，因此由于内部源电压的变化可能容易产生错误解调，这种变化是由信号之间的时滞引起的。但是，在本实施例中，由于数据信号为通过上面叠加由数据信号的时钟脉冲的时间位置所表示的全振幅信号，因此可以通过逻辑电路执行解调处理而不需要边沿检测型解调方法。从而，能够提取数据而不会受到由于双线发送信号之间定时时滞而产生的内部电源噪声的影响。
进一步，由于与现有技术相比，数据存储设备的解调电路可以更容易地形成，因此就其成本而言意义重大。并且，由于控制器的结构不需要类似于现有技术的三态电压值，因此就不必考虑调整数据存储设备中等效电阻的不平衡了。从而，减少了设计中的负担。
(第五实施例)图11是表示根据本发明第五实施例的双线型数据通信方法的电压波形图。图12是表示在使用根据本发明第五实施例的双线型数据通信方法的接触型数据存储系统中的数据存储设备的数据解调电路结构示例的电路图。
本实施例的双线型数据通信方法包括作为时钟脉冲的第一发送信号(图11(a))，其中占空比根据发送数据的逻辑(图11(c))而变化，以及作为时钟脉冲的第二发送信号(图11(b))，该信号恒定地具有与第一发送信号相反的相位。
接收上述发送信号的数据存储设备首先通过全波整流第一发送信号和第二发送信号形成内部工作电压并根据第一发送信号或第二发送信号提取内部工作时钟。在这种情况下，尽管第一发送信号或第二发送信号的占空比发生了变化，但是时钟周期t却保持恒定的值。因此，只要不将占空比设置为极限值，就能够使用该内部工作时钟。然后，通过具备用于提取占空比变化的时间判定功能的数据解调电路提取数据。通过考虑时间判定功能中不平衡的范围来设置该占空比的变化速率。
本实施例的数据存储设备除了数据解调电路以外，与第一实施例所述的在图2中所示的数据存储设备具有相同的结构。因此，省略了对它的说明。图12中所示实施例的数据存储设备的数据解调电路包括用于确定时间的充放电电路1001，该电路由根据第二发送信号的信号极性导通和截止的晶体管开关、电阻元件和电容元件组成；用于比较充电和放电电路的输出与内部参考电压的比较器1002以及用于通过根据第一发送信号所提取的时钟脉冲来锁存输出信号的第二级D触发器。
首先，当第二发送信号的信号极性为“H”时，导通晶体管开关以从内部VDD为充放电电路1001的电容元件进行充电。同时，将电容元件充电到接近内部VDD的电压，从而电容元件具有高于内部基准电压的电压并且比较器1002的输出变为“H”。
其次，当第二发送信号的信号极性为“L”时，晶体管开关被截止并通过电阻元件对电容元件所充的电能进行放电。当电容元件的电压低于内部基准电压时，比较器1002的输出变为“L”(图11(d)和11(e))。
因此，当确定电阻元件和电容元件的值，从而直到充放电电路1001的输出低于内部基准电压时，放电时间大约为时钟速率的一半，因此能够判定时钟脉冲的占空比的变化时间。在该实施例中，通过电阻元件对电容元件所充的电子充电进行放电。但是，也可以通过晶体管电路代替电阻元件而对电子充电进行放电。
之后，比较器1002的输出被D触发器锁存到第一发送信号的下降沿(图11(f))，然后，该输出被第一发送信号的上升沿锁存以提取由时间整形的解调数据(图11(g))。
在本实施例中，由于不是有意地存在第一发送信号和第二发送信号具有相同极性的时间，因此数据存储设备内部电源的平滑电容可以具有小的电容值。
由于小振幅信号的数据，所以现有技术应用一种检测信号变化点的边沿的方法，因此由于内部源电压的变化可能容易产生错误解调，这种变化是由信号之间的时滞引起的。但是，在本实施例中，由于数据信号为通过时钟脉冲的占空比所表示的全振幅信号，因此可以通过逻辑电路执行解调处理而不需要边沿检测型解调方法。从而，能够提取数据而不会受到由于双线发送信号之间定时时滞而产生的内部电源噪声的影响。
进一步，由于与现有技术相比，控制器的结构不需要类似于现有技术的三态电压值，因此就不必考虑调整数据存储设备中等效电阻的不平衡了。因此，减少了设计中的负担。
如上所述，根据本发明，能够实现一种稳定的双线通信，其中不会由于内部源电压的噪声影响而产生错误的数据解调，这种噪声是由于信号之间时滞增加或数据存储设备内部电路工作的影响而产生的。并且，由于与现有技术相比可以更容易地形成数据存储设备的解调电路，从而就成本而言意义重大。并且，控制器的结构不需要类似现有技术的三态电压值，因此不需要考虑调整数据存储设备中等效电阻的不平衡。这样，能够减少设计控制器的负担。
权利要求
1.一种用于在控制器和数据存储设备之间执行数据通信并通过第一信号线和第二信号线提供时钟和电能的双线型数据通信方法；其中，正相位时钟脉冲是由所述第一信号线发送的，而根据发送数据的逻辑调制的反相位时钟脉冲是由所述第二信号线发送的。
2.根据权利要求1所述的双线型数据通信方法，其中根据发送数据的逻辑，按照脉冲的有无来调制并形成由所述第二信号线所发送的反相位时钟脉冲。
3.根据权利要求1所述的双线型数据通信方法，其中根据发送数据的逻辑，通过相对于正相位时钟脉冲的延迟时间的变化来调制并形成由所述第二信号线所发送的反相位时钟脉冲。
4.根据权利要求1所述的双线型数据通信方法，其中根据发送数据的逻辑，通过占空比的变化来调制并形成由所述第二信号线所发送的反相位时钟脉冲。
5.根据权利要求1所述的双线型数据通信方法，其中根据发送数据的逻辑，在叠加相反极性的脉冲信号的位置上调制并形成由所述第二信号线所发送的反相位时钟脉冲。
6.根据权利要求1所述的双线型数据通信方法，其中根据发送数据的逻辑，通过占空比的变化来调制并形成由所述第一信号线所发送的正相位时钟脉冲以及由所述第二信号线所发送的反相位时钟脉冲。
7.一种用于在控制器和数据存储设备之间执行数据通信并通过第一信号线和第二信号线提供时钟和电能的双线型数据通信系统；其中所述控制器包括形成单元，用于形成正相位时钟脉冲和反相位时钟脉冲；第一发送单元，用于将正相位时钟脉冲发送到第一信号线；调制单元，用于根据发送数据的逻辑，按照脉冲的有无来调制反相位时钟脉冲；第二发送单元，用于将所调制的时钟脉冲发送到第二信号线，以及所述数据存储设备包括整流单元，用于整流第一信号线和第二信号线的电压；源电压提供单元，用于为数据存储设备提供源电压；提取单元，用于根据第一信号线提取该设备中的时钟；以及数据解调单元，用于使用该设备的时钟来检测由第二信号线所发送的反相位时钟脉冲的有无。
8.一种用于在控制器和数据存储设备之间执行数据通信并通过第一信号线和第二信号线提供时钟和电能的双线型数据通信系统；其中所述控制器包括形成单元，用于形成正相位时钟脉冲和反相位时钟脉冲；发送单元，用于将正相位时钟脉冲发送到第一信号线；调制单元，用于根据发送数据的逻辑，按照相对于正相位时钟脉冲的延迟时间的变化来调制反相位时钟脉冲；第二发送单元，用于将所调制的时钟脉冲发送到第二信号线，以及所述数据存储设备包括整流单元，用于整流第一信号线和第二信号线的电压；源电压提供单元，用于为数据存储设备提供源电压；提取单元，用于根据第一信号线提取该设备中的时钟；以及数据解调单元，用于使用该设备的时钟来检测由第二信号线所发送的反相位时钟脉冲的延迟时间的变化。
9.一种用于在控制器和数据存储设备之间执行数据通信并通过第一信号线和第二信号线提供时钟和电能的双线型数据通信系统；其中所述控制器包括形成单元，用于形成正相位时钟脉冲和反相位时钟脉冲；第一发送单元，用于将正相位时钟脉冲发送到第一信号线；调制单元，用于根据发送数据的逻辑，通过占空比的变化来调制反相位时钟脉冲；第二发送单元，用于将所调制的时钟脉冲发送到第二信号线，以及所述数据存储设备包括整流单元，用于整流第一信号线和第二信号线的电压；源电压提供单元，用于为数据存储设备提供源电压；提取单元，用于根据第一信号线提取该设备中的时钟；以及数据解调单元，用于使用该设备的时钟以检测由第二信号线所发送的时钟脉冲的占空比的变化。
10.一种用于在控制器和数据存储设备之间执行数据通信并通过第一信号线和第二信号线提供时钟和电能的双线型数据通信系统；其中所述控制器包括形成单元，用于形成正相位时钟脉冲和反相位时钟脉冲；第一发送单元，用于将正相位时钟脉冲发送到第一信号线；调制单元，用于根据发送数据的逻辑，在叠加相反极性的脉冲位置上调制反相位时钟脉冲；第二发送单元，用于将所调制的时钟脉冲发送到第二信号线，以及所述数据存储设备包括；整流单元，用于整流第一信号线和第二信号线的电压；源电压提供单元，用于为数据存储设备提供源电压；提取单元，用于根据第一信号线提取该设备中的时钟；以及数据解调单元，用于使用该设备的时钟以检测发送到第二信号线的叠加有相反极性的脉冲位置。
11.一种用于在控制器和数据存储设备之间执行数据通信并通过第一信号线和第二信号线提供时钟和电能的双线型数据通信系统；其中所述控制器包括形成单元，用于形成正相位时钟脉冲和反相位时钟脉冲；调制单元，用于根据发送数据的逻辑，通过占空比的变化来调制正相位时钟脉冲以及反相位时钟脉冲；和第一发送单元，用于将所调制的时钟脉冲分别发送到第一信号线和第二信号线，以及所述数据存储设备包括整流单元，用于整流第一信号线和第二信号线的电压；源电压提供单元，用于为数据存储设备提供源电压；提取单元，用于根据第一信号线提取该设备中的时钟；以及数据解调单元，用于使用该设备的时钟以检测由第一信号线和第二信号线所发送的时钟脉冲的占空比的变化。
12.一种用于在数据存储设备和控制器之间执行数据通信并通过第一信号线和第二信号线提供时钟和电能的控制器，其中所述控制器包括形成单元，用于形成正相位时钟脉冲和反相位时钟脉冲；第一发送单元，用于将正相位时钟脉冲发送到第一信号线；调制单元，用于根据发送数据的逻辑，按照脉冲的有无来调制反相位时钟脉冲；以及第二发送单元，用于将所调制的时钟脉冲发送到第二信号线。
13.一种用于在数据存储设备和控制器之间执行数据通信并通过第一信号线和第二信号线提供时钟和电能的控制器；其中所述控制器包括形成单元，用于形成正相位时钟脉冲和反相位时钟脉冲；第一发送单元，用于将正相位时钟脉冲发送到第一信号线；调制单元，用于根据发送数据的逻辑，按照相对于正相位时钟脉冲的延迟时间的变化来调制反相位时钟脉冲；以及第二发送单元，用于将所调制的时钟脉冲发送到第二信号线。
14.一种用于在数据存储设备和控制器之间执行数据通信并通过第一信号线和第二信号线提供时钟和电能的控制器，其中所述控制器包括形成单元，用于形成正相位时钟脉冲和反相位时钟脉冲；第一发送单元，用于将正相位时钟脉冲发送到第一信号线；调制单元，用于根据发送数据的逻辑，通过占空比的变化来调制反相位时钟脉冲；以及第二发送单元，用于将所调制的时钟脉冲发送到第二信号线。
15.一种用于在数据存储设备和控制器之间执行数据通信并通过第一信号线和第二信号线提供时钟和电能的控制器，其中所述控制器包括形成单元，用于形成正相位时钟脉冲和反相位时钟脉冲；第一发送单元，用于将正相位时钟脉冲发送到第一信号线；调制单元，用于根据发送数据的逻辑，在叠加相反极性的脉冲位置上调制反相位时钟脉冲；第二发送单元，用于将所调制的时钟脉冲发送到第二信号线。
16.一种用于在数据存储设备和控制器之间执行数据通信并通过第一信号线和第二信号线提供时钟和电能的控制器，其中所述控制器包括形成单元，用于形成正相位时钟脉冲和反相位时钟脉冲；调制单元，用于根据发送数据的逻辑，通过占空比的变化来调制正相位时钟脉冲以及反相位时钟脉冲；发送单元，用于将所调制的时钟脉冲分别发送到第一信号线和第二信号线。
17.一种用于在数据存储设备和控制器之间执行数据通信并通过第一信号线和第二信号线提供时钟和电能的数据存储设备；其中所述数据存储设备包括整流单元，用于整流第一信号线和第二信号线的电压；源电压提供单元，用于为数据存储设备提供源电压；提取单元，用于根据第一信号线提取该设备中的时钟；以及数据解调单元，用于使用该设备的时钟来检测由第二信号线所发送的反相位时钟脉冲的有无。
18.一种用于在数据存储设备和控制器之间执行数据通信并通过第一信号线和第二信号线提供时钟和电能的数据存储设备；其中所述数据存储设备包括整流单元，用于整流第一信号线和第二信号线的电压；源电压提供单元，用于为数据存储设备提供源电压；提取单元，用于根据第一信号线提取该设备中的时钟；以及数据解调单元，用于使用该设备的时钟来检测由第二信号线所发送的反相位时钟脉冲的延迟时间的变化。
19.一种用于在数据存储设备和控制器之间执行数据通信并通过第一信号线和第二信号线提供时钟和电能的数据存储设备；其中所述数据存储设备包括整流单元，用于整流第一信号线和第二信号线的电压；源电压提供单元，用于为数据存储设备提供源电压；提取单元，用于根据第一信号线提取该设备中的时钟；以及数据解调单元，用于使用该设备的时钟以检测由第二信号线所发送的时钟脉冲的占空比的变化。
20.一种用于在数据存储设备和控制器之间执行数据通信并通过第一信号线和第二信号线提供时钟和电能的数据存储设备；其中所述数据存储设备包括整流单元，用于整流第一信号线和第二信号线的电压；源电压提供单元，用于为数据存储设备提供源电压；提取单元，用于根据第一信号线提取该设备中的时钟；以及数据解调单元，用于使用该设备的时钟以检测发送到第二信号线的叠加有相反极性的脉冲位置。
21.一种用于在数据存储设备和控制器之间执行数据通信并通过第一信号线和第二信号线提供时钟和电能的数据存储设备；其中所述数据存储设备包括整流单元，用于整流第一信号线和第二信号线的电压；源电压提供单元，用于为数据存储设备提供源电压；提取单元，用于根据第一信号线提取该设备中的时钟；以及数据解调单元，用于使用该设备的时钟以检测由第一信号线和第二信号线所发送的时钟脉冲的占空比的变化。
全文摘要
一种在双线型数据通信中的没有由于信号之间时滞的影响而产生的错误数据解调的稳定通信，该双线型数据通信用于在控制器和数据存储设备之间执行数据通信以及通过第一信号线和第二信号线来提供时钟和电能。当控制器发送正相位时钟脉冲如第一发送信号(a)以及反相位时钟脉冲如第二发送信号(b)时，当发送数据逻辑为“1”时，控制器将第二发送信号的“H”脉冲调制为相对于第一发送信号的“L”脉冲提前时间td1的信号，当发送数据的逻辑为“0”时，则将其调制为相对于第一发送信号的“L”脉冲提前时间td2的信号，并发送所调制的信号。数据载体设备通过使用从第一发送信号中提取的时钟来检测第二发送信号延迟时间的变化以解调数据(e)。
文档编号H04L25/08GK1574801SQ20041006315
公开日2005年2月2日 申请日期2004年6月2日 优先权日2003年6月2日
发明者中岛章太, 井上敦雄, 稻垣诚三 申请人:松下电器产业株式会社