电视机扫描速度调制集成电路的设计方法

文档序号:7615219阅读:241来源:国知局
专利名称:电视机扫描速度调制集成电路的设计方法
技术领域
本发明属于集成电路设计领域,该技术针对CRT电视机系统中扫描电路的优化问题而提出,通过芯片集成一系列处理电路产生一路用于提高电视机视频效果的扫描控制信号。
背景技术
在CRT电视机的显示扫描过程中,容易出现黑白电平过度效果不明显以及边缘模糊等问题。因此,CRT显象管的VM扫描线圈必须加载一路信号以实现显示信号的速度变化。而扫描速度调制电路就是改善电视机图像质量的重要电路。按照视频信号幅度的不同来控制电子束水平扫描速度,就可控制图像明暗程度,起到勾边作用而改善图像的清晰度。
传统的解决方法多是搭建模拟电路以实现速度调制。但是,上述传统方法电路结构相当复杂,不便于集成化,参数不可调,控制不方便,效果不够明显,而且成本也高。

发明内容
本发明的目的,就在于克服上述缺点和不足,提供一种电视机扫描速度调制集成电路的设计方法。其电路结构简单,便于集成到芯片内部,参数可调,控制方便,效果明显,而且成本大大降低。它可广泛应用于CRT电视机中。
为了达到上述目的,本发明包括以下步骤(1)设计一逻辑延迟模块,将YC通道处理过程中的Y信号由输入端输入该逻辑延迟模块,选取出该象素点的相邻某点的亮度信号,以便于后续模块进行比较;(2)设计一与逻辑延迟模块连接的比较器,将当前象素点与延迟后象素点进行比较,得到输出Y-diff;(3)设计一与比较器连接的乘法运算器,将Y-diff进行缩放倍数可调的乘法运算,以实现速度调制信号的幅度可调;(4)设计一与乘法运算器连接的参数可调的低通滤波器,将经乘法运算后的信号的高频部分滤除;
(5)设计一与低通滤波器连接的时序控制延迟电路,将经低通滤波后的信号进行多级时序控制延迟处理,以实现速度调制信号的相位可调;(6)设计一与延迟电路连接的数/模转换器,将经延迟后的信号进行数字模拟转换,得到扫描速度调制信号并由输出端输出。
上述步骤的各项参数均采用IIC总线控制。
本发明的基本原理是数字视频信号在进行YC通道处理过程中,将Y信号(亮度信号)用作速度调制产生逻辑比较模块的输入,选取出该象素点的相邻某点,与原象素点的亮度信号进行比较,得到两点亮度变化值Y-diff。
为满足速度调制信号的幅度可调,可以将Y-diff进行增益缩放,即缩放倍数可调的乘法运算。因为高于一定频率的速度调制信号对扫描效果可能产生负面影响,所以需要设计好一个参数可调的低通滤波器,加载到信号处理的流水线中,即可将信号的高频部分滤除掉。然后将经过低通滤波器处理出来的信号再作若干级延迟处理,以实现速度调制信号的相位可调。
最后将经过上述处理的数字信号进行数字模拟转换,输出即扫描线圈所需的扫描速度调制信号。
在本视频信号形成扫描速度调制信号电路的工作过程中,对速度调制信号的各项参数均采用了基于IIC总线结构的可调整控制,完成了最终视频信号形成扫描速度调制信号的多项参数可调,保证了该电路的明显效果。
本发明的任务就是这样完成的。
本发明提供了一种电视机扫描速度调制集成电路的设计方法。其电路结构简单,便于集成到芯片内部,参数可调,控制方便,效果明显,而且成本大大降低。它可广泛应用于CRT电视机中。


图1为本发明的原理方框图。
具体实施例方式
实施例1。一种电视机扫描速度调制集成电路的设计方法,如图1所示。它包括以下步骤(1)设计一逻辑延迟模块1,将YC通道处理过程中的Y信号由输入端7输入该逻辑延迟模块1,选取出该象素点的相邻某点的亮度信号,以便于后续模块进行比较;
(2)设计一与逻辑延迟模块1连接的比较器2,将当前象素点与延迟后象素点进行比较,得到两点亮度变化输出Y-diff;(3)设计一与逻辑比较器2连接的乘法运算器3,将Y-diff进行缩放倍数可调的乘法运算,以实现速度调制信号的幅度可调;(4)设计一与乘法运算器3连接的参数可调的低通滤波器4,将经乘法运算后的信号的高频部分滤除;(5)设计一与低通滤波器4连接的时序控制延迟电路5,将经低通滤波后的信号进行多级时序控制延迟处理,以实现速度调制信号的相位可调;(6)设计一与延迟电路5连接的数/模转换器6,将经延迟后的信号进行数字模拟转换,得到扫描速度调制信号并由其输出端8输出。
上述步骤的各项参数均采用IIC总线9控制。
扫描速度调制电路是改善图像质量的重要电路之一,它是取出亮度信号迅速变化的边缘成分去调制电子束水平扫描速度,使图像更鲜明、更清楚。
实施例1电路结构简单,便于集成到芯片内部,参数可调,控制方便,效果明显,而且成本大大降低。它可广泛应用于CRT电视机中。
权利要求
1.一种电视机扫描速度调制集成电路的设计方法,其特征在于它包括以下步骤(1)设计一逻辑延迟模块,将YC通道处理过程中的Y信号由输入端输入该逻辑延迟模块,选取出该象素点的相邻某点的亮度信号,以便于后续模块进行比较;(2)设计一与逻辑延迟模块连接的比较器,将当前象素点与延迟后象素点进行比较,得到输出Y-diff;(3)设计一与比较器连接的乘法运算器,将Y-diff进行缩放倍数可调的乘法运算,以实现速度调制信号的幅度可调;(4)设计一与乘法运算器连接的参数可调的低通滤波器,将经乘法运算后的信号的高频部分滤除;(5)设计一与低通滤波器连接的时序控制延迟电路,将经低通滤波后的信号进行多级时序控制延迟处理,以实现速度调制信号的相位可调;(6)设计一与延迟电路连接的数/模转换器,将经延迟后的信号进行数字模拟转换,得到扫描速度调制信号并由输出端输出。
2.按照权利要求1所述的电视机扫描速度调制集成电路的设计方法,其特征在于上述步骤的各项参数均采用IIC总线控制。
全文摘要
一种电视机扫描速度调制集成电路的设计方法。包括设计一逻辑延迟模块和比较器,将Y信号由输入端输入该模块,选取出该象素点的相邻某点与原象素点的亮度信号进行比较,得出两点亮度变化值Y-diff;设计一乘法运算器,将Y-diff进行缩放倍数可调的乘法运算,以实现调制信号的幅度可调;设计一参数可调的低通滤波器,将经乘法运算后的信号的高频部分滤除;设计一延迟电路,将经低通滤波后的信号进行多级时序延迟处理,以实现调制信号的相位可调;设计一数/模转换器,将经延迟后的信号进行数字模拟转换,得到扫描速度调制信号并接输出端等步骤。它电路简单,便于集成,参数可调,控制方便,效果好,成本低。可应用于CRT电视机IC的设计中。
文档编号H04N9/16GK1719868SQ20051004417
公开日2006年1月11日 申请日期2005年7月25日 优先权日2005年7月25日
发明者王瑞冰, 战嘉瑾, 何云鹏, 丁勇, 刘志恒 申请人:海信集团有限公司
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1