专利名称：高速处理模拟信号的cmos图像传感器的制作方法
技术领域：
本发明涉及一种CMOS图像传感器；并且，更具体来说，涉及一种用于以高速度来处理模拟信号的CMOS图像传感器以及其中的信号处理方法。
背景技术：
图像传感器是用以将光学图像转变为电信号的设备。这种图像传感器主要被分类为互补金属氧化物半导体(CMOS)图像传感器和电荷耦合器件(CCD)。
在CCD的情况中，各个MOS电容器被彼此很靠近地设置并且电荷载流子被储存在电容器中并被传递到该电容器。同时，在CMOS图像传感器的情况中，使用CMOS集成电路技术来构造像素阵列并且通过开关操作顺次检测输出数据。由于该CMOS图像传感器具有低功耗的优点，它被广泛用在个人通信系统，如手持电话中。
图1是常规CMOS图像传感器的示意图。在图1中，对来自像素的图像数据(模拟信号)的处理被示出。
参考图1，该常规CMOS图像传感器包括像素阵列11，其中红(R)、绿(G)和蓝(B)像素以M×N矩阵形式被设置。相关双采样(correlateddouble sampling，CDS)部分12被提供在像素阵列11的下侧，所述部分包括CDS电路。该CDS电路被提供在每一列。模拟信号处理器(ASP)13被提供在像素阵列11的右侧并处理从CDS部分12输出的模拟信号。
CDS电路对来自每个像素的数据信号和复位信号采样并且将所采样的信号施加在模拟数据总线上。然后，ASP 13计算复位信号和数据信号之间的差值并将其放大。因此，实际对象的纯像素数据可被获得。
在读取像素数据的过程中，沿着像素阵列11的一行设置的像素被立刻和同时(在相同的时钟)传送到CDS部分12的相应CDS电路。在列驱动器14的控制下，该CDS电路的输出被顺序地传送到ASP 13，然后在其中被处理。
如上所述，根据该常规CMOS图像传感器，当一行被选择时，所选行的像素信号(复位信号和数据信号)被储存在对应的CDS电路中。然后，相应CDS电路的信号通过该列驱动器而顺序地传送到ASP。
同时，如果数百万的像素被设置，则在行方向上设置的像素的数目增加并且因此CDS电路的数目必须同样多地增加。而且，模拟数据总线被共同连接到大数目的CDS电路。这样，该模拟数据总线的负载电容也增加。
因为这些原因，常规系统不能实现高速操作。为了高速操作，功能块(特别是ASP)需要被改进以获得所需的信号处理性能。而且，如果高速系统被设计，用于在建立时间(settling time)内稳定信号值的时序裕度是小的。因此，器件的可靠性和生产率被降级。
此外，如图1中所示，常规CMOS图像传感器在每一列包括一个CDS电路。用于该CDS电路的晶体管必须被布置在像素间距内，该像素间距对应于一个像素的区域。然而，在具有数百万像素的图像传感器的情况中，像素尺寸是非常小的。因此，像素间距内CDS电路的布置是困难的。
发明内容
因此本发明的目的是提供一种CMOS图像传感器，在其中信号通过多路径来处理，但是色信号(即R、G和B信号)通过相同ASP的路径来处理。以这种方式，偏差问题可被最小化并且每两个像素间距可布置一个CDS电路。因此，CDS电路的布置裕度可增加并且该CDS电路的数目可减小。
在本发明的一个方面内，提供了一种CMOS图像传感器，包括像素阵列，其具有多个第一像素，多个第二像素和多个第三像素，它们以矩阵形式被设置并分别对应于第一色，第二色和第三色；第一模拟信号处理路径，其被设置在所述像素阵列的一侧以处理从该像素阵列的第一像素输出的模拟信号；以及第二模拟信号处理路径，其被设置在像素阵列的另一侧以处理从该像素阵列的第二像素或第三像素输出的模拟信号，其中第一模拟信号处理路径包括下CDS部分，在这里所述像素阵列的每两个相邻列被提供一个CDS电路，该下CDS部分被配置成接收对应于所述两列之一的第一像素的输出信号，并且第二模拟信号处理路径包括上CDS部分，在这里所述像素阵列的每两个相邻列被提供一个CDS电路，该上CDS部分被配置成接收对应于所述两列之一的第二像素或第三像素的输出信号。
第一模拟信号处理路径进一步包括第一选择装置，其用于将从两个像素中的一个像素输出的信号传送到所述下CDS部分的CDS电路，所述两个像素存在于相同的行上并且对应于两个相邻列，并且第二模拟信号处理路径进一步包括第二选择装置，其用于将从另一个像素输出的信号传送到所述上CDS部分的CDS电路。
第一模拟信号处理路径进一步包括至少一个下模拟数据总线，所述下CDS部分的CDS电路的输出信号被加载在其上；以及下ASP，其被连接到该下模拟数据总线。第二模拟信号处理路径进一步包括至少一个上模拟数据总线，所述上CDS部分的CDS电路的输出信号被加载在其上；以及上ASP，其被连接到该上模拟数据总线。
第一模拟信号处理路径进一步包括第一列驱动器，其被配置成产生选择信号，用于响应于列地址而将所述下CDS部分的CDS电路的输出信号传送到下模拟数据总线。第二模拟信号处理路径进一步包括第二列驱动器，其被配置成产生选择信号，用于响应于列地址而将所述上CDS部分的CDS电路的输出信号传送到下模拟数据总线。
根据结合附图进行的对优选实施例的以下描述，本发明的以上和其它目的和特点将是显而易见的，在附图中图1是常规CMOS图像传感器的示意图，其示出了模拟信号处理路径；图2是根据本发明第一实施例的CMOS图像传感器的示意图，其示出了模拟信号处理路径；以及图3是根据本发明第二实施例的CMOS图像传感器的示意图，其示出了模拟信号处理路径。
具体实施例方式
下面，将参照附图对本发明进行详细描述。
第一实施例图2是根据本发明第一实施例的CMOS图像传感器的示意图。在CDS电路中用于对来自像素的信号采样的路径被分为两个。在每个路径，两个像素共用一个CDS电路并且每两个像素间距布置一个CDS电路。
参考图2，该CMOS图像传感器包括像素阵列21，其中红(R)、绿(G)和蓝(B)像素以M×N矩阵形式被设置。包括CDS电路的CDS部分22和26被分别提供在像素阵列21的下侧和上侧。在CDS部分22和26的每个中，两个相邻列的每两个像素被提供一个CDS电路。第一ASP 23被提供在像素阵列21的右侧以处理从下CDS部分22输出的模拟信号，并且第二ASP 27被提供在像素阵列21的右侧以处理从上CDS部分26输出的模拟信号。
像素阵列21包括多个偶数行和多个奇数行。在奇数行中，G像素被设置在第一列中，并且G像素和R像素被交替设置。在偶数行中，B像素被设置在第一列中，并且B像素和G像素被交替设置。
被设置在所述上侧和下侧中的CDS电路共用存在于相同的行中并对应于两个相邻列的两个像素。如果来自两个相邻像素中的一个像素的像素信号被传送到下CDS电路，则来自另一个像素的像素信号必须被输出到上CDS电路。为此，像素阵列的输出信号通过选择部分20a和20b传送到CDS部分。
在本实施例中，选择部分20a和20b被配置有开关，该开关响应于行选择信号row_sel而被驱动。当偶数行被选择时，行选择信号row_sel是逻辑“0”。相反，如果行选择信号row_sel是逻辑“1”那么奇数行被选择。因此，像素阵列中的G像素的信号都被传送到下CDS电路，并且B或R像素的信号都被传送到上CDS电路。
选择部分20a和20b可以以各种方式来配置。例如，多个控制信号可被使用并且复用器可代替开关而被使用。
下CDS部分22的输出信号通过第一模拟数据总线25传送到第一ASP23，并且上CDS部分26的输出信号通过第二模拟数据总线29传送到第二ASP 27。
响应于从第一列驱动器24产生的选择信号CS，下CDS部分22的CDS电路的输出被施加在第一模拟数据总线25上，并且上CDS部分26的CDS电路的输出被施加在从第二列驱动器28产生的选择信号CS上。
读取像素数据的完整操作将在下面被描述。如果像素阵列21的一行被选择，则所选行的G像素的输出信号被立刻传送到下CDS部分22的CDS电路，并且所选行的B或R像素的输出信号被传送到上CDS部分26的CDS电路。
然后，第一列驱动器24顺次驱动下CDS部分22的CDS电路，从而使输出信号被加载于第一模拟数据总线25上。这些信号由第一ASP 23来处理。此外，第二列驱动器28顺次驱动上CDS部分26的CDS电路，从而使输出信号被加载于该第二模拟数据总线29上。这些信号由第二ASP27来处理。
在本实施例中，由于R和B像素的信号和G像素的信号通过不同的路径来处理，两个信号可在相同时间在一个时钟被处理。因此，可实施具有两倍带宽的模拟系统。
此外，由于两个ASP被提供，它们的任务被减少一半。因此，该ASP可使用时间裕度足够的低速系统。
另外，虽然信号是通过多路径来处理，但是色信号(即R、G和B信号)是通过相同ASP的路径来处理。以这种方式，偏差问题可被最小化并且每两个像素间距可布置一个CDS电路。因此，CDS电路的布置裕度可增加并且CDS电路的数目可减小，从而减小了功耗。
第二实施例图3是根据本发明第二实施例的CMOS图像传感器的示意图。在该实施例中，八个模拟数据总线被分别应用到上和下路径。像素阵列21和选择部分20a和20b的结构与第一实施例中的那些相同。
每个路径的模拟数据线的负载电容被降低得更多，由此减小该ASP的设计负担并提高信号处理速度。
依据本发明，模拟信号通过多路径来处理，从而通过稳定的信号处理系统而提高了信号处理速度。此外，虽然信号是通过多路径来处理，像素阵列的相同像素的信号是通过相同路径来处理。以这种方式，相同像素之间的偏差可被最小化并且由此可提高画面质量。此外，由于每两个像素间距布置一个CDS电路，由于小像素间距造成的CDS电路的布置问题可被解决。
此外，晶体管之间的失配也可被最小化。因此，固定图形噪声(FPN)可被抑制到最大程度。由于小数量的CDS电路被使用，功耗被减少。
本申请包含关于分别在2004年4月26日和2004年12月30日在韩国专利局提交的韩国专利申请No.2004-28746和No.2004-116853的的主题，所述专利申请的全部内容在此引入作为参考。
虽然本发明已参照特定的实施例被描述，对本领域的技术人员来说，显而易见的是可在如以下权利要求所限定的本发明的精神和范围内进行各种变化和修改。
权利要求
1.一种CMOS图像传感器，包括像素阵列，其具有多个第一像素，多个第二像素和多个第三像素，它们以矩阵形式被设置并分别对应于第一色，第二色和第三色；第一模拟信号处理路径，其被设置在所述像素阵列的一侧以处理从该像素阵列的第一像素输出的模拟信号；以及第二模拟信号处理路径，其被设置在所述像素阵列的另一侧以处理从该像素阵列的第二像素或第三像素输出的模拟信号，其中第一模拟信号处理路径包括下CDS部分，在这里所述像素阵列的每两个相邻列被提供一个CDS电路，该下CDS部分被配置成接收对应于所述两列之一的第一像素的输出信号，并且第二模拟信号处理路径包括上CDS部分，在这里所述像素阵列的每两个相邻列被提供一个CDS电路，该上CDS部分被配置成接收对应于所述两列之一的第二像素或第三像素的输出信号。
2.如权利要求1所述的CMOS图像传感器，其中第一模拟信号处理路径进一步包括第一选择装置，用于将从两个像素中的一个像素输出的信号传送到下CDS部分的CDS电路，该两个像素存在于相同的行上并且对应于两个相邻列，并且第二模拟信号处理路径进一步包括第二选择装置，用于将从另一个像素输出的信号传送到上CDS部分的CDS电路。
3.如权利要求2所述的CMOS图像传感器，其中第一模拟信号处理路径进一步包括至少一个下模拟数据总线，所述下CDS部分的CDS电路的输出信号被加载在其上；以及下ASP，其被连接到该下模拟数据总线。
4.如权利要求3所述的CMOS图像传感器，其中第二模拟信号处理路径进一步包括至少一个上模拟数据总线，所述上CDS部分的CDS电路的输出信号被加载在其上，以及上ASP，其被连接到该上模拟数据总线。
5.如权利要求3所述的CMOS图像传感器，其中第一模拟信号处理路径进一步包括第一列驱动器，其被配置成产生选择信号，用于响应于列地址而将下CDS部分的CDS电路的输出信号传送到下模拟数据总线。
6.如权利要求4所述的CMOS图像传感器，其中第二模拟信号处理路径进一步包括第二列驱动器，其被配置成产生选择信号，用于响应于列地址而将上CDS部分的CDS电路的输出信号传送到下模拟数据总线。
7.如权利要求2所述的CMOS图像传感器，其中所述像素阵列包括多个偶数行，在这里第一像素被设置在第一列，并且第一像素和第二像素被交替设置；以及多个奇数行，在这里第三像素被设置在第一列，并且第三像素和第一像素被交替设置。
8.如权利要求7所述的CMOS图像传感器，其中第一开关装置和第二选择装置被配置成具有开关元件，其由行选择信号控制，该行选择信号具有关奇数或偶数行的信息。
9.如权利要求8所述的CMOS图像传感器，其中第一像素，第二像素和第三像素分别是G像素，R像素和B像素。
全文摘要
一种CMOS图像传感器，包括像素阵列，其具有多个第一像素，多个第二像素和多个第三像素，它们以矩阵形式被设置并分别对应于第一色，第二色和第三色。第一模拟信号处理路径被设置在该像素阵列的一侧以处理从第一像素输出的模拟信号，而第二模拟信号处理路径被设置在该像素阵列的另一侧以处理从第二像素或第三像素输出的模拟信号。第一模拟信号处理路径包括下CDS部分，在这里所述像素阵列的每两个相邻列被提供一个CDS电路。第二模拟信号处理路径包括上CDS部分，在这里所述像素阵列的每两个相邻列被提供一个CDS电路。
文档编号H04N5/335GK1691758SQ20051005987
公开日2005年11月2日 申请日期2005年3月31日 优先权日2004年4月26日
发明者裵昌民 申请人:美格纳半导体有限会社