专利名称：Cmos图像传感器及其制造方法
技术领域：
本发明涉及一种CMOS图像传感器，更具体地，涉及一种CMOS图像传感器及其制造方法。尽管本发明适用于广泛的应用，但尤其适用于减少暗电流。
背景技术：
通常，使用标准CMOS工艺制造的CMOS传感器的优点在于低功率消耗、低工艺成本、和高集成度等。特别地，得益于现代高科技，CMOS传感器引人注目地在很多应用领域中代替了电荷耦合器件(以下简称为CCD)。而且，通过IEEE Trans.Electron Devices，vol.44，pp.1689-1698，Oct.1997 by E.R.Fossum中披露的“CMOSimage sensorsElectronic Camera on a Chip”(参考资料[1])、ISSCDTech.Dig.，1996，pp.22-25 by B.Ackland and A.Dickinsond中披露的“Camera-on-a-chip”(参考资料[2])、以及IEDM Tech.Dig.，2001，pp.555-558 by S.G.Wuu，H.C.Chien，D.N.Yaung，C.H.Tseng，C.S.Wang，C.K.Chang and Y.K.Hsaio中披露的“A high performanceactive pixel sensor with 0.18μm CMOS color imager technology”(参考资料[3])，而使CMOS图像传感器众所周知。
然而，根据IEEE Electron Device Lett，vol.23，pp.538-540，Nov.2002.by H.Y.Cheng and Y.C.King中披露的“An ultra-low darkcurrent CMOS image sensor cell using n+ring reset”(参考资料[4])，CMOS图像传感器的暗信号电平至少比CCD高1-order。
因此，一个紧迫的问题是，需要降低暗电流电平，以增强CMOS图像传感器的SNR(信噪比(signal-to-noise ratio))和低照度。
此外，根据IEEE Trans.Electron Devices，vol.50，pp.77-83，Jan.2003 by N.V.Loukianova，H.O.Folkerts，J.P.V.Maas，D.W.E.Verbugt，A.J.Mierop，W.Hoekestra，E.Roks and A.J.P.Theuwissen中披露的“Leakage current modeling of test structures forcharacterization of dark current in CMOS image sensors”(参考资料[5])、Opt.Eng.，vol.41，pp.1216-1219，June 2002 by I.Shcherback，A.Belenky and O.Yadid-Pecht中披露的“Empirical dark currentmodeling for complementary metal oxide semiconductor active pixelsensor”(参考资料[6])、Proc.IEEE Workshop on CCDs and AIS，1999，pp.76-79 by C.C.Wang，I.L Fujimori and C.G.Sodini中披露的“Characterization of CMOS photo diodes for imager applications”(参考资料[7])、以及Proc.IEEE Workshop on CCDs and AIS，2001，pp.122-124 by D.N.Yaung，S.G.Wuu，H.C.Chien，C.H.Tseng andC.S.Wang中披露的“Effects of hydrogen annealing on CMOS imagesensor”(参考资料[8])，暗电流根据像素位置及时间而变化，以改变输出信号。
根据像素位置变化的暗电流产生CMOS图像传感器的固定图形噪声，而暂时增大的暗电流导致被称作“暗电流散粒噪声”的随机噪声。
当将标准CMOS工艺按比例缩小至深亚微米领域(deepsubmicron regime)中时，将变得更难以制造具有低电平暗电流的CMOS图像传感器。
这是因为用于STI(shallow trench isolation浅沟道隔离)、自对准多晶硅化物、以及浅源/漏结等的工艺被深亚微米CMOS所采用，以提供逻辑或混合型电路的高效运行。因此，要降低CMOS图像传感器的暗电流，最重要的一点是要知道暗电流的产生原因和种类。
以下参照附图对相关技术进行说明。
图1是根据相关技术的3-T CMOS图像传感器的布局，图2是沿图1中的I-I’截线的CMOS图像传感器的截面图。
参照图1，3-T CMOS图像传感器的单位像素包括一个光电二极管PD、和读出电路。读出电路包括三个晶体管，其包括复位晶体管(rest transistor)Rx，用于复位由光电二极管PD收集的光电荷；激励晶体管Dx，起到源跟踪器缓冲放大器的作用；以及选择晶体管(select transistor)Sx，起到开关的作用，以能够寻址。
参照图2，场区和有源区限定于半导体衬底1上，重掺P型半导体层(heavily doped P type semiconductor layer)和P型外延层顺序地层叠于该半导体衬底上。STI(浅沟道隔离)层6形成于该场区上。以及，栅氧化层2和栅电极3层叠于半导体衬底1的有源区中的一个区上，以成为上述各晶体管的栅电极3。
掺N型杂质的光电二极管区(以下简称为PD区)形成于邻近栅电极3的有源区上，以及源极及漏极分别设置在邻近栅电极3的两侧。
然而，相关技术的CMOS图像传感器具有以下问题。
首先，由于STI层6的周围的结泄漏，在读取电路中存在各晶体管的关态电流(off-current)，以及在半导体衬底1的表面上的悬键(dangling bonds)等，而产生泄漏电流。
其次，由于光电二极管PD内的P/N结泄漏等而产生暗电流。
发明内容
因此，本发明涉及CMOS图像传感器及其制造方法，主要为消除由于相关技术的局限性和缺陷导致的一个或多个问题。
本发明的一个目的在于提供一种CMOS图像传感器及其制造方法，借此可减少暗电流。
本发明的另一个目的在于提供一种CMOS图像传感器及其制造方法，借此可通过减少暗电流来制造深亚微米以下的CMOS图像传感器。
本发明的其他优点、目的和特征将作为说明书的一部分随后阐述，在本领域技术人员分析以下内容的基础上变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。
为了实现与本发明的目的一致的目标和其它优点，根据本发明的一种CMOS图像传感器，包括第一导电类型半导体衬底，其分成有源区和场区；STI层，其形成于场区中，以将第一导电类型半导体衬底分成有源区和场区；第二导电类型光电二极管区，其形成于第一导电类型半导体衬底的有源区中；读出电路，其形成于第一导电类型半导体衬底的有源区中，以读出光电二极管区的数据；以及第一导电类型阱，其形成于第二导电类型光电二极管区与STI层之间。
根据本发明的另一方面，提供了一种CMOS图像传感器，其包括第一导电类型半导体衬底，其分成有源区和场区；STI层，其形成于场区中，以将第一导电类型半导体衬底分成有源区和场区；第二导电类型光电二极管区，其形成于第一导电类型半导体衬底的有源区中；读出电路，其形成于第一导电类型半导体衬底的有源区中，以读出光电二极管区的数据；以及第一导电类型阱，其形成于STI层与第一导电类型半导体衬底的有源区之间。
根据本发明的另一方面，提供了一种制造CMOS图像传感器的方法，其包括以下步骤在第一导电类型半导体衬底的场区中形成沟道，其中将有源区及场区限定于第一导电类型半导体衬底上，并且其中将光电二极管区及用于读出光电二极管区的数据的读出电路区限定于有源区中；通过将第一导电类型杂质注入与光电二极管区相邻的沟道中以形成第一导电类型阱；以及通过用绝缘层填充沟道以形成STI层。
根据本发明的另一方面，提供了一种制造CMOS图像传感器的方法，其包括以下步骤在第一导电类型半导体衬底的场区中形成沟道，其中将有源区及场区限定于第一导电类型半导体衬底上，并且其中将光电二极管区及用于读出光电二极管区的数据的读出电路区限定于有源区中；通过将第一导电类型杂质注入有源区附近的沟道中以形成第一导电类型阱；以及通过用绝缘层填充沟道以形成STI层。
根据本发明的又一方面，提供了一种制造CMOS图像传感器的方法，其包括以下步骤准备第一导电类型半导体衬底，其中将有源区及场区限定于第一导电类型半导体衬底上，并且其中将光电二极管区及用于读出光电二极管区的数据的读出电路区限定于有源区中；在场区中形成沟道；通过将第一导电类型杂质注入与光电二极管区相邻的沟道中以形成第一导电类型阱；通过用绝缘层填充沟道以形成STI层；将第二导电类型杂质注入光电二极管区中；以及大量地将第一导电类型杂质注入到注入有第二导电类型杂质的光电二极管区的表面中。
应该了解，前面的概述以及随后的本发明的详述是示例性和说明性的，目的在于提供对所申请的本发明的进一步的说明。
加入附图是为了提供对本发明的进一步的理解，附图被并入并构成了本申请的一部分，本发明的图示实施例和说明书一起用来说明本发明的原理。在附图中图1是根据相关技术的3-T CMOS图像传感器的布局；图2是沿图1中的I-I’截线的CMOS图像传感器的截面图；图3是根据本发明的区域类型N+/P结泄漏的阿赫纽斯曲线图(Arrhenius Plot)；图4是将根据本发明的区域类型N+/P结泄漏与周边类型N+/P结泄漏进行比较的阿赫纽斯曲线图；图5是根据本发明的第一实施例的CMOS图像传感器的截面图；图6是用于说明一种情况的布局，该情况为根据本发明利用第一掩模(掩模A)，使P阱7形成于读出电路区中的STI层6的边界上，以及形成于光电二极管(PD)区的边界上；
图7是用于说明一种情况的布局，该情况为根据本发明使用第二掩模(掩模B)，使P阱7形成于光电二极管(PD)区中的STI层6的边界上；图8是示出了根据本发明通过P阱(P-well)导致的暗信号下降效果的曲线图；图9是阈电压Vth随着根据本发明对沟道边缘区进行STI离子注入处理而变化的曲线图；图10是由根据本发明对沟道边缘区进行STI离子注入处理而导致的激励电流Idsat变化的曲线图；图11是根据本发明的第二实施例的CMOS图像传感器的截面图；图12是根据本发明的CMOS图像传感器在60℃时暗电流随积分时间变化的模拟曲线图；图13是根据本发明在栅衬垫形成之后剩余氧化层(remainingoxide layer)Rox的厚度和暗缺陷发生率之间的关系曲线图；图14是根据本发明的暗信号随光电二极管表面离子注入剂量变化的曲线图；图15是根据本发明的由于硅表面上的氢原子导致悬键钝化和界面阱密度减少的示意图；图16是根据本发明的由于栅侧壁氧化和栅衬垫蚀刻不足导致的暗缺陷变化的曲线图；
图17是根据本发明的用于形成贫化区(denuded zone)的热循环；图18是由图17中的热循环产生的贫化区和SiOx沉淀物的SEM图；图19A和图19B分别是根据相关技术的CMOS图像传感器的10-lux和160-lux图像；以及图20A和图20B分别是根据本发明的CMOS图像传感器的10-lux和160-lux图像。
具体实施例方式
以下将详细参照本发明的优选实施例，其实例在附图中示出。任何可能的情况下，附图中将使用相同的附图标号来表示相同或相似的部件。
在CMOS图像传感器中，由于在STI层周围的结泄漏、在读出电路中存在晶体管关态电流、来自于半导体层表面上的悬键的泄漏电流、以及光电二极管(PD)内的P/N结泄漏等，而产生暗电流。
因此，暗电流的产生原因分析如下。
图3示出了通过泄漏电流的阿赫纽斯曲线图的斜率计算出的激活能Ea，该曲线图是根据本发明的测试图样上的区域类型N+/P结图样处测量每个温度的泄漏电流而得到的。
首先，以下将说明在STI层周围的结泄漏的减少。
如图3所示，可将泄漏电流机制看作来自于激活能值Ea。即，在高温时对应于硅带隙，激活能值Ea为～Eg(1.12[eV])，或在低温时近似于～Eg/2(0.56[eV])。
这意味着，从光电二极管区所产生的暗电流电平在高温时取决于扩散机制，或在低温时取决于结晶缺陷函数的再结合-生成机制，IEEE Trans.Electron Devices，vol.47，pp.762-767，Apr.2000.byH.D.Lee中披露的“Characterization of shallow silicided junctions forsub-quarter micron ULSI technology extraction of silicidation inducedSchottky contact area”教导了该情况。
图4是将根据本发明的区域类型N+/P结泄漏与周边类型N+/P结泄漏进行比较的阿赫纽斯曲线图，其中泄漏是在测试图样上在每个温度处进行测量。
参照图4，在低温处主要由STI边界(侧壁)生成泄漏电流的周边类型的泄漏电流大于区域类型的泄漏电流。
由此，可知道STI边界作为结晶缺陷区，应该与光电二极管耗尽区隔离，以减少来自于CMOS图像传感器的STI边界的泄漏电流。
图5是根据本发明的第一实施例的CMOS图像传感器的截面图，其中使用了与图2中的相关技术的CMOS图像传感器相同的标号。此外，图2中的相关技术CMOS图像传感器的相同标号将用于后面的附图。
参照图5，P阱7设置于STI层6与光电二极管(PD)区4之间，用于与耗尽区隔离，在耗尽区中通过来自于作为结晶缺陷区的STI层6边界的P+/N结构造来形成电子-空穴对。
通过在形成STI层6之后进行离子注入和退火，通常由扩散来形成P阱。然而，在本发明中，通过在用绝缘层填充沟道(间隙填充)之前注入P+型掺杂剂来形成P阱7。
在本发明的第一实施例中，在STI间隙填充之前执行离子注入的情况下，最好利用低能量来选择性地掺杂STI边界区。
其次，用以下方式来减少晶体管关态电流。
可在栅电极衬垫(SiN)沉积之前，通过重掺P型杂质到沟道边缘区或通过增加侧壁氧化层的厚度，来实现减少晶体管的关态电流。
下面将说明重掺P型杂质到沟道边缘区的情况。
图6是用于说明一种情况的布局，即根据本发明利用第一掩模(掩模A)使P阱7形成于读出电路区中的STI层6的边界上，以及形成于光电二极管(PD)区的边界上；图7是用于说明一种情况的布局，即根据本发明利用第二掩模(掩模B)使P阱7形成于光电二极管(PD)区中的STI层6的边界上；以及图8示出了根据本发明的通过P阱导致的暗信号减小效果的曲线图。
根据图8中所示的曲线图的结果，可以得知暗信号在通过在STI间隙填充之前增加P+STI离子注入处理来形成P阱的情况下会增强(STI与掩模A、STI与掩模B)，而在仅形成STI层的情况下不会增强(STI与省略(STI & Skip))。
这是因为，由于根据围绕STI边界P+掺杂密度的提高，向STI边界延伸的耗尽层宽度减少导致的结晶缺陷更容易形成热激励，而热激励降低了电子-空穴对的数量。
而且，值得注意的是，在如图6所示，P阱形成于读出电路的STI层6的边界中以及形成于光电二极管(PD)区中的情况下，暗特性增强效果变得相当大，而不是在P阱7仅形成于光电二极管(PD)的STI层6的边界中的情况下。
这可归因于提供给读出电路的窄宽度NMOS晶体管(narrow-width NMOS transistor)的关态电流减少。
在采用STI结构用于CMOS图像传感器的情况下，在形成有源区或栅电极过程中实行了多次湿法蚀刻处理。通过湿法蚀刻处理，使凹穴(divot)出现在随后将被填充栅极多晶物(gate poly)的有源区附近的STI间隙填充TEOS中。即，STI间隙填充TEOS在凹穴中与栅极多晶物重叠。所以，如果施加栅偏压，则电场由于凹穴的边缘几何形状而集中在凹穴上。
因此，在沟道边缘区中反转所需要的栅电压比在沟道中心区中所需的电压减少得更多，其导致了沟道边缘区的阈电压减少以及关态电流上升。
根据vol.3 The Submicron MOSFET，lattice Press by S.Wol中披露的“Silicon processing for the VLSI era，vol.3 The SubmicronMOSFET”，该现象被称作“反转窄宽度效应(Reverse Narrow WidthEffect)”，并随着晶体管宽度的减少而变得更严重。
因此，在对使用掩模A的STI边界上执行离子注入的情况下(图6)，P+型掺杂在构成读出电路的窄宽度晶体管的沟道边缘区中被增加。
因此，当补偿“反转窄宽度效应”以抑制晶体管的阈电压减少时，关态电流(off-current)被减少了。
图9是根据本发明阈电压Vth随着对沟道边缘区进行STI离子注入处理而变化的曲线图；以及图10是根据本发明由对沟道边缘区进行STI离子注入处理而导致的激励电流Idsat变化的曲线图。
随着STI离子注入剂量增加，窄宽度NMOS晶体管的阈电压Vth上升而激励电流Idsat则下降。
正如上述描述所说明的，P阱7设置于读出电路的STI层6的边界和光电二极管(PD)区的STI层6的边界，暗信号特性借此进一步加强，而不是在P阱7仅形成于光电二极管(PD)区的STI层6的边界中的情况下加强。以下将说明其主要应用。
图11是根据本发明的第二实施例的CMOS图像传感器的截面图。
参照图11，P阱7设置于读出电路的STI层6的边界以及光电二极管(PD)区的STI层6的边界。
同时，以下将说明在沉积栅极多晶物衬垫(SiN)之前增加侧壁氧化层的厚度的方法。
从光电二极管区产生的电子被传送到激励晶体管，以调节传送至选择晶体管的电压。
构成读出电路的各个晶体管的泄漏电流变成了噪声源，其降低了CMOS图像传感器的暗特性。
晶体管的泄漏主要由源-衬底结上的亚阈值泄漏、栅泄漏、GIDL(gate induced drain leakage，栅极感应漏极泄漏)或BTBT(band toband tunneling，带对带隧道效应)泄漏引起。
为了减少亚阈值泄漏，只需提高沟道区的掺杂密度。然而，根据IEEE Trans.Electron Devices，vol.23，pp.719-721，Dec.2002 by S.H.Seo，W.S.Yang，H.S.Lee，M.S.Kim，K.O.Koh，S.H.Park and K.T.Kim中披露的“A novel double offset-implanted source/draintechnology for reduction of Gate-Induced Drain Leakage with 0.12umsingle gate low-power SRAM device”、以及C.C.Wu，C.H.Diaz，B.L.Lin，S.Z.Chang，C.C.Wang，J.J.Liaw，C.H.Wang，K.K.Young，K.H.Lee，B.K.Liew and J.Y.C.Sun的“Ultra-low leakage 0.16umCMOS for low-standby power application”，提高晶体管沟道区的掺杂密度，将导致晶体管性能下降，并导致结泄漏上升。
因此，为了减少单位晶体管的关态电流，本发明采用了在栅极多晶物确定之后在LDD(lightly doped drain，轻掺漏极)形成之前增加栅侧壁氧化层厚度的方法。
GIDL(栅极感应漏极泄漏)主要归因于栅极与漏极结之间的电场。因此，可通过增加侧壁氧化层的厚度以局部增加栅极与漏极边缘之间的栅氧化层厚度，来减少GIDL。
表1示出了根据侧壁氧化层厚度，将激励电流Idsat与关态泄漏电流Ioff进行比较的结果。
参照表1，如果将侧壁氧化层的厚度增加20，则可看到关态电流Ioff下降了1-order。然而，电流激励能力，即，激励电流Idsat下降了3～5％。
因此，可以确定通过增加侧壁氧化层厚度的方式，可使关态电流下降而不会导致电流驱动能力的太多损失。
图12是根据本发明的CMOS图像传感器在60℃时暗电流随积分时间变化的模拟曲线图。
参照图12，通过STI侧壁注入使像素侧壁优化和通过增加侧壁氧化层厚度使读出电路的晶体管关态特性加强，可以看出CMOS图像传感器的暗特性显著加强了。
此外，增加侧壁氧化层厚度可防止硅表面的离子损害减小。
图13是根据本发明的在栅衬垫形成之后剩余氧化层Rox的厚度和暗缺陷发生率之间的关系曲线图。
参照图13，暗缺陷发生率随着剩余氧化层Rox的减少而暂时上升，并随后在阈值之后突然上升。
由于常规的CMOS逻辑电路加工用于制造构成像素读出电路的晶体管，所以包括光电二极管的整个像素在进行栅衬垫RIE处理时不得不暴露给离子轰击。由于在栅衬垫形成之后剩余氧化层Rox成为在执行栅衬垫RIE处理中过度蚀刻的量度，所以剩余氧化层Rox的减少表示了光电二极管表面离子损害增加。
因此，本发明提出在栅衬垫SiN沉积之前，将在整个硅表面上生长的侧壁氧化层的厚度增加。这对于光电二极管的离子损害减少，以及对于晶体管关态特性增强非常有效。
第三，以下将说明硅表面泄漏减少的方法。
根据“vol.3，The Submicron MOSFET，lattice Press”by S.Wolf中披露的“Silicon processing for the VLSI era，vol.3，The SubmicronMOSFET”，硅表面晶格的每原子1/4键(per-atomic 1/4)包括悬键。尽管可通过在硅表面上执行热氧化来减少悬键，但不能够形成理想的Si/SiO2界面结构。即使将硅表面非常小比率的原子转换为悬键，也将生成相当多数量的表面态。例如，在(100)平面上存在6.8×1014atoms/cm2。如果这些原子中的1/1,000作为悬键存在，则悬键界面中捕获的电荷密度可达到6.8×1011atoms/cm2。
表面态可捕获或发射电荷，并形成禁止频带内的能量态。因此，如上所述的STI界面的结晶缺陷，表面态导致降低CMOS图像传感器的暗特性的泄漏。
通过增加N-掺杂的光电二极管区表面上的P+型离子注入和剂量以减少表面悬键效应，而观测到暗信号的变化。
图14是根据本发明暗信号随光电二极管表面离子注入剂量变化的曲线图。
参照图14，如果在光电二极管表面上执行P+掺杂，则图像传感器的暗特性得到加强。并且，该加强效果取决于P+掺杂密度。
这是因为，随着硅表面上的P+/N结中P+掺杂密度的增加，耗尽区宽度向硅表面延伸。类似于将图像传感区与STI横侧隔离，通过增加硅表面的P+密度，来减少悬键效应。
代替通过增加硅表面的P+掺杂密度来将图像传感区与悬键隔离，可通过以下建议方式减少悬键。
首先，在100％H2或4％-H2构成气体的氢环境中进行退火处理，氢原子渗透SiO2，以与悬键结合。因此，在后金属退火、BPSG回流、和氮化硅沉积等后续处理中使用的H2流的处理需要被优化。
图15是根据本发明在硅表面上通过氢原子进行悬键钝化和界面阱密度减少的示意图。
参照图15，氢原子渗透SiO2，以与Si/SiO2界面上的悬键结合，借此降低悬键的数量。
可选地，可以通过选择合适的晶片的方式来降低悬键的数量。用于制造CMOS图像传感器的晶片是EPI晶片。特别地，0℃倾斜(tile，倾角)晶片或4℃倾斜晶片适合于减少悬键。
此外，应该进行工艺相关的表面损害减少。
如图13所示，在执行等离子体蚀刻时可对光电二极管表面产生离子损害。因此，为了执行导致对整个像素离子轰击的栅极多晶物和栅衬垫RIE，需要低损害状态。
图16是根据本发明栅侧壁氧化和栅衬垫蚀刻不足(under-etch，底部蚀刻)导致的暗缺陷变化的曲线图。
参照图16，通过调整栅侧壁氧化和栅衬底RIE处理，使栅侧壁氧化厚度增加。并且，栅衬垫被蚀刻不足(under-etch)，以相当大地降低具有100码(code)或更高暗缺陷的像素数量。
第四，可通过以下方式减少晶片内的大缺陷(bulk defect)。
硅晶片内的过饱和氧在热处理中沉淀，以形成凝块(cluster)。该凝块发展为更大的沉淀，以致引起应力(stress)。以及，该应力可通过形成位错环(dislocation loop)来释放。位错环充当杂质被捕集或局部化的地方。通过有效的内部吸除处理(intrinsic getteringprocess)，使沉淀应该在对应于图像区的Epi层的周边上形成。据报告，可通过一系列温度循环来实现内部吸气。
图17是根据本发明用于形成贫化区的热循环的曲线图；图18是由图17中的热循环产生的贫化区和SiOx沉淀物(precipitate)的SEM图。
通过初始高温处理使晶片表面附近中的氧密度降低，通过低温处理从SiOx沉淀区均匀地生成晶核，于是通过最终的高温处理使SiOx晶核生长。因此，位错环在未严重影响器件特性的部分中生长。
为了减少CMOS图像传感器的Epi层的大缺陷，有必要在通过与晶片经销商合作来选择晶片或优化Epi层处理之前/之后的退火处理的过程中，考虑贫化区。
图19A和图19B分别是根据相关技术的CMOS图像传感器的10-lux和160-lux图像；以及图20A和图20B分别是根据本发明的CMOS图像传感器的10-lux和160-lux图像。
通过本发明，可以确定160lux的图像被增强了，以及为10lux时测量到的低照度图像也被增强了。
因此，本发明提供了以下效果。
首先，通过将STI侧壁及硅表面(其是结晶缺陷区)与N型光电二极管区隔离，使得可抑制反转窄宽度效应，并可加强关态特性。
因此，CMOS图像传感器的暗特性可加强。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
权利要求
1.一种CMOS图像传感器，包括第一导电类型半导体衬底，其分成有源区和场区；STI层，形成于所述场区中，用于将所述第一导电类型半导体衬底分成所述有源区和所述场区；第二导电类型光电二极管区，形成于所述第一导电类型半导体衬底的所述有源区中；读出电路，形成于所述第一导电类型半导体衬底的所述有源区中，用于读出所述光电二极管区的数据；以及第一导电类型阱，形成于所述第二导电类型光电二极管区与所述STI层之间。
2.根据权利要求1所述的CMOS图像传感器，其中，所述第一导电类型半导体衬底包括具有0°或4°倾角的外延晶片。
3.根据权利要求1所述的CMOS图像传感器，进一步包括第一导电类型重掺层，位于所述第二导电类型光电二极管区的表面上。
4.一种CMOS图像传感器，包括第一导电类型半导体衬底，其分成有源区和场区；STI层，形成于所述场区中，用于将所述第一导电类型半导体衬底分成所述有源区和所述场区；第二导电类型光电二极管区，形成于所述第一导电类型半导体衬底的所述有源区中；读出电路，形成于所述第一导电类型半导体衬底的所述有源区中，用于读出所述光电二极管区的数据；以及第一导电类型阱，形成于所述STI层与所述第一导电类型半导体衬底的所述有源区之间。
5.根据权利要求4所述的CMOS图像传感器，其中所述第一导电类型半导体衬底包括具有0°或4°倾角的外延晶片。
6.根据权利要求4所述的CMOS图像传感器，进一步包括第一导电类型重掺层，位于所述第二导电类型光电二极管区的表面上。
7.一种制造CMOS图像传感器的方法，包括以下步骤在第一导电类型半导体衬底的场区中形成沟道，其中有源区及所述场区被限定于所述第一导电类型半导体衬底上，并且其中光电二极管区及用于读出所述光电二极管区的数据的读出电路区被限定于所述有源区中；通过将第一导电类型杂质注入与所述光电二极管区相邻的所述沟道中，形成第一导电类型阱；以及通过用绝缘层填充所述沟道，形成STI层。
8.一种制造CMOS图像传感器的方法，包括以下步骤在第一导电类型半导体衬底的场区中形成沟道，其中有源区及所述场区被限定于所述第一导电类型半导体衬底上，并且其中光电二极管区及用于读出所述光电二极管区的数据的读出电路区被限定于所述有源区中；通过将第一导电类型杂质注入所述有源区附近的所述沟道中，形成第一导电类型阱；以及通过用绝缘层填充所述沟道，形成STI层。
9.一种制造CMOS图像传感器的方法，包括以下步骤预备第一导电类型半导体衬底，其中有源区及场区被限定于所述第一导电类型半导体衬底上，并且其中光电二极管区及用于读出所述光电二极管区的数据的读出电路区被限定于所述有源区中；在所述场区中形成沟道；通过将第一导电类型杂质注入到所述有源区附近的所述沟道中，形成第一导电类型阱；通过用绝缘层填充所述沟道，形成STI层；将第二导电类型杂质注入到所述光电二极管区中；以及将所述第一导电类型杂质大量地注入到注入有所述第二导电类型杂质的所述光电二极管区的表面中。
全文摘要
本发明提供了CMOS图像传感器及其制造方法，借此可减少暗电流。本发明包括第一导电类型半导体衬底，其分成有源区和场区；STI层，其形成于场区中，以将第一导电类型半导体衬底分成有源区和场区；第二导电类型光电二极管区，其形成于第一导电类型半导体衬底的有源区中；读出电路，其形成于第一导电类型半导体衬底的有源区中，以读出光电二极管区的数据；以及第一导电类型阱，其形成于第二导电类型光电二极管区与STI层之间。
文档编号H04N5/361GK1716625SQ200510080449
公开日2006年1月4日 申请日期2005年7月1日 优先权日2004年7月1日
发明者沈喜成 申请人:东部亚南半导体株式会社