专利名称：具有紧凑像素布局的图像传感器的制作方法
技术领域：
本发明涉及一种固态图像传感器，并且，更具体地涉及一种互补金属氧化物半导体(CMOS)图像传感器，所述图像传感器具有四个或三个晶体管像素(4T，3T)、紧凑布局、高灵敏度以及低暗电流。所述低暗电流通过在硅-二氧化硅界面附近放置P+植入来淬灭(quench)界面态而获得。
背景技术：
典型的图像传感器通过将入射光子(impinging photon)转换成集成(收集)于传感器像素中的电子来感测光。在完成集成周期后，电荷转换成供应至传感器输出端子的电压。在CMOS图像传感器中，电荷至电压的转换在像素自身中直接完成并且模拟像素电压通过各种像素寻址及扫描机制而传递至输出端子。该模拟信号亦可在到达芯片输出之前在芯片上转换成数字等价。所述像素在其中合并缓冲放大器，典型为源跟随器，其通过合适的寻址晶体管来驱动连接至所述像素的感测线。
在电荷至电压的转换完成并且结果的信号从所述像素传递出来之后，所述像素被复位以便准备积累新电荷。在将浮动扩散(FD)节点用作电荷检测节点的像素中，所述复位通过接通瞬时地将所述FD节点传导性连接至电压参考的复位晶体管来完成。此步骤去除了所收集的电荷，然而，其产生了众所周知的KTC-复位噪声。为实现所需的低噪声性能，该KTC噪声必须通过相关双采样(CDS)信号处理技术从信号中去除。利用CDS概念的典型CMOS传感器在像素中需要具有4个晶体管(4T)。
该4T像素电路的实例可在发布于Guidash的美国专利No.6,107,655、No.6,352,869及No.6,657,665中找到。通过将切换脉冲引入至Vdd偏置线中，可从该像素消除选择晶体管并且在像素中实现仅用3T进行CDS操作，如下述文章中所述Masahiro Kasano，标题“A 2.0μmPixel Pitch MOS Image sensor with an Amorphous Si Film Color Filter”，Digest of Technical Papers ISCC，vol.48，pp.348-349，2005年2月。
图1为具有共用有源区的传统4T图像传感器像素的简化布局，该共用有源区具有钉扎光电二极管(pinned photodiode)及晶体管。
在图1中，参考数字100表示典型CMOS图像传感器中所使用的传统4T像素的简化布局图。在实际图像传感器中，许多这样的像素排列成形成行及列的阵列，但为了图的简化，仅较为详细地示出了一个。有源区101包含像素的有源元件；它们是钉扎光电二极管102、转移栅极(transfer gate)103、浮动扩散(FD)节点104、复位栅极(reset gate)106、漏极偏置节点118、用作源跟随器(SF)的驱动晶体管栅极113、源-漏区119、地址选择晶体管栅极114以及地址选择晶体管源极120。
封闭的有源区101之外的区域为填充厚的隔离二氧化硅的浅沟槽隔离(STI)区。为图的清晰起见，图1中亦已省略了存在于像素中的多级金属互连并且示意性地用线来替代。第一水平线117为连接至地址选择晶体管栅极114的第一接触116的行地址线，第二水平线111为连接至转移栅极103的第二接触112的行转移线，并且多晶硅总线105将行复位信号提供至该像素的复位栅极106。第一列线108经由第三接触109将Vdd偏置提供至漏极偏置节点118，而第二列线107经由第四接触115将来自地址选择晶体管源极120的输出信号运载至位于阵列周边的列信号处理电路。FD节点104经由互连110连接至驱动晶体管栅极113。寻址及复位信号通过第一水平线117、第四接触115及多晶硅总线105被提供至也来自于阵列周边的像素。
虽然此像素功能良好，但是此类型的像素仍具有两个主要缺点过多的晶体管占用大的像素面积，并且由于有源区101的邻接(contiguous)形状，其位置及互连不能得到有效设置。当需减小像素大小以构建低成本及高分辨率的图像传感器时，每个像素中较大数目的晶体管即可成为缺点。
因此，上面提及的美国专利No.6,107,655、No.6,352,869及No.6,657,665教示了如下技术用4T进行读取操作的电路通常共享位于不同行的相邻像素的光电二极管。
然而，可能仍难以为传统的4T图像传感器像素提供紧凑布局，并且因为用于配置光电二极管的有源区具有用于读取像素信号的晶体管的邻接形状。特别是复位晶体管的有源区，所以可能难以高效地排列相关像素元件的位置及互连。
发明内容
因此，本发明的一目的为提供具有高性能、简单结构及紧凑大小的实用的CMOS图像传感器。
在具有4T或3T像素的实施例中，可形成电连接于共用FD节点与驱动晶体管的漏极之间的电容器。此电连接可通过将延伸至驱动晶体管的栅极的多晶硅总线与驱动晶体管的漏极重迭而获得。调整重迭量可改变此电容器的电容值。此特征对于调整转换增益以及因此传感器的灵敏度是重要的。该电容的校正值还确定传感器的动态范围(DR)及信噪比(SNR)。
所述实施例利用具有钉扎光电二极管的像素，所述钉扎光电二极管在硅-二氧化硅界面处将P+硼(Boron)杂质植入至钉扎光电二极管区中。此植入引起界面态的淬灭及低暗电流的产生。
此外，本发明实施例中的驱动晶体管可制造为N沟道金属氧化物半导体(NMOS)晶体管或制造为P沟道MOS(PMOS)晶体管。特别地，将驱动晶体管制造为耗尽型PMOS晶体管有助于改进噪声。
根据本发明的一方面，提供有包括以行及列排列的多个像素的图像传感器，包括第一有源区，包括每个分配给不同行的两个光电二极管以及由所述两个光电二极管所共享的共用浮动扩散节点；第二有源区，其与第一有源区在空间上分离并且包括用于复位对应像素的复位晶体管；及第三有源区，其与第一有源区及第二有源区在空间上分离并且包括响应于浮动扩散节点上的电压而输出像素信号的驱动晶体管。
根据本发明的另一方面，提供有包括以行及列排列的多个像素的图像传感器，包括第一有源区，其包括每个分配给不同行的两个光电二极管以及由所述两个光电二极管所共享的共用浮动扩散节点；第二有源区，其与第一有源区在空间上分离并且包括响应于来自浮动扩散节点的电压而输出像素信号的驱动晶体管；多晶硅总线，其从驱动晶体管的栅极延伸；以及电容器，其由于多晶硅总线与为第二有源区的部分的驱动晶体管的漏极区重迭而形成。
从结合附图给出的对优选实施例的以下描述，本发明的以上和其它目标和特征将变得更好理解图1示出具有共用有源区的传统4T图像传感器像素的简化布局，该共用有源区具有钉扎光电二极管及晶体管；图2示出行共享的像素的简化布局，根据本发明的一个实施例该像素包括用于复位晶体管、转移晶体管、选择晶体管、驱动晶体管及钉扎光电二极管的分离的有源区；以及图3示出根据本发明的另一实施例的其中消除了选择晶体管的行共享的像素的简化布局。
具体实施例方式
根据本发明的特定实施例的具有紧凑像素布局的CMOS图像传感器将参考附图详细加以描述。
图2表示行共享的像素的简化布局，根据本发明的一个实施例所述像素包括用于复位晶体管、转移晶体管、选择晶体管、驱动晶体管及钉扎光电二极管的分离的有源区。
如图2所示，像素阵列200示出共享共用电路的行像素钉扎光电二极管对202及203。为简单起见金属层已省略并用示意性绘制的互连线来替代。所述像素也排列成形成许多行及许多列的阵列。
行共享的像素的特定特征为，像素内的有源区被分成三个不同块。具体地，第一有源块201包含钉扎光电二极管对202及203。第二有源块209包含复位晶体管，并且第三有源块226包含驱动晶体管及地址选择晶体管。第一块201还包含转移栅极204及205以及用于检测电荷的共用FD节点206。金属互连207将共用FD节点206连接至与驱动晶体管的栅极212邻接的多晶硅总线208。互连211还将多晶硅总线208连接至复位晶体管的由栅极210形成的源极。
复位信号经由第一接触215从第一水平总线线216提供至复位栅极210。复位晶体管的漏极225连接至漏极列总线线224。类似地，驱动晶体管的漏极220连接至相同的漏极列总线线224。特别地，漏极列总线线224为VDD信号线。驱动晶体管的源极221与地址选择晶体管的漏极共用，该地址选择晶体管的栅极213经由第二接触214从第二水平总线线219接收寻址信号。
在连接至另一列总线线223的地址选择晶体管的源极222处，输出信号被感测。特别地，所述另一列总线线223为像素输出信号线。
转移栅极总线线217及218将位于像素阵列200周边的电路中所产生的适当的电荷转移信号提供至转移栅极205及204。尽管未示出，但是漏极列总线线224及所述另一列总线线223也连接至位于像素阵列200周边的电路以提供所需的偏置并处理来自经寻址像素的输出信号。
如从图2可以看到的，将传统4T图像传感器像素的有源区分成3个不同块以及将两行中的光电二极管与相同的像素信号感测电路共享导致了极为有效的布局。上述布局具有较高的孔径效率从而导致较高性能的传感器。如虚线227所指示的，通过延伸多晶硅总线208下面的第三有源区226，有可能形成电连接于共用FD节点206与驱动晶体管的漏极220之间的电容器。调整第三有源区226与多晶硅总线208之间的重迭量可改变此电容的电容值。此特征对于调整转换增益以及因此传感器的灵敏度是重要的。电容的校正值还确定传感器的动态范围(DR)及信噪比(SNR)。
图3示出了本发明的另一实施例。具体地，图3示出其中消除了选择晶体管的另一类型的行共享像素的简化布局。
像素阵列300表示与以上图2中所述的像素阵列200中所示布局类似的布局。有源区也被分成若干不同区。第一有源区301包括钉扎光电二极管302及303、转移栅极304及305以及共用FD节点306。两个其它的有源区，即第二有源区309及第三有源区318包含具有栅极310及漏极319的复位晶体管，以及具有栅极312、源极321及漏极320的驱动晶体管Dx。在此概念中，地址选择晶体管已被消除并且由外部电路来替代，如Kasano所述，该外部电路向供电线322传送脉冲。第一总线307将共用FD节点306连接至多晶硅总线308。第二总线311将多晶硅总线308连接至复位晶体管的源极。复位晶体管的栅极310经由接触313从复位线323接收栅极310的复位脉冲。像素由供电线322寻址，该供电线322连接至驱动晶体管的源极321并且因此接通驱动晶体管。在连接至列总线线316的驱动晶体管的漏极320处，输出信号被检测。另一列总线线317将偏置提供至复位晶体管的漏极319。还可类似于前述实施例来延伸第三有源区318使得第三有源区318与多晶硅总线308重迭并且形成电容器。为了维持清晰性及简单性，该经延伸的电容器未显于此图中。水平总线线314及315将转移脉冲提供至转移栅极304及305。该脉冲产生于此图中未显示的外围电路中。如本领域的技术人员所公知的，输出信号也在外围电路中进行处理。这些电路在图3中也未示出。
该实施例的一个优点为每一像素仅具有两个晶体管，并且该优点使得仅使用适度的设计规则就能设计具有极小像素大小的高性能图像传感器。两个实施例均利用在硅-二氧化硅界面处将P+硼杂质植入钉扎光电二极管区中的钉扎光电二极管。该植入引起界面态的淬灭及低暗电流的产生。所述布局的另一优点为，像素晶体管所占用的较小面积所导致的高孔径效率(aperture efficiency)。
在上述实施例中，驱动晶体管也可制造为N沟道金属氧化物半导体(NMOS)晶体管或制造为P沟道MOS(PMOS)晶体管。特别地，将驱动晶体管制造为耗尽型PMOS晶体管有助于噪声的改进。
本专利申请包含与在2005年6月15日于韩国专利局提交的韩国专利申请No.KR 2005-0051555相关的主题，其全部内容在此引入作为参考。
紧凑、具有高灵敏度及低暗电流的新颖3T及4T像素布局的优选实施例已得以描述，其意图为说明性的而非限制性的，应注意，本领域的技术人员可根据上述教示进行修改和变化。因此，应理解可在已公开的本发明的特定实施例中进行改变，所述改变在由所附权利要求所限定的本发明的范围和精神内。
权利要求
1.一种包括以行及列排列成阵列的多个像素的图像传感器，包括第一有源区，其包括每个分配给不同行的两个光电二极管以及由所述两个光电二极管所共享的共用浮动扩散节点；第二有源区，其与所述第一有源区在空间上分离并且包括用于复位对应像素的复位晶体管；及第三有源区，其与所述第一有源区及所述第二有源区在空间上分离并且包括响应于所述浮动扩散节点上的电压而输出像素信号的驱动晶体管。
2.如权利要求1所述的图像传感器，其中所述第三有源区进一步包括用于行寻址的选择晶体管。
3.如权利要求1所述的图像传感器，其中在所述像素阵列的一所选行的所述驱动晶体管包括漏极区，所述漏极区为所述第三有源区的部分并且脉冲被供应至该漏极区以用于行寻址。
4.如权利要求1所述的图像传感器，其中所述驱动晶体管包括源极区，该源极区为所述第三有源区的部分并且连接至像素输出信号线。
5.如权利要求2所述的图像传感器，其中所述驱动晶体管的所述源极区以及所述选择晶体管的漏极区形成于所述第三有源区的共用区内。
6.如权利要求2所述的图像传感器，其中为所述第三有源区的部分的所述选择晶体管的源极区连接至像素输出信号线。
7.如权利要求4所述的图像传感器，其中所述驱动晶体管的栅极与所述共用浮动扩散节点电连接。
8.如权利要求6所述的图像传感器，其中所述驱动晶体管的栅极与所述共用浮动扩散节点电连接。
9.如权利要求7所述的图像传感器，其中所述复位晶体管包括源极区，该源极区为所述第二有源区的部分并且与所述驱动晶体管的所述栅极电连接。
10.如权利要求8所述的图像传感器，其中所述复位晶体管包括源极区，该源极区为所述第二有源区的部分并且与所述驱动晶体管的所述栅极电连接。
11.如权利要求9所述的图像传感器，其中所述驱动晶体管的所述漏极区以及作为所述第二有源区的另一部分的所述复位晶体管的漏极区与VDD供电线进行单独连接。
12.如权利要求10所述的图像传感器，其中所述驱动晶体管的所述漏极区及作为所述第二有源区的另一部分的所述复位晶体管的漏极区与VDD供电线进行单独连接。
13.如权利要求1所述的图像传感器，其中所述光电二极管为钉扎光电二极管。
14.如权利要求1所述的图像传感器，其中所述驱动晶体管为N沟道金属氧化物半导体(MOS)晶体管及耗尽型P沟道MOS晶体管之一。
15.一种包括以行及列排列成阵列的多个像素的图像传感器，包含第一有源区，其包括每个分配给不同行的两个光电二极管以及由所述两个光电二极管所共享的共用浮动扩散节点；第二有源区，其与所述第一有源区在空间上分离并且包括响应于来自所述浮动扩散节点上的电压而输出像素信号的驱动晶体管；多晶硅总线，其自所述驱动晶体管的栅极延伸；以及电容器，其由于所述多晶硅总线与作为所述第二有源区的部分的所述驱动晶体管的漏极区重迭而形成。
16.如权利要求15所述的图像传感器，其进一步包括第三有源区，该第三有源区与所述第一有源区及所述第二有源区在空间上分离并且被提供有用于复位对应像素的复位晶体管。
17.如权利要求16所述的图像传感器，其中所述第二有源区进一步包括用于行寻址的选择晶体管。
18.如权利要求16所述的图像传感器，其中在所述像素阵列所选行的所述驱动晶体管的所述漏极区被供应有用于行寻址的脉冲。
19.如权利要求16所述的图像传感器，其中所述驱动晶体管包括源极区，该源极区为所述第二有源区的另一部分并且连接至像素输出信号线。
20.如权利要求17所述的图像传感器，其中所述驱动晶体管的所述源极区以及所述选择晶体管的漏极区形成于所述第二有源区的共用区内。
21.如权利要求17所述的图像传感器，其中所述选择晶体管包括源极区，该源极区为所述第二有源区的部分并且连接至像素输出信号线。
22.如权利要求19所述的图像传感器，所述多晶硅总线与所述共用浮动扩散节点电连接并且与作为所述第三有源区的部分的所述复位晶体管的源极区电连接。
23.如权利要求21所述的图像传感器，所述多晶硅总线与所述共用浮动扩散节点电连接并且与作为所述第三有源区的部分的所述复位晶体管的源极区电连接。
24.如权利要求22所述的图像传感器，其中所述多晶硅总线通过第一金属互连与所述共用浮动扩散节点连接并且通过第二金属互连与所述复位晶体管的所述源极区连接。
25.如权利要求23所述的图像传感器，其中所述多晶硅总线通过第一金属互连与所述共用浮动扩散节点连接并且通过第二金属互连与所述复位晶体管的所述源极区连接。
26.如权利要求22所述的图像传感器，其中所述驱动晶体管的所述漏极区以及作为所述第三有源区的另一部分的所述复位晶体管的漏极区与VDD供电线进行单独连接。
27.如权利要求23所述的图像传感器，其中所述驱动晶体管的所述漏极区以及作为所述第三有源区的另一部分的所述复位晶体管的漏极区与VDD供电线进行单独连接。
28.如权利要求15所述的图像传感器，其中所述光电二极管为钉扎光电二极管。
29.如权利要求15所述的图像传感器，其中所述驱动晶体管为N沟道金属氧化物半导体(MOS)晶体管及耗尽型P沟道MOS晶体管之一。
全文摘要
提供了固态图像传感器，具体地是具有三个或四个晶体管、高灵敏度、低噪声及低暗电流的图像传感器像素。所述像素具有用于有源部件、行共享光电二极管的分离的有源区并还可包含调整灵敏度、信噪比以及动态范围的电容器。所述低暗电流通过使用钉扎光电二极管而获得。
文档编号H04N5/374GK1881599SQ20051012604
公开日2006年12月20日 申请日期2005年11月24日 优先权日2005年6月15日
发明者雅罗斯拉夫·希内切克 申请人:美格纳半导体有限会社