专利名称：Bpc长波定时接收机的制作方法
技术领域：
本实用新型属于无线电通讯技术领域，具体涉及到BPC长波定时接收机。
背景技术：
BPC低频时码授时技术已广泛地应用在我国的电子政务、电子商务、铁路、国防等技术领域，国际上的低频时码授时技术同样也在美国、德国、英国、日本、俄罗斯等国家的在手表、挂钟、台式钟以及大屏幕数码显示钟民用领域得到广泛应用。由于大城市存在各种电子干扰，工业干扰，噪声干扰，有些地区干扰非常严重，直接影响正常接收无线电时间信号。在能够接收BPC低频时码信号的情况下，直接从带有噪声干扰的信号中恢复调制信号也很困难的。如果不加特殊处理信号的方法和手段，低频时码授时技术在大城市中的应用将受到限制。目前没有BPC长波高精度定时接收装置。
发明内容
本实用新型所要解决的技术问题在于提供一种抗干扰能力强、钟差逻辑控制选择性好、BPC秒脉冲宽度测量方式选择性好、定时精度高、时延修正方便、操作灵活简便的BPC长波定时接收机。
解决上述技术问题所采用的技术方案是它包括用于对整机进行控制的单片计算机；地址译码电路，该电路与单片计算机相连接；逻辑控制计数电路，该电路与单片计算机相连接，输入端接地址译码电路；钟差控制及秒脉冲宽度测量电路，该电路的输入端接单片计算机、输出端接逻辑控制计数电路；它还包括低频时码秒控制电路，该电路与钟差控制及秒脉冲宽度测量电路相连接。
本实用新型在BPC长波定时接收机中采用剔出噪声干扰的钟差信号逻辑控制电路和BPC秒脉冲宽度的测量电路，根据采集的数据经过数据处理和计算结果，经过修正的移相电路使BPC长波定时接收机输出高精确度的时间信息。本实用新型具有单频接收、带宽窄、能耗低、抗干扰能力强、时延修正方便、定时精度高、操作灵活简便、能准确地输出年月日时分秒全信息码等优点。
图1是本实用新型的电气原理方框图。
图2是本实用新型的电子线路原理图。
具体实施方式
以下结合附图和实施例对本实用新型进一步详细说明，但本实用新型不限于这些实施例。
图1是本实用新型的电气原理方框图，参见图2。在图1中，本实用新型是由单片计算机系统、地址译码电路、钟差控制及秒脉冲宽度测量电路、低频时码秒控制电路、逻辑控制计数电路连接构成。单片计算机与地址译码电路和逻辑控制计数电路相连接，钟差控制及秒脉冲宽度测量电路与低频时码秒控制电路相连接，钟差控制及秒脉冲宽度测量电路的输入端接单片计算机、输出端接逻辑控制计数电路。
在图2中，本实施例的单片计算机由集成电路U1、R1、R2、C1～C3、晶体振荡器JT连接构成，集成电路U1的型号是AT89C51。集成电路U1的7脚和14脚接逻辑控制计数电路、8脚接钟差控制及秒脉冲宽度测量电路、31脚通过R1接地、18脚和19脚接由C1和C2以及晶体振荡器JT连接的时钟电路、9脚接C3和R2连接的复位电路、12脚接钟差控制及秒脉冲宽度测量电路、16脚和17脚以及28脚接逻辑控制计数电路，集成电路U1的P00～P07端口通过总线接地址译码电路和逻辑控制计数电路、30脚接地址译码电路。
本实施例的地址译码电路由集成电路U2构成，集成电路U2的型号是74HC373。集成电路U2的D0～D7端口通过总线接集成电路U1的P00～P07端口和逻辑控制计数电路、11脚接集成电路U1的30脚、2脚和5脚接逻辑控制计数电路、1脚接地。
本实施例的逻辑控制计数电路由集成电路U6A、集成电路U3连接构成，集成电路U6A的型号是74HC08，集成电路U3的型号是82C53。集成电路U6A的输入端1脚接集成电路U1的7脚、另一输入端2脚接10kHz的脉冲信号、输出端3脚接钟差控制及秒脉冲宽度测量电路，集成电路U3的D0～D7端口通过总线接集成电路U1的P00～P07端口和集成电路U2的D0～D7端口、19和20脚分别接集成电路U2的2脚和5脚、21脚接集成电路U1的28脚、22脚和23脚分别接集成电路U1的17和16脚，集成电路U3的14～16脚、18脚接钟差控制及秒脉冲宽度测量电路。
本实施例的钟差控制及秒脉冲宽度测量电路由集成电路U4A～集成电路U4C、集成电路U5A、集成电路U5B、集成电路U6B、集成电路U7A、集成电路U7B、集成电路U8B、集成电路U8C、R3～R6连接构成，集成电路U4A～集成电路U4C和集成电路U6B的型号为74HC08，集成电路U5A的型号为74ALS74、集成电路U5B和集成电路U7A以及集成电路U7B的型号为74HC74，集成电路U8B和集成电路U8C的型号为74HC14。集成电路U7A的3脚输入晶振秒脉冲信号并与集成电路U1的14脚相连接、2脚和4脚通过R5接5v电源正极、5脚接集成电路U6B的一输入端4脚和低频时码秒控制电路、1脚接集成电路U5A的1脚和集成电路U5B的13脚以及集成电路U1的8脚，集成电路U6B的另一输入端5脚接集成电路U6A的输出端3脚和集成电路U4A一输入端1脚、输出端6脚接集成电路U4C的9脚。集成电路U7B的10和12脚通过R6接5v电源正极、11脚接集成电路U8B的输入端3脚和集成电路U5B的11脚以及低频时码秒控制电路、8脚接集成电路U4C的10脚和集成电路U3的14脚。集成电路U4C的输出端8脚接集成电路U3的15脚。集成电路U8B的输出端4脚接集成电路U5A的3脚和集成电路U8C的输入端5脚。集成电路U8C的输出端6脚接集成电路U1的12脚。集成电路U5A的2脚和4脚通过R3接5v电源正极、6脚接集成电路U3的16脚和集成电路U4B的一输入端4脚。集成电路U5B的10脚和12脚通过R4接5v电源正极、9脚接集成电路U4A的另一输入端2脚。集成电路U4A的输出端3脚接集成电路U4B的另一输入端5脚。集成电路U4B的输出端6脚接集成电路U3的18脚。
本实施例的低频时码秒控制电路由集成电路U8A、集成电路U4D连接构成，集成电路U8A的型号是74HC14，集成电路U4D的型号是74HC08。BPC秒信号从集成电路U8A的输入端输入，集成电路U8A的输出端接集成电路U4D的一输入端13脚。集成电路U4D的另一输入端12脚接集成电路U6B的输入端4脚和集成电路U7A的5脚、输出端接集成电路U8B的输入端3脚。
本实用新型的工作原理如下首先，集成电路U1的P1.7控制端使钟差控制及秒脉冲宽度测量电路初始化，集成电路U1的P1.6控制端禁止集成电路U6A输出计数脉冲，紧接着集成电路U1的P1.7控制端为高电平，允许钟差控制及秒脉冲宽度测量电路工作，集成电路U1的P1.6控制端允许集成电路U6A输出计数脉冲，当晶振秒脉冲信号的上升沿到来后，钟差控制及秒脉冲宽度测量电路启动、并输出计数脉冲，计数脉冲加到逻辑控制计数电路的集成电路U3的时钟端15脚输入，并开始计数；当BPC秒脉冲信号的上升沿到来后，使集成电路U7B的8脚变成低电平，停止钟差控制及秒脉冲宽度测量电路输出计数脉冲、集成电路U3的14脚也为低电平，停止逻辑控制计数电路计数；逻辑控制计数电路当前的计数值为钟差值。当BPC秒脉冲信号的上升沿到来后，钟差控制及秒脉冲宽度测量电路启动并输出计数脉冲，计数脉冲加到逻辑控制计数电路的集成电路U3的18脚时钟输入端；并开始计数，当BPC秒脉冲信号的下降沿到来后，集成电路U5A的6脚为低电平，集成电路U3的16脚也为低电平，逻辑控制计数电路停止计数，逻辑控制计数电路当前计数值为BPC秒脉冲宽度。单次测量的结束是靠集成电路U8C的6脚输出脉冲的下降沿向集成电路U1的12脚INT0申请中断，集成电路U1响应中断后，顺序读取钟差和秒脉冲宽度的数据，集成电路U1控制测量次数并通过计算得到精确的钟差修正值。
权利要求1.一种BPC长波定时接收机，其特征在于它包括用于对整机进行控制的单片计算机；地址译码电路，该电路与单片计算机相连接；逻辑控制计数电路，该电路与单片计算机相连接，输入端接地址译码电路；钟差控制及秒脉冲宽度测量电路，该电路的输入端接单片计算机、输出端接逻辑控制计数电路；它还包括低频时码秒控制电路，该电路与钟差控制及秒脉冲宽度测量电路相连接。
专利摘要一种BPC长波定时接收机，它包括用于对整机进行控制的单片计算机；地址译码电路，该电路与单片计算机相连接；逻辑控制计数电路，该电路与单片计算机相连接，输入端接地址译码电路；钟差控制及秒脉冲宽度测量电路，该电路的输入端接单片计算机、输出端接逻辑控制计数电路；它还包括低频时码秒控制电路，该电路与钟差控制及秒脉冲宽度测量电路相连接。本实用新型具有单频接收、带宽窄、能耗低、抗干扰能力强、时延修正方便、定时精度高、操作灵活简便、能准确地输出年月日时分秒全信息码等优点。
文档编号H04B1/16GK2779735SQ20052007871
公开日2006年5月10日 申请日期2005年4月30日 优先权日2005年4月30日
发明者许林生, 吴贵臣 申请人:中国科学院国家授时中心