专利名称：基于网卡的高速数据加密卡的制作方法
技术领域：
本实用新型涉及电子信息领域，特别涉及一种基于网卡的高速数据加密卡。
背景技术：
本产品在软件系统上涉及的主要技术是数据加密技术，数据加密技术的核心就是数据加密算法，密码算法经历了古典密码，对称密钥密码和公开密钥密码三个阶段古典密码算法有替代加密算法，置换加密等算法；对称密钥加密算法通用的有DES和AES等算法；公开密钥算法有RSA、背包密码、MCELIECE密码、RABIN、椭圆曲线等。目前在数据通信中使用最普遍的是DES算法和RSA算法。
DES算法是美国经长时间征集和筛选后，于1977年由美国国家标准局颁布的一种加密算法。它主要用于民用敏感信息的加密，后来被国际标准化组织接受作为国际标准。DES主要采用替换和移位的方法加密。
RSA算法(Rivest-Shamir-Adleman)适用于数字签名和密钥交换。RSA加密算法是目前应用最广泛的公钥加密算法，特别适用于通过Internet传送的数据。RSA算法的安全性基于分解大数字时的困难(就计算机处理能力和处理时间而言)。在常用的公钥算法中，RSA与众不同，它能够进行数字签名和密钥交换运算。RSA算法既能用于数据加密，也能用于数字签名，RSA的理论依据为寻找两个大素数比较简单，而将它们的乘积分解开则异常困难。在RSA算法中，包含两个密钥，加密密钥和解密密钥，加密密钥是公开的。
目前，市场上销售的加密卡，尽管都是采用DES算法和RSA算法，但在算法上一般是固定的，不具备网卡功能，且一般是通过IDE口与设备进行数据交换，达不到高强度、高速度加密的要求。
发明内容
本实用新型所要解决的技术问题是克服上述现有技术的不足，提供一种使用简单，操作方便，安全可靠，能够高速进行数据加密的基于网卡的高速数据加密卡。
本实用新型解决其技术问题所采用的技术方案是一种基于网卡的高速数据加密卡，包括主板，主板上设有主控芯片、算法芯片、噪声源芯片，其特征是主板上还设有算法控制芯片，主板上的主控芯片集成网卡，主控芯片设有PCI接口，通过PCI总线与设备进行数据交换。
基于网卡的高速PCI数据加密卡的算法控制芯片采用反熔丝FPGA和DSP技术。
本实用新型在算法上主要是采用先进的三重3DES算法结合RSA算法，利用DES算法的高效可靠性进行数据加密，对数字签名管理采用加密强度非常高的RSA算法，解决了单纯DES算法和RSA算法的缺陷；在硬件设计上主要采用反熔丝FPGA技术和有关DSP技术设计专用算法控制芯片YUW-1，可根据系统设定对算法进行选择，另外该芯片还具有可重写功能，以便对算法升级更换。具体说该实用新型有如下有益效果技术先进性选择高强度加密算法模块，并保证加/解密速度。采用反熔丝结构的FPGA的新型算法控制芯片YUW01和算法芯片SSP02-A，配以SIC03智能IC卡确保了算法模块的先进性。性能优异的QL5130确保了接口(PCI)的先进性，QL5130芯片完成数据在PCI总线、噪声源芯片、算法芯片和单片机之间的数据通讯，RAM作为临时寄存器。
安全性单钥算法和双钥算法相结合，前者实现数据加/解密，后者实现密钥协商、数字签名、认证等服务。SSP02-A提供128比特分组算法模块，工作密钥长度为128比特；SIC03智能IC卡提供1024比特RSA算法，符合PKCS#1(RSA加密标准)；采用基于IC卡的密钥管理体系，确保密钥本身的安全；采用X.509数字证书实现认证功能；采用数字签名的密钥交换协议或密钥和消息传输协议；采用一次一密的加密体制；采用数字签名实现数据源认证、数据完整性与不可否认性。
性能可靠性在硬件技术方面，反熔丝FPGA，DSP技术是新型的逻辑电路技术，具有以SRAM为基础和传统ASIC解决方案无法提供的优点，包括设计安全性和固件错误免疫力。非挥发性反熔丝FPGA提供超越传统SRAM FPGA和ASIC解决方案的设计安全性，让设计人员保护其设计免受常见的安全问题影响，例如过建、复制、反工程和防篡改等。采用反熔丝结构的FPGA的算法控制芯片YUW01和算法芯片SSP02-A、SIC03智能IC卡、性能优异的主控芯片QL5130以及精心设计的电路板确保系统性能的可靠性，能通过温度、恒定湿热、振动、冲击、碰撞等条件下的检验，符合GB/T 9813-2000标准(《微型计算机通用规范》)。
可操作性提供WDM驱动程序，支持即插即用(PnP)，动态卸载；安装、使用方便；支持PKCS#7(密码信息封装标准)；提供开放API接口，方便二次开发。
实用性提供开放接口，支持SSL、SET及其他安全应用，可供VPN、防火墙以及用户级使用。
该实用新型可广泛用于数据安全存储、网络安全通信、电子商务等各种网络安全应用领域。
附图及以下结合附图和实施例对本实用新型作进一步说明
图1是本实用新型结构框图。
图2是本实用新型工作流程图。
图中1、具有网卡功能的主控芯片QL5130(主控芯片)，2、算法芯片SSP02-A，3、算法控制芯片YUW01，4、噪声源芯片WNG，5、IC卡读写控制器8051，6、PCI插槽，7、主控CPU。
具体实施方式
从图1、图2中可以看出，一种基于网卡的高速数据加密卡，包括主板(8)，主板(8)上设有具有网卡功能的主控芯片QL5130(1)、算法芯片SSP02-A(2)、噪声源芯片WNG(4)，主板(8)上还设有算法控制芯片YUW01(3)，主板(8)上的主控芯片(1)集成网卡，主控芯片(1)设有PCI接口，通过PCI总线与设备进行数据交换。
数据的加/解密在密码卡中进行；而密钥的分发、存储和管理用IC卡读写控制器8051(5)实现，数字签名和认证过程在IC卡读写控制器8051(5)内部进行，严格保证用户私钥的安全性。
待加密(或解密)数据及相应命令在主控CPU的控制下经PCI插槽(6)，送到具有网卡功能的主控芯片QL5130(1)，具有网卡功能的主控芯片QL5130(1)将数据送到数据缓冲区并判断是否需要加密，如不需加密则经集成网卡将数据送出；如果需加密，则向算法控制芯片YUW01(3)发出相关请求，算法控制芯片YUW01(3)判断用何种算法后，向算法芯片SSP02-A(2)发出请求，算法芯片SSP02-A(2)读取数据缓冲区里的数据和相关会话密钥后，进行加密运算，然后将处理结果发回到数据缓冲区，由具有网卡功能的主控芯片QL5130(1)将数据送出，此加密过程即结束。
解密过程与加密过程基本相同，不同的是给出的命令码是解密命令码，送出的数据是要被解密的数据(密文)，读回的是被解密了的数据(明文)。
算法芯片SSP02-A(2)内含分组密码算法和能处理大量运算的FPGA；算法控制芯片YUW01(3)，一般情况下按照系统初始设定提供算法选择控制，还可根据需要独立完成有关算法的处理；噪声源芯片WNG(4)主要负责产生可靠性很高的真随机数。
本实用新型是以算法处理控制芯片YUW01(3)为核心，算法芯片SSP02-A(2)，PCI主控芯片QL5130(1)、IC卡读写控制器8051(5)和噪声源芯片WNG(4)等元器件构成，构成的可实现数据加/解密功能的插接于计算机PCI总线槽的计算机卡。配合相应的软件、协议，可完成多种数据加/解密任务，可广泛用于数据安全存储、网络安全通信、电子商务等各种网络安全应用领域。
权利要求1.一种基于网卡的高速数据加密卡，包括主板，主板上设有主控芯片、算法芯片、噪声源芯片，其特征是主板上还设有算法控制芯片，主板上的主控芯片集成网卡，主控芯片设有PCI接口，通过PCI总线与设备进行数据交换。
2.根据权利要求1所述的基于网卡的高速PCI数据加密卡，其特征在于所说的算法控制芯片采用反熔丝FPGA和DSP技术。
专利摘要本实用新型基于网卡的高速数据加密卡，涉及电子信息领域，其包括主板，主板上设有主控芯片、算法芯片、噪声源芯片，另外，主板上还设有算法控制芯片，主板上的主控芯片集成网卡，主控芯片设有PCI接口，通过PCI总线与设备进行数据交换，算法控制芯片采用反熔丝FPGA和DSP技术。本实用新型使用简单，操作方便，安全可靠，能够高速进行数据加密，可广泛用于数据安全存储、网络安全通信、电子商务等各种网络安全应用领域。
文档编号H04L9/06GK2770239SQ20052008025
公开日2006年4月5日 申请日期2005年1月20日 优先权日2005年1月20日
发明者郭刚, 刘桂华 申请人:郭刚