专利名称：：超宽带cmos收发器的制作方法
技术领域：
：0001本发明一般涉及宽带收发器，且更具体地涉及使用多个锁相环(PLL)的宽带收发器。
背景技术：
：0002超宽带(UWB)通信已经为高速率数据应用提出。例如，可以使用直接序列或正交频分复用方案传输数据，并且可以适应480Mb/s或更高速率的数据传输。0003在一个这种方案中，数据可以在频率范围为3.168GHz-10.560GHz上传输，该频率范围再细分成5个频带组。然而，此方案最初的目的主要是在这些频带组中的第一个频带上运行，其提供了在频率范围为3.168GHz-4.752GHz上的三个子频带中的数据传输。三个子频带的中心频率为3.432GHz，3.960GHz和4.488GHz，每一个子频带占据528MHz的频谱。0004通过发射器和接收器周期性地从一个子频带转换到另一个子频带，可以进行在这些子频带上数据通信，并且在交换数据时继续如此操作。当发射器和接收器在子频带上转换时，可以提供保护间隔以解决瞬态效应。然而，子频带转换时间可能不会很大，例如在9纳秒的范围内，并且对于发射器和接收器而言，在分配的时间周期内，很难有效地改变子频带。0005由于子频带转换时间可能很短，所以可能很难使用宽带PLL，特别是在宽带PLL不能快速锁定在正确的数据速率上的情况下。同样，不管是通过对信号进行过滤，还是对数据信号进行放大，或进行这两种操作，使用单边带混频器也可能会产生包含过量谐波失真的信兮或者消耗过多功率。
发明内容0006本发明提供了一种超宽带收发器。在一些方面，本发明提供了一种具有多个锁相环(PLL)的接收器，每个PLL给相应的混频器提供信号，每个相应的混频器也接收数据信号。在一些方面，本发明提供了一种低噪声放大器和接收混频器输出的加法器。在一些方面，频带选择信号可选择地将来自PLL的信号与相应的混频器耦连，并且在一些方面，相应的混频器从放大接收到的信号的低噪声放大器接收频带选择信号。在一些方面，本发明提供了多个PLL，多个PLL的输出相加并提供给对信息信号向上变频的混频器以传输，并且在一些方面，频带选择信号被用于选择特定的PLL信号。0007在一个方面，本发明提供了一种用在超宽带通信系统中的收发器，其包括多个锁相环(PLL)，每个PLL在不同的频率提供信号；多个混频器，每个混频器被配置成将由多个PLL中的相应PLL产生的信号和无线射频信号混频，从而将无线射频信号向下变频至基带；响应选择信号的门电路，所述门电路选通由PLL提供的信号，以使在一特定时间，只有来自一个PLL的一个信号被提供给混频器。0008在另一方面，本发明提供了一种收发器，其用在以跳频方式在三个频率子频带上交换数据的超宽带通信系统中，其包括三个锁相环(PLL)，每个PLL在一个不同的频率提供一个混频信号；三个直接向下变频混频器，每个混频器接收放大的RF信号和来自三个PLL中的相应的一个PLL的混频信号；以及用于响应子频带选择信号，选通来自PLL的混频信号的装置，所述装置选通来自PLL的混频信号以使在选定的时间只有三个混频器中的单独一个混频器接收来自PLL的混频信号。0009在另一方面，本发明提供了一种用于超宽带通信系统的收发器，其包括接收RF信号并提供放大的RF信号的低噪声放大器；多个混频器，每个混频器用于超宽带通信系统中使用的每个子频带，多个混频器中的每个混频器接收放大的RF信号的表示，并被配置成接收混频信号以对用在超宽带通信的子频带中的一个子频带上的信号进行向下变频；多个锁相环(PLL)，每个PLL用于使用在超宽带通信系统中的每一个子频带上，每个PLL产生混频信号以对使用于超宽带通信的一个子频带中的信号进行直接向下变频；用于响应子频带选择信号传送混频信号的装置，以使只有单独一个混频器使放大的RF信号的表示向下变频。0010结合相关附图，并参考以下描述，会更加全面地理解本发明的所述这些方面和其它方面。附图的简要描述0011图1是根据本发明的各方面的收发器结构的块0012图2是根据本发明的各方面的低噪声放大器的半示意0013图3是根据本发明的各方面的混频器的半示意0014图4根据本发明的各方面的发射器输出级的半示意图，还示出了天线和低噪声放大器的一部分；以及0015图5说明了一个示例的发射器输出。具体实施例方式0016图1是根据本发明的各方面的收发器结构的块图。天线111耦连到低噪声放大器(LNA)113的输入。L織还接收增益开关信号和频带选择信号。然而，应该注意在许多实施例中，频带选择信号更适于称作子频带选择信号，并且在一些实施例中，称作频率选择信号。LNA提供作为输出的三个信号，每个信号耦连到三个混频器115a-c中的一个。提供给混频器的LNA输出信号也耦连到转换的谐振网络，表示为电感线圈117a-c，其用于例如过滤LNA输出信号。0017为了讨论简洁，例如只显示并具体讨论了三个混频器。然而，在许多实施例中，对同相信号和正交信号都进行信号处理。相应地，应该认识到所述混频器一般表示混频器组。而且，在许多实施例中，一般也提供用于同相和正交信号处理的电路，虽然未在图1中具体显示，但在许多实施例中都进行差分信号处理。而且，在各个实施例中，也提供附加的混频器，作为附加的接收和发射链的一部分。0018返回图l，三个混频信号被提供给三个混频器，其中每个混频器接收一个不同的混频信号。三个PLL119a-c提供三个混频信号，每个PLL提供单独一个混频信号。在一些实施例中，PLL中的第一个PLL提供接近3.432GHz的混频信号，PLL中的第二个PLL提供接近于3.960GHz的混频信号，PLL中的第三个PLL提供接近于4.488GHz的混频信号。PLL优选为是固定模数的PLL，以减小混频信号中的噪声，并且在许多实施例中，PLL优选为采用环形振荡器。正如本领域技术人员所能理解的，在由晶体或信号发生器(未示出)生成的大约为固定频率的固定频率向每个PLL提供一个参考信号，并且PLL生成输出信号，在这种情况下，是多个固定频率的混频信号。0019混频信号由门121a-c选通，这些门的运行是由频带选择信号控制的。用于选择的频带的混频信号被允许通过相应的门，并到达相应的混频器，而其它混频信号由它们各自相应的门阻止。因此，用于选择的频带的混频信号被允许到达其相应的混频器，产生那个混频器输入信号的至基带的向下变频。0020混频器的输出被提供给可变增益加法器123。可变增益加法器将混频器的输出进行相加，混频器输出中的一个已经被向下变频，并且可变增益加法器的一个输出被滤波器124接收。如图所示，滤波器是四阶Sallen-Key(SK)滤波器。滤波器的输出被可编程增益级125接收，滤波器的输出进一步被另一个滤波器126(图上显示为一阶RC滤波器)滤波。之后，可以由其它元件(未示出)提供接收链信号的进一步处理。0021对于发射链而言，用于发射的信号被滤波器127接收，如图1所示的四阶SK滤波器。滤波器的输出被混频器129接收。混频器129也接收来自加法器131的混频信号。加法器接收来自三个上述PLL的选通的信号，来自每个PLL的信号由相应的门133a-c选通。门133a-c的运行也由频带选择信号控制，以使得在任何时候，只有来自所述PLL中的一个PLL的一个信号被允许通过其相应的门。因此，混频器接收由频带选择信号选择的接近3.432GHz，3.960GHz或4.488GHz的一个信号作为混频信号。混频器的输出被提供给输出级135，例如，输出级进行信号放大以适于由天线发射。0022图2是根据本发明的各方面低噪声放大器的半示意图。在一些实施例中，图2的LNA如图1的系统中的LNA那样使用。LNA包括转换的共发共基放大器驱动器M3,M4，和M5。转换的共发共基放大器驱动器的栅极每个耦连到频带选择信号。当选择第一频带时，共发共基放大器驱动器M5被设置为接通状态，当选择第二频带时，共发共基放大器驱动器M4被设定为接通状态，当选择第三频带时，共发共基放大器驱动器M3被设定为接通状态。0023每个共发共基放大器驱动器在其漏级提供输出，并且每个漏级也耦连到示意图上表示的谐振回路211a-c，并且在一些实施例中包括电感线圈。每个谐振回路优选为具有中心为其各自频带的谐振频率的谐振频率。在许多实施例中，振荡回路的Q被选择以减少靠近频带边缘的下降，在许多实施例中，Q被设置为3或接近3，在一些实施例中，通过在基带滤波器中微小引入尖脉冲来消除下降。0024共发共基放大器驱动器的源级被耦连到共发共基放大器的共栅级。共发共基放大器共栅级包括耦连到晶体管Ml和M2的栅极。Ml和M2的栅极耦连到偏压源。Ml和M2的漏级耦连到晶体管M3，M4和M5的源极。Ml和M2的源极被耦连到RF输入，并经由源极电感213耦连至地。源极电感优选大约为20nH，在此节点与大约为3.5GHz的电容发生共振，从而在所有三个频带上表现出较高的阻抗。0025Ml的栅极通过由增益信号控制的开关215a，b可开关地耦连到M2的栅极或耦连至地，以允许Ml被设置成关断状态。将Ml关断减少了LNA的增益。增益减小的幅值可以通过选择M1和M2的宽度/长度(W/L)比来选择，Ml的W/L大约为M2的W/L的8倍。在许多实施方式中，长度对一个衬底上的晶体管是共用的，并且W/L比率仅通过调节宽度进行修改。0026然而，将M1设置为关断状态会使输入阻抗增大。相应地，晶体管M6并连地耦连至源极电感，当Ml关断时，晶体管M6接通。M6的接通电阻随工艺和温度而变化，但一般提供的Sll参数的幅值大于10dB。0027图3是根据本发明的各方面的混频器的半示意图。在一些实施例中，图3的混频器被使用于图1中的系统的混频器。图3的混频器将RF信号(优选为由低噪声放大器进行放大的RF信号)和混频信号(由诸如PLL中的本地振荡器(L0)提供)进行混频。0028振荡器包括差分对M2和M3，它们在各自的栅极接收差分L0信号。M2和M3的源极耦连到驱动晶体管Ml的漏极。Ml的栅极接收RF信号用于向下变频，并且其源极耦连到地。在各个实施例中，附加的偏压晶体管可以插入到驱动晶体管M1和地之间，或插入到差分对和驱动晶体管之间，以提供偏置电流。0029差分输出信号从差分对的漏极取出，每个差分对的漏极通过可选择的电阻性网络311a，b耦连到Vdd。以耦连到M2漏极的电阻性网络为例，电阻性网络包括多个并联连接的电阻，在每个电阻之间的节点通过栅极313a-g可开关地耦连至M2的漏极。如图3所示，电阻是由电阻器提供的，尽管在各个实施例中，电阻是通过使用晶体管提供的，并且可以使用由运行于其线性范围的晶体管提供的可选择的电阻。0030更详细地，电阻性网络的电阻形成电阻阶梯，沿阶梯上的抽头可开关地耦连至M2的漏极。如图所示，电阻性阶梯是二进制度量的阶梯，第一电阻315a耦连至Vdd，第二电阻315b是第一电阻的幅值的二倍，其耦连至第一电阻，第三电阻315c是第二电阻幅值的二倍，其耦连至第二电阻，等等。在说明七个这种如此联接的电阻的实施例中，阶梯中的每个电阻具有两倍于阶梯中的前一个电阻的幅值的电阻，以及每个电阻之间有抽头。电阻性阶梯具有高线性度，增益基本上以dB为单位线性跳变，输出阻抗基本上不变。0031图4是根据本发明的各方面的显示输出级的一部分，天线和低噪声放大器的一部分的半示意图。向上变频的差分信号被提供给输出级的一部分。向上变频的差分信号交流耦连(ac-co叩led)到包括晶体管M1，M2和M3的单端变换器411的差分端。更具体地，如图4所示，M2被耦连至M1和M3之间，M2的栅极提供偏置信号。电感线圈413也被耦连至M3的源极和M2的漏极之间，优选与低Q共振，以提高带宽，特别是超过4GHz的带宽。差分对被耦连至Ml和M3的栅极，单端输出取自M2的漏极和电感线圈之间。0032单端输出被交流耦连至驱动器晶体管M4的栅极，它将输出传送至天线415。M4的栅极还耦连至使能电路，当使能信号为高时，使能电路使M4传送输出信号。在一些实施例中，使能信号也用来使耦连至天线的低噪声放大器417禁用。0033在一个实施例中，根据前面所述的电路被实施在0.13um的C0MS技术中，例如提供有1.5V电源的0，9mraX0.8mm的芯片中。在这种实施例中，使用三个频带(或更准确地讲是子频带)，每个频带使用约三分之一时间，则在子频带1和2(较低频子频带)中的噪声大约为5.5dB，子频带3中的噪声大约为8.4dB。表1总结了与本实施例相关的一些方面。<formula>formulaseeoriginaldocumentpage11</formula><table>tableseeoriginaldocumentpage12</column></row><table>表0034此外，图5显示了施加给基带的具有4MHz音调的示例性的发射器输出。0035相应地，在一些方面，本发明提供了一种超宽带收发器。尽管已经关于特定的实施例对本发明进行了描述，但应该意识到本发明可以包括权利要求和由此公开支持的对权利要求所做的非实质性的变化。权利要求1.一种用于超宽带通信系统中的收发器，其包括多个锁相环PLL，每一个所述PLL在不同频率提供信号；多个混频器，每一个所述混频器被配置成将由所述多个PLL中的相应的PLL产生的信号与射频信号混频，从而将所述射频信号向下变频至基带；以及响应选择信号的门电路，所述门电路选通由所述PLL提供的信号，以使在一给定时间，只有来自一个PLL的一个信号被提供给混频器。2.根据权利要求1所述的收发器，其中所述PLL是固定频率的PLL。3.根据权利要求1所述的收发器，其中所述PLL是固定模数的PLL。4.根据权利要求1所述的收发器，进一步包括加法器，所述加法器被配置成接收来自所述多个混频器的信号，并对其求和。5.根据权利要求1所述的收发器，进一步包括另一个混频器，所述另一个混频器接收用于发射的基带信号和由所述PLL中的一个PLL产生的混频信号。6.根据权利要求5所述的收发器，进一步包括附加门电路，和另一个加法器，所述附加门电路将响应所述选择信号对由所述PLL产生的信号进行选通，以使只有来自单独一个PLL的一个信号通过所述附加门电路，所述另一个加法器被配置成接收来自所述门电路的信号，对所述信号进行求和，并将所述求和后的信号作为所述混频信号提供至所述另一个混频器。7.根据权利要求1所述的收发器，进一步包括低噪声放大器，其接收所述射频信号，并将放大的射频信号提供给所述多个混频器。8.根据权利要求7所述的收发器，其中所述低噪声放大器被配置成提供多个放大的射频信号，所述多个放大的射频信号中的每一个被提供给所述多个混频器中的相应的一个混频器，所述低噪声放大器包括相应的多个放大器，每个所述放大器被耦连至谐振回路，并可选择地由所述选择信号激活。9.根据权利要求4所述的收发器，进一步包括滤波器，其过滤来自所述加法器的所述求和后的信号。10.—种用在以跳频方式在三个频率子频带上交换数据的超宽带通信系统中的收发器，其包括三个锁相环PLL，每个PLL在不同的频率提供混频信号；三个直接向下变频混频器，每个所述混频器接收放大的RF信号，和来自所述三个PLL中的相应一个PLL的混频信号；以及响应子频带选择信号对来自所述PLL的所述混频信号进行选通的装置，所述装置响应子频带选择信号对来自所述PLL的所述混频信号进行选通，以使在一选定的时间，只有所述三个混频器中的单独一个混频器接收来自所述PLL的混频信号。11.根据权利要求10所述的收发器，进一步包括另一个混频器，所述另一个混频器基于来自所述PLL的混频信号将基带信号向上变频至RF信号；以及响应所述子频带信号将来自所述PLL的所述混频信号进行选通的装置，所述装置响应所述子频带信号将来自所述PLL的所述混频信号进行选通，以使在一选定的时间，所述另一个混频器仅接收来自所述PLL的单独一个混频信号。12.—种用于超宽频带通信系统的收发器，包括低噪声放大器，其接收RF信号并提供放大的RF信号；多个混频器，每个混频器用于使用在所述超宽带通信系统中的每个子频带，所述多个混频器中的每一个混频器接收所述放大的RF信号的表示，并被配置成接收混频信号以对用在所述超宽带通信系统中的所述一个子频带中的信号进行直接向下变频；多个锁相环PLL，每个PLL用于所述超宽频带通信系统中的每个子频带，所述PLL中的每一个PLL生成混频信号以对使用在所述超宽频带通信系统中的一个所述子频带中的信号进行直接向下变频；以及响应子频带选择信号选通所述混频信号的装置，所述装置响应子频带选择信号选通所述混频信号，以使只有单独一个混频器向下变频所述放大的RF信号的表示。13.根据权利要求12所述的收发器，进一步包括加法器，其将来自所述混频器的输出信号相加。14.根据权利要求13所述的收发器，进一步包括滤波器，其过滤所述相加后的输出信号。15.根据权利要求12所述的收发器，进一步包括另一个混频器，其向上变频基带信号至射频，所述另一个混频器接收来自所述PLL的混频信号，所述另一个混频器在一选定的时间接收单独一个混频信号。全文摘要一种直接转换超宽带收发器，其采用三相锁相环(119a-119c)，该三相锁相环能在不同频率连续运行，其选定的频率是由选择三个PLL中的一个PLL的输出确定的。三个PLL的使用适合用于在三个频带或子频带上跳频的通信系统中。文档编号H04B1/38GK101438503SQ200580041620公开日2009年5月20日申请日期2005年11月3日优先权日2004年11月3日发明者B·拉扎维,T·艾图尔,然严,康汉昌申请人:伟俄内克斯研究公司