专利名称：具有突波干扰抵抗能力的正交频分复用接收机的制作方法
技术领域：
本发明是关于一种正交频分复用接收机(orthogonal frequency divisionmultiplexing receiver，即OFDM receiver)，特别是指一种具有突波干扰抵抗能力的正交频分复用接收机。
背景技术：
近年来，有许多正交频分复用的调制技术陆续被发表出来，这些技术是用以传送数字信号。在正交频分复用系统中，信号的传输频带具有多个彼此正交的子载波(sub-carrier)，而数字资料可通过相移键控(phase shift keying，即PSK)调制或正交幅度调制(quadrature amplitude modulation，即QAM)的方式，以通过改变各个子载波的振幅或相位来传送。
在正交频分复用系统中，信号的传输频带被分割成多个子载波，而每一个子载波具有一较小的频宽，因此每个子载波的调制速度相当低。然而就整体而言，正交频分复用系统的数据传输率与其它传统的通信系统相同。此外，由于正交频分复用系统是以平行方式使用多个子载波来传送信号，因此正交频分复用系统具有较低的符号率(symbol rate)。因此，相较于每个符号的传送时间，信号的多重路径所造成的时间延迟并不大，因此正交频分复用系统可降低多重路径效应所造成的干扰，故很适合用来传送无线信号。
因此，现今正交频分复用接收机已广泛的应用于各种有线及无线的数字通信系统中，诸如ADSL、WLAN、DAB及DVB等系统。然而，正交频分复用接收机常常会在具有突波干扰(impulse interference)的环境下使用，其中突波干扰主要是由其它电器所造成，例如洗衣机、烘衣机或汽车的激活器等。正交频分复用接收机有可能通过天线或传输线而接收到突波干扰，也有可能直接通过电路板的耦合效应而受到突波干扰的影响，使得整体的通信品质降低。
发明内容
本发明就是为解决上述现有技术的缺陷而提出。
本发明是提供一种具有突波干扰抵抗能力的正交频分复用接收机，其包括一突波噪声消除器及一解调器。所述突波噪声消除器用以接收输入信号，并消除突波干扰，而所述解调器电性连接于所述突波噪声消除器，以对经过该突波噪声消除器所处理后的输入信号进行解调的动作。其中，该突波噪声消除器进一步包括一模拟/数字转换器(ADC)、一延迟线、一信号处理器、一门槛判断器及一开关单元。所述模拟/数字转换器是用以将所述输入信号转换成多个信号点，所述延迟线是用以暂存这些信号点，所述信号处理器是用以计算一预定数目的信号点的总和，所述门槛判断器是用以检查所述信号处理器所提供的一输入值是否大于一预定门槛值(该输入值为该预定数目的信号点的总和)，而在该输入值大于该预定门槛值的情况下，所述开关单元会用零来取代这些受到突波干扰影响的信号点的值。
此外，所述信号处理器进一步具有多个绝对值运算器及一加总运算器(summation operator)。这些绝对值运算器用以计算所述信号点的绝对值，而所述加总运算器用以对所述绝对值运算器所输出的绝对值进行累加的动作。而所述突波噪声消除器也进一步具有一干扰次数计算器，以计算在一预定时间内突波干扰发生的次数。此外，所述解调器进一步具有一载波回复电路、一定时电路及一快速傅立叶转换窗口选择器，若在预定时间内突波干扰发生的次数大于一预定数目，所述载波回复电路、定时电路及快速傅立叶转换窗口选择器的设定会维持不变。所述解调器也进一步具有一软输入维特比解码器，该软输入维特比解码器的信道状态值会随着突波干扰发生的次数而改变。
通过本发明，可以除去突波干扰的影响。
为更进一步了解本发明的特征与技术内容，请参阅以下有关本发明的详细说明与所附图式。
图1是本发明的具有突波干扰抵抗能力的正交频分复用接收机的方块图。
图2A-图2C是本发明的门槛判断器的输入信号的波形图。
图3是本发明的门槛判断器的运作流程图。
图4是本发明的解调器的方块图。
图5是本发明的干扰次数计算器的运作流程图。
主要组件符号说明正交频分复用接收机10模拟/数字转换器 101延迟线103信号处理器105绝对值运算器 1051加总运算器1053门槛判断器107开关单元 109自动增益控制器111干扰次数计算器113解调器115载波回复电路 401定时电路 403快速傅立叶转换窗口选择器 405软输入维特比解码器407
具体实施例方式
请参阅图1所示，其是本发明的具有突波干扰抵抗能力的正交频分复用接收机的方块图。如图所示，本发明的具有突波干扰抵抗能力的正交频分复用接收机10包括一突波噪声消除器及一解调器115。该突波噪声消除器具有一模拟/数字转换器(ADC)101、一延迟线103、一信号处理器105、一门槛判断器(thresholder)107、一开关单元109、一自动增益控制器(AGC)111及一干扰次数计算器113。其中，信号处理器105具有L1个绝对值运算器1051及一加总运算器1053。
首先，在收到正交频分复用的无线信号后，模拟/数字转换器101会对这些无线信号进行模拟/数字转换。藉此，正交频分复用的无线信号会被数字化，以产生对应的数字信号。之后，这些数字信号会被传送给延迟线103。延迟线103的总延迟长度为L2，因为延迟线103总共可暂存L2个信号点。每次当延迟线103所储存的内容向前推移，储存于延迟线103的前L1个信号点的值被传给信号处理器105，以计算这些数字信号的移动加总值(movingsum)。首先，延迟线103的前L1个信号点的值分别被传给各个绝对值运算器1051，以取得这L1个信号点的绝对值。之后，加总运算器1053用以将这L1个信号点的绝对值加起来，以取得移动加总值。之后，该移动加总值被传给门槛判断器107，以进行后续的处理。
请参阅图2A～图2C所示，其是本发明的门槛判断器的输入信号的波形图。图2A所示的是正常输入信号的波形图，图2B所示的是有突波干扰的输入信号的波形图，而图2C所示的是只受频道增益影响的输入信号的波形图。如这些图所示，一般而言在没有突波干扰的情况下，门槛判断器107的输入信号的强度会比一预设门槛值th1要小。反之，在有突波干扰的情况下，输入信号的强度在一定的期间内，例如250ns，会比该预设门槛值th1要大。再者，若是属于频道增益变大的情况，输入信号的强度比该预设门槛值th1要大的时间会比250ns要长。
依据上述的特征，门槛判断器107的运作流程可设计成如图3所示。首先，门槛判断器107会检查其输入值(即输入信号的强度)是否大于门槛值th1(S301)。若否，则回到步骤S301，反之，执行步骤S303，以设定计时器T1。之后，门槛判断器107会检查其输入值是否小于门槛值th2(S305)。需注意的是，门槛值th2可与门槛值th1相等，或者小于门槛值th1。若门槛判断器107的输入值小于门槛值th2，执行步骤S307，反之，执行步骤S311。在步骤S307中，门槛判断器107会判定已侦测到突波干扰。在此情况下，门槛判断器107会驱动开关单元109，使其用零来取代一预定数目的信号点的值，并且更新干扰次数计算器113内的数值(步骤S309)。也即，门槛判断器107会驱动开关单元109，使其用零来取代受到突波干扰的信号点的值。
在步骤S311中，门槛判断器107会检查计时器T1是否已超过其默认值。若否，回到步骤S305，反之，执行步骤S313。在步骤S313中，门槛判断器107会判定其输入值已变大，也即，自动增益控制器111的增益过大。因此，在此情况下，门槛判断器107会送一通知信号给自动增益控制器111，以驱使该自动增益控制器111降低其增益。藉此，门槛判断器107的输入信号值可保持在一预定的范围内。之后，该门槛判断器107会检查其输入值是否小于门槛值th2(步骤S315)。若是，回到步骤S301，以侦测下一个突波干扰。反之，回到步骤S315，以确认自动增益控制器111的增益值是否已经降低。再者，在实行时，门槛值th1及th2也可依据自动增益控制器111的新增益值进行调整。
由于突波干扰发生的频率是用来判断所接收到的信号的可靠度的重要参数，本发明的干扰次数计算器113是用以计算这一参数。而本发明的具有突波干扰抵抗能力的正交频分复用接收机10是依据突波干扰发生的频率，来设定解调器115的参数值。
请参阅图4所示，其是本发明的解调器的方块图。其中，图4所示的解调器115可用来接收符合DVB-T标准的信号，其包括一载波回复电路401、一定时电路(timing circuit)403、一快速傅立叶转换窗口选择器(FFT windowselector)405、一快速傅立叶转换电路、一共相位错误更正器(common phaseerror corrector)、一均衡器、一通道估算器(channel estimator)、一解映射器(demapper)、一内解交织器(inner-deinterleaver)、一软输入维特比解码器(soft input Viterbi decoder)407、一外解交织器(outer-deinterleaver)、一瑞得-所罗门解码器(Reed-Soloman decoder)及一解扰器(descrambler)。在经过解调器115的处理后，接收到的信号会形成一MPEG输送信号流(transportstream)。
由于图4所示的解调器115内的组件大部分是属于现有技术，因此在此并不详细说明。在本发明中，解调器115会依据干扰次数计算器113所提供的突波干扰发生频率，来控制载波回复电路401、定时电路403、快速傅立叶转换窗口选择器405及软输入维特比解码器407。
当突波干扰发生的太过于频繁，解调器115会使载波回复电路401、定时电路403及快速傅立叶转换窗口选择器405的设定在一预定的时间内维持不变。这个动作主要是为使这三个组件设定不会随着快速傅立叶转换电路不可靠的输出值而作更动，因此可避免系统表现劣化。此外，在突波干扰发生时，所接收到的信号的信号噪声比(signal-to-noise ratio)会降低，因此解调器115也会将突波干扰发生频率这个参数值传给软输入维特比解码器407，以增加解码的正确性。
为了进一步说明本发明的干扰次数计算器113的运作，请参阅图5，其是干扰次数计算器113的运作流程图。如图所示，干扰次数计算器113的运作具有下列步骤。首先，在门槛判断器107的触发信号后，该干扰次数计算器113会更新其所记录的参数值N1(步骤S501)。其中，参数值N1是指在一个正交复用符号(OFDM symbol)的接收过程中所侦测到的突波干扰的次数。之后，该干扰次数计算器113会检查是否参数值N1大于一预定的门槛值Nth(步骤S503)。若否，回到步骤S501，反之，执行步骤S505。在步骤S505中，干扰次数计算器113会通知解调器115，以使载波回复电路401、定时电路403及快速傅立叶转换窗口选择器405的设定在接收正交复用符号的期间内维持不变(步骤S505)。之后，所述参数值N1会传送给软输入维特比解码器407(步骤S507)，以改变该软输入维特比解码器407的信道状态值(channel state information，即CSI)(步骤S509)。在本发明中，在参数值N1较大的情况下，信道状态值会被降低。如此可减低被突波干扰而变得不可靠的输入信号对输入维特比解码器407的影响，而使该输入维特比解码器407的解码运作的正确性增加。
综上所述，本发明是提供一种具有突波干扰抵抗能力的正交频分复用接收机。首先，本发明是使用一信号处理器以计算一预定数目的信号点的绝对值的总和。其中，这些信号点的值是由模拟/数字转换器所提供。之后，一门槛判断器是用以检查所述模拟/数字转换器所提供的信号点的值的总和是否大于一预定门槛值，并藉此判断是否有突波干扰。若有突波干扰产生，本发明会用零来取代这些信号点的值，并更新一干扰次数计算器所记录的值。如果突波干扰发生的太过于频繁，本发明会使载波回复电路、定时电路及快速傅立叶转换窗口选择器的设定在一预定的时间内维持不变，以避免这些组件的设定值受到突波干扰的影响。此外，本发明也会通知解调器的软输入维特比解码器目前发生突波干扰的频率，以使软输入维特比解码器的解码的正确性得以提高。因此，本发明可以除去突波干扰的影响。
以上所述，仅是本发明的较佳可行的实施例，并非因此就局限本发明的权利范围，凡是运用本发明说明书及图式内容所做的等效结构变化，都应包含于本发明的权利范围内。
权利要求
1.一种具有突波干扰抵抗能力的正交频分复用接收机，其特征在于包括一突波噪声消除器，用以接收输入信号，并消除突波干扰；及一解调器，电性连接于所述突波噪声消除器，以对经过所述突波噪声消除器所处理后的输入信号进行解调；其中，所述突波噪声消除器进一步包括一模拟/数字转换器，以将所述输入信号转换成多个信号点；一延迟线，用以暂存所述信号点；一信号处理器，用以计算一预定数目的信号点的总和；一门槛判断器，用以检查所述信号处理器所提供的一输入值是否大于一预定门槛值，所述输入值为所述预定数目的信号点的总和；及一开关单元，在所述输入值大于所述预定门槛值的情况下，该开关单元会用零来取代受到突波干扰影响的信号点的值。
2.如权利要求1所述的具有突波干扰抵抗能力的正交频分复用接收机，其特征在于，所述信号处理器进一步具有多个绝对值运算器及一加总运算器，所述绝对值运算器用以计算所述多个信号点的绝对值，而所述加总运算器用以对所述绝对值运算器所输出的绝对值进行累加。
3.如权利要求1所述的具有突波干扰抵抗能力的正交频分复用接收机，其特征在于，所述突波噪声消除器进一步具有一干扰次数计算器，以计算在一预定时间内突波干扰发生的次数。
4.如权利要求3所述的具有突波干扰抵抗能力的正交频分复用接收机，其特征在于，所述解调器进一步具有一载波回复电路、一定时电路及一快速傅立叶转换窗口选择器，若在所述预定时间内突波干扰发生的次数大于一预定数目，该载波回复电路、定时电路及快速傅立叶转换窗口选择器的设定维持不变。
5.如权利要求3所述的具有突波干扰抵抗能力的正交频分复用接收机，其特征在于，所述解调器进一步具有一软输入维特比解码器，该软输入维特比解码器的信道状态值会依随着突波干扰发生的次数而改变。
6.如权利要求1所述的具有突波干扰抵抗能力的正交频分复用接收机，其特征在于，所述突波噪声消除器进一步具有一自动增益控制器，若所述信号处理器所提供的输入值持续大于预定门槛值的状态超过一预设时间限制，该自动增益控制器的增益值会被更正。
7.一种突波噪声消除器，用以消除突波干扰，其特征在于，该突波噪声消除器包括一模拟/数字转换器，以将输入信号转换成多个信号点；一延迟线，用以暂存所述信号点；一信号处理器，以计算一预定数目的信号点的总和；一门槛判断器，用以检查所述信号处理器所提供的一输入值是否大于一预定门槛值，该输入值为该预定数目的信号点的总和；及一开关单元，在所述输入值大于所述预定门槛值的情况下，该开关单元用零来取代受到突波干扰影响的信号点的值。
8.如权利要求7所述的突波噪声消除器，其特征在于，所述信号处理器进一步具有多个绝对值运算器及一加总运算器，所述绝对值运算器用以计算所述信号点的绝对值，而所述加总运算器用以对所述绝对值运算器所输出的绝对值进行累加。
9.如权利要求7所述的突波噪声消除器，其特征在于，所述突波噪声消除器进一步具有一干扰次数计算器，以计算在一预定时间内突波干扰发生的次数。
10.如权利要求9所述的突波噪声消除器，其特征在于，所述突波噪声消除器将所述信号点或零传送给解调器以进行信号解调，而该解调器进一步具有一载波回复电路、一定时电路及一快速傅立叶转换窗口选择器，若在所述预定时间内突波干扰发生的次数大于一预定数目，所述载波回复电路、定时电路及快速傅立叶转换窗口选择器的设定维持不变。
11.如权利要求9所述的突波噪声消除器，其特征在于，所述突波噪声消除器将所述信号点或零传送给解调器以进行信号解调制的动作，该解调器进一步具有一软输入维特比解码器，而该软输入维特比解码器的信道状态值会依随着突波干扰发生的次数而改变。
12.如权利要求7所述的突波噪声消除器，其特征在于，进一步具有一自动增益控制器，若所述信号处理器所提供的输入值持续大于预定门槛值的状态超过一预设时间限制，该自动增益控制器的增益值被更正。
全文摘要
一种具有突波干扰抵抗能力的正交频分复用接收机，其包括一突波噪声消除器及一解调器。突波噪声消除器用以接收输入信号，并消除突波干扰；解调器用以对输入信号进行解调。其中，突波噪声消除器进一步包括一模拟/数字转换器、一延迟线、一信号处理器、一门槛判断器及一开关单元。模拟/数字转换器用以将所述输入信号转换成多个信号点；延迟线用以暂存这些信号点；信号处理器用以计算一预定数目的信号点的总和；门槛判断器用以检查信号处理器所提供的一输入值是否大于一预定门槛值(该输入值为该预定数目的信号点的总和)，而在输入值大于预定门槛值的情况下，开关单元会用零来取代受到突波干扰影响的信号点的值。本发明可以除去突波干扰的影响。
文档编号H04L27/26GK1909541SQ20061000770
公开日2007年2月7日 申请日期2006年2月14日 优先权日2005年8月4日
发明者林哲立 申请人:联发科技股份有限公司