高速采样无线传感网络节点的制作方法

专利名称：高速采样无线传感网络节点的制作方法
技术领域：
本发明涉及一种用于采集、处理高速信号和无线通信的装置，尤其涉及一种用于组建无线传感网络系统、具有高采样率的无线传感网络节点。
背景技术：
当前，无线传感网络技术是国内外研究者广泛关注的一个重要研究领域。无线传感网络的概念是基于一个简单的等式传感技术+中央处理器+无线通信＝数以千计的潜在应用可能。当需要对诸如温度、光通量、位移以及噪声等环境参数进行不间断地传感、测试和无线信号传输时，可以考虑在相关领域中配置智能化的无线传感网络，通过对环境待测参数的传感数据分析来实现检测目的。这一技术已经应用到国防军事、动物的习性观测、材料结构健康监测、交通管理、医疗卫生、灾害监测等领域中。无线传感器网络不需要固定网络支持，具有快速展开，抗毁性强等独特优点；而且利用无线传感器网络组成的分布式监测网络可以大大减少器件引线数量，使得无线传感器可方便的安装于监测环境比较复杂，不便于引线的部位；由于无线传感器网络节点具有局域信号处理功能，很多信号信息处理工作可在传感节点附近局部完成，将大大减少所需传输的信息量，并将原来由中央处理器实现的串行处理、集中决策的系统，变为一种并行的分布式信息处理系统，将大大提高监测系统的运行速度及决策的可靠性和灵活性；另外无线传感网络在设计时所着重考虑的低功耗特点也可减少能源供给装置的重量并可实现对监测对象的长期在线监测。
针对无线传感网络中传感信号的采集处理，目前国内外现有的传感器网络节点的采样率都在100Ksps以内，无法满足高速传感信号的采集和监测，例如安全应用监测中的声波、图像信号的采集，结构健康监测应用中的高速板波信号的监测等。
结构健康监测是无线传感网络技术的一项重要应用方向。检测出损伤位置、判断损伤大小和损伤形式是结构健康监测系统的目标。结构健康监测系统中使用的损伤识别技术粗略分有两种基于振动信息的方法和基于波信息的方法。从是否采用激励驱动器来分又分为主动监测技术和被动监测技术。主动监测技术的基本思想是采用驱动器在复合材料表面激发主动监测信号，与此同时传感器在同一表面的其他一个或多个地方接收结构的响应信号，并对响应信号进行分析，据此对结构中的损伤进行监测。主动监测技术较被动检测技术(结构中未埋入激励驱动器)的优点在于可以在任何需要的时刻对结构进行在线监测，无需时刻监测，因此有效且节省能源；对环境噪声和干扰能力具有抑制能力；由于使用了预知激励信号，所以能从传感接收到的关于结构“健康”与否的信号更精确地计算出可靠的结构状态。例如，美国正处于研发阶段的波音787梦想号飞机将使用结构健康监测系统，飞机将能够完成自我检测，并向地面计算机系统报告维护请求并完成自我修复。结构健康监测技术相比传统的无损检测更多的依赖是于工程结构损伤前后的数据比较，监测结果主要取决于信号分析处理方法，能使系统更加小型化，减小人为误差，具有更广阔的应用前景。
然而目前常规的测试技术，如PXI、VXI测试系统，由于系统硬件之间都采用导线连接，在工程结构较大、传感器较多的情况下，这类技术往往使得健康监测系统重量急剧增加，复杂性也大大提高。无线传感网络技术的出现为解决这些问题提供了可能。先进的无线传感器网络相比传统的有线网络而言，不需要导线，非常有利于减轻结构的重量，而且随着微机械技术的发展，无线智能传感器的体积也在逐渐减小，更有助于在结构健康监测系统中的应用。
但是目前基于主动监测方法的结构健康监测技术采用的激励信号频率高(100Ksps-500Ksps甚至更高)，没有满足上述要求的高速采样率的无线传感网络节点，国内外无线传感网络节点的最高采样频率都在100Ksps以内，并且现有的通用高速测试系统结构复杂、体积庞大，无法和无线传感网络技术结合，所以针对高速信号采集和处理的应用要求，需要设计开发出高速采样率的无线传感网络节点，并以此组建应用范围更加广泛的无线传感网络。
二
发明内容
1、发明目的本发明的目的是提供一种具有高速采样率的无线传感网络节点，以组建面向高速信号监测的无线传感网络。
2、技术方案为了达到上述的发明目的，本发明包括高速采集模块和无线收发与数据处理模块，其中，高速采集模块包括高速模数转换器、现场可编程门阵列FPGA和高速静态存储器，外界需要处理的高速信号输入至高速模数转换器的输入通道，高速模数转换器将转换的结果通过高速同步接口与现场可编程门阵列FPGA连接，现场可编程门阵列FPGA将转换结果保存到与之相连的高速静态存储器中；无线收发与数据处理模块包括无线收发器、用于分时处理操作请求和通信协议的中央处理器、存储器、I/O口、片内模数转换器和系统时钟，无线收发器、用于分时处理操作请求和通信协议的中央处理器、存储器、I/O口、片内模数转换器和系统时钟通过共享的内部总线相连接，系统时钟为中央处理器和进行无线通信操作的无线收发器提供时钟信号；高速采集模块中的高速静态存储器作为无线收发与数据处理模块的外设，连接高速采集模块和无线收发与数据处理模块。
在实际工作时，无线收发与处理模块首先设置高速采集模块中的高速ADC和FPGA，这部分设置都是由无线收发与处理模块的中央处理器即CPU统一控制的，FPGA把存储转换结果的SDRAM转换成ASRAM接口提供给CPU处理，从而把采集数据的空间直接映射到了CPU的寻址空间。CPU可以通过DMA快速的对数据进行读取和处理。
无线收发与数据处理模块的内部总线为高速、低等待时间的内部总线。
本节点的采样率为7.5Msps-45Msps可调，可配合高级软件协议，可组建大规模的针对高速信号采集和处理应用的无线传感网络，应用于实际的高速应用网络系统中。
无线收发与处理模块中的无线收发器包括RIDIO控制单元、RF收发器和硬件加速器，可采用分立元件组成，也可采用集成电路的形式，本发明采用单芯片集成电路。无线收发与处理模块决定了无线传感网络节点的局部处理能力、无线收发能力以及节点整体性能。节点的无线收发与处理模块以共享硬件资源为前提，能够分离一般数据通路和无线数据通路，并且能兼容多种通信协议。为了处理无线收发器实时、高速的通信需求，需要采用专用的硬件加速器以满足节点高性能、高效率的要求。另外考虑到无线传感网络的系统寿命和系统鲁棒性，设计无线收发和处理模块时必须考虑到低功耗和鲁棒性的要求。为了满足某些应用系统长达数年的工作寿命要求，单个的无线传感节点必须是低功耗的，且工作电流最多不能超过几个毫安。这种超低功耗的操作技术必须依赖于低功耗硬件技术和低工作循环操作技术。在活动工作状态期间，无线收发的功耗是节点功耗的主要部分。所以硬件方面必须选用单芯片、低功耗的无线收发器，软件方面必须尽可能采用先进的算法和协议缩短无线收发器活动状态的持续时间，另外利用节点端局部处理的方式减少需要无线传输的数据量。根据现有的电池供电能力(1700mAh左右)可以知道，要使得传感节点能持续工作一年以上，它的平均工作电流必须小于200uA。为了满足无线传感网络应用中系统长期稳定工作的要求，网络节点还必须具备鲁棒性，能够适应和处理单个节点失效的情况。本发明的模块化系统设计的方式可以提高节点的鲁棒性，将其按功能划分成多个独立的子模块，每个功能子模快可以独立地测试，然后将它们组合成一个完整的应用系统；子模块必须尽可能地独立，而且对外的接口要小，以避免模块间的相互干扰。另外提高节点抗干扰性能的方法还有采用多通道、展布频谱技术的无线收发器。节点可以工作在多个频率段，以避免多种无线系统共用某一频率段而相互干扰的情况发生。
无线收发与数据处理模块的核心是一个中央处理器，用于分时处理操作请求和通信协议；仅仅采用单一的处理器结构是因为在某些需要的场合可以将所有的处理器资源用于单一任务的运行；这样的结构设计完全出于提高处理能力和处理效率的考虑。该中央处理器需要具有额外的硬件电路以支持精细地并行处理操作。因为该处理器用于分配系统中多个并行操作，所以这样的设计可以尽可能地提高并行操作的转换效率。降低并行操作转换时间的一般方法是添加寄存器窗口。CPU集成多个寄存器组，无需每次操作转换的数据都要写进存储器，只需要简单地保存在空的寄存器组中。各模块的数据通路通过共享的内部总线和系统中其他的组件相连接。存储器、I/O口、模数转换器、系统时钟和硬件加速器都是通过这样的内部总线相连的。通过利用高速、低等待时间的内部总线，数据能方便地在处理器、存储器和外围设备之间传送。除了允许CPU和其他外围设备相连之外，这些内部总线还可以使得外围设备之间能相互连接。连接在内部总线上的外围设备能够直接从存储器子系统中获取数据，也可以将数据送到UART(异步收发器)外围设备。这样的结构设计具有很高的灵活性，其中的数据编码外围设备能够直接从存储器取出数据，然后将取得的数据送至数据传送加速器，如射频信道的调制器。CPU只是简单地规划数据传送任务，并不直接处理数据。在共享的内部总线上的所有设备都是通过一个共享的存储器接口进行操作的。每个设备都能够控制映射在共享地址空间的结构。其各个不同操作专用的共享地址空间可以动态地满足多种无线传感网络应用的需求。该结构的优势在于专用硬件加速器的采用，专用的硬件加速器是用于提高无线收发操作效率和性能的硬件电路，具体到该实现部分，其硬件加速器已经集成在单芯片无线收发器的内部。相对于一般数据通路的低效率操作，这样的硬件加速器可以高效地执行底层操作，支持针对于无线网络通信的操作；通过提高这些操作的效率，模块整体的功耗会大大降低。硬件加速器仅针对于通信的底层操作，并不包括完整的通信协议的执行，通过简单地软件重配置该模块系统可以同时支持多种通信协议；硬件加速器还支持那些用于尽可能优化无线收发器功耗的操作，比如起始符号位的检测和底层数据位调制；其目的在于最小化硬件的功能，这对于高效地支持无线传感网络应用需求和分离通信和处理通道很有必要。
3、有益效果采用本发明的高速采样无线传感网络节点组建的无线传感网络完全可以取代现有的复杂庞大的通用测试系统，并且具有重量轻、局部处理能力强、采样速率高的优点，体积小、功耗低、可组建高速采样的无线传感网络。该智能节点的采样率为7.5Msps-45Msps(每秒百万采样数)可调，体积略大于一元硬币；低功耗模式下可持续超过一年的工作寿命；配合高级软件协议，可将众多的该智能节点配置成大规模的无线传感网络，应用于实际的应用系统中。适用范围广泛，当需要对诸如温度、光通量、位移以及噪声等环境参数进行不间断地传感、测试和无线信号传输时，例如在国防军事、动物的习性观测、材料结构健康监测、交通管理、医疗卫生、灾害监测等领域中，可以在相关领域中基于本发明的高速采样无线传感网络节点配置智能化的无线传感网络，通过对环境待测参数的传感数据分析来实现检测目的。这样的无线传感器网络不需要固定网络支持，具有快速展开，抗毁性强等独特优点；而且利用无线传感器网络组成的分布式监测网络可以大大减少器件引线数量，使得无线传感器可方便的安装于监测环境比较复杂，不便于引线的部位；由于无线传感器网络节点具有局域信号处理功能，很多信号信息处理工作可在传感节点附近局部完成，将大大减少所需传输的信息量，并将原来由中央处理器实现的串行处理、集中决策的系统，变为一种并行的分布式信息处理系统，将大大提高监测系统的运行速度及决策的可靠性和灵活性；另外无线传感网络在设计时所着重考虑的低功耗特点也可减少能源供给装置的重量并可实现对监测对象的长期在线监测。
四

图1是无线收发与处理模块的原理框图；图2是高速采集模块的原理框图；图3是FPGA内部模块配置的原理框图。
五具体实施例方式
本实施例的高速采样无线传感网络节点包括无线收发与处理模块和高速采集模块。如图1所示，无线收发与处理模块包括无线收发器、用于分时处理操作请求和通信协议的中央处理器(CPU)、存储器即共享的程序/数据存储器、I/O口、片内模数转换器和系统时钟，无线收发器、用于分时处理操作请求和通信协议的中央处理器、存储器、I/O口、片内模数转换器和系统时钟通过共享的内部总线相连接，系统时钟为中央处理器和进行无线通信操作的无线收发器提供时钟信号；无线收发与处理模块中的模数转换器由ATmega128内部集成，采样速率低(15KSPS)，在软件设置时关闭该模数转换器；高速采集模块的AD转换器是高速超低功耗AD转换器，采样率7.5Msps-45Msps可调。无线收发与处理模块中的无线收发器包括RIDIO控制单元、RF收发器和硬件加速器，本实施例采用单芯片集成电路的形式。中央微控制器即CPU采用的是Atmel的ATmega128，主要时钟由一个外部的8MHz的晶振提供，处理速度可以达到8百万条指令每秒(MIPS)。ATmega128属于Atmel公司开发的AVR系列单片机中性能最优的8位微控制器，它集成了128Kb的FLASH程序存储器、4Kb静态RAM、8通道10位模数转换器、三个硬件时钟、48根通用I/O接口、一个通用异步收发器(UART)、一个同步串行外设接口。一般情况下，只是在制造产品固化软件或者现场维护时需要对嵌入式微控制器进行编程。但是在无线传感网络中需要随时对微控制器进行重新编程。设计中采用协处理器对ATmega128重新编程。另外为了给每个节点提供一个唯一的网络辨识，每个节点都采用美信(Maxim)公司的单总线硅序列号芯片DS2401，这是一个低功耗的ROM设备，不需要外接电源。无线收发部分的无线收发器采用了TI公司的集成射频芯片CC2420，CC2420是TI公司推出的一款符合IEEE 802.15.4规范的2.4GHz射频芯片，用来开发工业无线传感及家庭组网等PAN网络的ZigBee设备和产品；它具有在802.15.4规范上创建的安全和应用层接口、工作于免授权频段、以年计算的超低电池寿命、低至3美元的超低成本、极大可伸缩的网格和星型网络拓扑、每个主设备可支持4万多个节点等诸多优点，是家庭互联、工厂自动化、医疗设备、传感网络和汽车应用等的理想解决方案。存储器采用4Mb的Atmel串行FLASH存储器AT45DB041，用于数据的存储。选用该存储器的原因是它的接口简单且封装小。主要存储采集的传感数据和从网络接口传来的临时程序镜像。电源管理模块用于调节和供给系统工作电压，电源采用两节五号(AA)电池，选用了Maxim1678直流-直流(DC-DC)转换器，提供3.3V直流电，Maxim1678允许的最低输入电压为1.1V。在超低功耗休眠模式下关闭直流升压转换器可以降低功耗，但同时无线收发器将停止工作。I/O扩展子系统采用一个51针的板对板连接器，用于外接各种需要的传感器板和编程板。可以将连接器划分成五个部分8个模拟接口、8个电源控制接口、3个脉冲宽度调制接口、2个模拟比较接口、4个外部中断接口、1个IIC接口、1个SPI接口、1个串行口和1个对微控制器编程的接口。扩展连接器可以用于对节点进行编程，以及和其他设备进行通信，比如作为网关节点的PC机。另外标准的UART接口可以控制或者提供数据给任何具备RS-232协议的设备。
图2是本实施例的高速采集模块的原理框图，包括高速模数转换器、现场可编程门阵列FPGA和高速静态存储器SDRAM，外界需要处理的高速信号输入至高速模数转换器的输入通道，高速模数转换器将转换的结果通过高速同步接口与现场可编程门阵列连接，现场可编程门阵列将转换结果保存到与之相连的高速静态存储器中；整个系统由无线收发与数据处理中的CPU控制。进行采集时，首先CPU对高速模数转换器和FPGA进行相应的设置，并使能FPGA进行采集。待采集一个周期结束后，CPU即可对采集数据进行处理。CPU通过IIC接口控制FPGA，同时为了方便CPU对采集数据进行后续的处理，FPGA把存储数据的SDRAM转换成ASRAM接口提供给CPU处理，从而把采集数据的空间直接映射到了CPU的寻址空间。CPU可以通过DMA快速的对图像数据进行读取和处理，提高了系统的效率。FPGA采用Altera公司Cyclone系列的EP1C6。EP1C6具有2个锁相环，包含5980个逻辑单元，相当于12万门的规模，同时还包含了最高频率200MHz，92160bit的内部RAM。该芯片的频率和引脚IO等资源都能很好的满足本模块的要求。高速AD选用了美信公司的超低功耗8位模数转换器MAX119X(MAX1191，MAX1192，MAX1193)，它具有两个全差分宽带跟踪/保持(T/H)输入。这些输入具备440MHz带宽，允许全差分或单端信号输入。MAX1191在1.875MHz输入频率和7.5Msps采样速率下，达到了48.6dB典型的信号与噪声和失真比(SINAD)，仅消耗功率12mW。该ADC工作于2.7V至3.6V的模拟电源。独立的1.8V至3.6V电源为数字输出驱动供电。除了超低运行功率特性外，MAX1191还具备三种关断模式，以降低空闲期间的功率消耗。其优异的动态性能、超低功率和小尺寸等特性，使MAX1191完全满足节点的性能要求，MAX1192的采样率达到22Msps，MAX1193的采样率为45Msps。模块还选用了大容量(8Mbyte)的静态存储器(SDRAM)HY57V281620HC，用于暂存ADC的转换结果。
图3是FPGA内部模块配置的原理框图，FPGA内部由主控制模块、SDRAM控制模块、AD接口、FIFO、ASRAM接口、IIC模块组成。主控制模块负责接收CPU的控制信号和协调各个模块之间的工作，SDRAM控制模块实现对SDRAM的操作逻辑。AD接口模块接收AD模块输出的数据和同步信号，ASRAM接口模块转换CPU对ASRAM的操作为对SDRAM的操作指令，IIC逻辑模块接收CPU对FPGA采集系统的各种参数设置和控制。系统FPGA主要时钟频率有SDRAM工作频率133MHz，由EP1C6自带的PLL倍频产生；IIC模块中的时钟，由无线收发与数据处理模块的CPU产生。其中AD芯片输出的时钟根据不同的输入信号有比较大的变动范围，而SDRAM的读写时钟固定为133MHz。因此在这两个不同频率的时钟之间必须加FIFO来同步，FIFO使用QuartusII软件中提供的免费IP核，通过使用FPGA内部高速RAM来实现。
权利要求
1.一种高速采样无线传感网络节点，其特征在于，包括高速采集模块和无线收发与数据处理模块，其中，高速采集模块包括高速模数转换器、现场可编程门阵列和高速静态存储器，外界需要处理的高速信号输入至高速模数转换器的输入通道，高速模数转换器将转换的结果通过高速同步接口与现场可编程门阵列连接，现场可编程门阵列将转换结果保存到与之相连的高速静态存储器中；无线收发与数据处理模块包括无线收发器、用于分时处理操作请求和通信协议的中央处理器、存储器、I/O口、片内模数转换器和系统时钟，无线收发器、用于分时处理操作请求和通信协议的中央处理器、存储器、I/O口、片内模数转换器和系统时钟通过共享的内部总线相连接，系统时钟为中央处理器和进行无线通信操作的无线收发器提供时钟信号；高速采集模块中的高速静态存储器作为无线收发与数据处理模块的外设，连接高速采集模块和无线收发与数据处理模块。
2.如权利要求1所述的高速采样无线传感网络节点，其特征在于，无线收发与数据处理模块的内部总线为高速、低等待时间的内部总线。
3.如权利要求1所述的高速采样无线传感网络节点，其特征在于，采样率为7.5Msps-45Msps可调，可配合高级软件协议，组建大规模的针对高速信号采集和处理应用的无线传感网络，应用于实际的高速应用网络系统中。
全文摘要
本发明公开了一种高速采样无线传感网络节点，包括高速采集模块和无线收发与数据处理模块，其中，高速采集模块包括高速模数转换器、现场可编程门阵列和高速静态存储器；无线收发与数据处理模块包括无线收发器、用于分时处理操作请求和通信协议的中央处理器、存储器、I/O口、片内模数转换器和系统时钟，它们通过共享的内部总线相连接，系统时钟为中央处理器和进行无线通信操作的无线收发器提供时钟信号；高速采集模块中的高速静态存储器连接高速采集模块和无线收发与数据处理模块。本发明可以取代现有的复杂庞大的通用测试系统，并且具有重量轻、局部处理能力强、采样速率高的优点，体积小、功耗低、可组建高速采样的无线传感网络。
文档编号H04B7/26GK1909581SQ20061004113
公开日2007年2月7日 申请日期2006年8月7日 优先权日2006年8月7日
发明者袁慎芳, 吴键, 殷悦, 丁键伟, 尚盈, 赵霞 申请人:南京航空航天大学