专利名称：一种帧错位消除装置的制作方法
技术领域：
本发明涉及同步数字系列/同步光网络系统中的帧处理技术，特别涉及帧错位消除装置。
背景技术：
同步数字系列/同步光网络(SDH/SONET)系统是一种采用间插和同步复用的方式将不同速率等级的信号复用到几个标准的接口速率上来进行传输的通信系统。在SDH系统中，将低阶速率的SDH帧复用成高阶速率的SDH帧的过程中，首先得保证若干路低阶SDH帧之间的帧结构是对齐的。在这种情况下，一般通常使用RAM缓存低阶SDH帧数据，控制同步读出而实现帧对齐。可见，对低阶SDH帧错位的容忍程度取决于RAM的深度，也就是RAM的存储容量。如果在较紧张的可编程逻辑器件(CPLD/FPGA)或专用集成电路(ASIC)中，采用大容量RAM，都将会使得该实现变得困难，并且成本大幅度升高。同样，对于SONET系统，也存在同样的问题。
发明内容
本发明所要解决的技术问题是提供一种帧错位消除装置，来实现消除帧错位，并且克服在可编程逻辑器件或专用集成电路中大量使用RAM来消除帧错位而带来的实现困难及集成成本高的问题。
为解决上述技术问题，本发明提供方案如下一种帧错位消除装置，包括用于产生帧对齐基准帧的基准帧发生器及一个或多个帧位调整器；其中，帧位调整器包括比特移位单元，用于对接收的帧数据作移位处理，并将移位后的帧数据发送到帧同步处理单元；帧同步处理单元，用于从接收到的帧数据中找到帧头特征字，并产生帧头位置标志脉冲信号至帧错位比较单元，同时输出帧数据；帧错位比较单元，用于将接收到的帧头位置标志脉冲信号与基准帧发生器发送的帧对齐基准帧进行比较，并将比较结果信息发送至比特移位控制单元；比特移位控制单元，根据收到比较结果数据，计算并发送移位比特数至比特移位单元。
本发明所述装置，通过所述的装置来代替缓存RAM，实现了帧错位的消除，并且该装置应用于可编程逻辑器件或专用集成电路中来消除帧错位时，可以节省RAM的使用，实现简单，并且大大降低了集成成本。
本发明所要解决的技术问题、技术方案要点及有益效果，将结合实施例，参照附图作进一步的说明。
图1为本发明实施例所述帧错位消除装置的结构示意图；图2为本发明实施例所述帧错位消除装置的工作流程图；图3为本发明实施例所述四路STM64帧错位消除装置。
具体实施例方式
下面以SDH帧数据为例，作进一步说明。
参照图1，本发明实施例所述帧错位消除装置包括基准帧发生器100及一个或多个(N个，N＞1)帧位调整器200。其中，每个所述帧位调整器200包括比特移位单元21、帧同步处理单元22、帧错位比较单元23、比特移位控制单元24。
所述比特移位单元21，用于对接收的帧数据作移位处理，并将移位后的帧数据发送到帧同步处理单元22；
所述帧同步处理单元22，用于从接收到的帧数据中找到帧头特征字，并产生帧头位置标志脉冲信号至帧错位比较单元，同时输出帧数据；所述帧错位比较单元23，用于将接收到的帧头位置标志脉冲信号与基准帧发生器100发送的帧对齐基准帧进行比较，并将比较结果信息发送至比特移位控制单元；所述比特移位控制单元24，根据收到比较结果数据，计算并发送移位比特数至比特移位单元。
首先，通过每个帧位调整器200中的比特移位单元21将接收的一路帧数据发送至帧同步处理单元22；帧同步处理单元22从接收到的帧数据中找到帧头特征字，并产生帧头位置标志脉冲信号至帧错位比较单元23，并同时将帧数据输出；帧错位比较单元23将收到的帧头位置标志脉冲信号与基准帧发生器产生的帧对齐基准帧进行比较，通过比较计算并发送帧头位置差信息至比特移位控制单元24；或者，当帧错位比较单元23没有收到帧同步处理装置22发送的帧头位置标志脉冲信号时，帧错为比较单元23发送帧失步信息至比特移位控制单元24；比特移位控制单元24根据收到的帧头位置差信息或帧失步信息，计算出移位比特数并发送至比特移位单元21，比特移位单元21根据移位比特数据对帧数据进行移位，移位后的帧数据被发送至帧同步处理单元22，就这样，整个帧数据移位处理过程不断重复上述过程。
参照图2，本发明所述帧错位消除装置的工作原理流程如下下面详细叙述帧错位消除装置的工作方法。
步骤201移位调整；根据比特移位控制单元的指示，对SDH帧数据作左移或右移若干比特处理后输出。
步骤202帧同步处理；对比特移位单元的输出(移位处理后的SDH帧数据)作寻找SDH帧头特征字处理，如寻找到SDH帧头特征字，则给出帧头位置标志脉冲信号。
步骤203将帧头位置标志脉冲信号与基准帧比较，如无帧错位，执行步骤205，否则执行步骤204。将帧同步处理单元输出的帧头位置标志脉冲信号与基准帧的帧头位置标志脉冲信号相比较，如在同一时刻出现，则执行步骤205，如不在同一时刻出现，则执行步骤204。
步骤204移位数目计算，然后执行步骤201。根据步骤204中帧错位比较的结果，计算步骤201中比特移位的方向和移位的比特数目，然后执行步骤201。
步骤205对齐输出；此时，从帧同步处理单元输出的N路SDH帧数据流是帧结构完全对齐的。
参照图3，是采用本发明的四路STM64帧错位消除装置。使用第一路STM64帧作为基准帧，发送至帧错位比较单元，同时将所述第一路STM64帧通过输出端11输出，在四路STM64帧都找到帧头位置后，根据帧错位比较单元的比较结果，通过比特移位控制单元调整比特移位单元的移位方向和移位数目，从而达到第二路、第三路和第四路STM64帧均与第一路STM帧帧结构对齐的目的。可见，本装置所能消除的帧错位的程度，取决于比特移位单元所能左移和右移的比特数目。
本发明所述的一种帧错位消除装置，并不仅仅限于说明书和实施方式中所列运用，它完全可以被适用于各种适合本发明之领域，对于熟悉本领域的人员而言可容易地实现另外的优点和进行修改，因此在不背离权利要求及等同范围所限定的一般概念的精神和范围的情况下，本发明并不限于特定的细节、代表性的设备和这里示出与描述的图示示例。
权利要求
1.一种帧错位消除装置，其特征在于包括用于产生帧对齐基准帧的基准帧发生器(100)及一个或多个帧位调整器(200)；其中，帧位调整器(200)包括比特移位单元(21)，用于对接收的帧数据作移位处理，并将移位后的帧数据发送到帧同步处理单元(22)；帧同步处理单元(22)，用于从接收到的帧数据中找到帧头特征字，并产生帧头位置标志脉冲信号至帧错位比较单元，同时输出帧数据；帧错位比较单元(23)，用于将接收到的帧头位置标志脉冲信号与基准帧发生器(100)发送的帧对齐基准帧进行比较，并将比较结果信息发送至比特移位控制单元；比特移位控制单元(24)，根据收到比较结果数据，计算并发送移位比特数至比特移位单元。
2.根据权利要求1所述的装置，其特征在于所述基准帧发生器(100)，用于将接收的一路帧数据输入作为向帧错位比较单元(23)发送的基准帧。
3.根据权利要求2所述的装置，其特征在于所述基准帧发生器(100)还包括帧数据输出端11，用于将接收的一路帧数据输出。
4.根据权利要求1所述的装置，其特征在于帧错位比较单元(23)，用于将比较后产生的帧头位置差信息发送至比特移位控制单元。
5.根据权利要求1所述的装置，其特征在于帧错位比较单元(23)，用于将比较后产生的帧失步信息发送至比特移位控制单元。
6.根据权利要求1所述的装置，其特征在于所述比特移位控制单元(24)，用于根据收到的帧头位置差信息，计算并发送移位比特数至比特移位单元。
7.根据权利要求1所述的装置，其特征在于所述比特移位控制单元(24)，用于根据收到的帧失步信息，计算并发送移位比特数至比特移位单元。
全文摘要
本发明公开了一种帧错位消除装置，包括用于产生帧对齐基准帧的基准帧发生器及一个或多个帧位调整器；帧位调整器包括比特移位单元，用于对接收的帧数据作移位处理，并将移位后的帧数据发送到帧同步处理单元；帧同步处理单元，用于从接收到的帧数据中找到帧头特征字，并产生帧头位置标志脉冲信号至帧错位比较单元，同时输出帧数据；帧错位比较单元，用于将接收到的帧头位置标志脉冲信号与基准帧发生器发送的帧对齐基准帧进行比较，并将比较结果信息发送至比特移位控制单元；比特移位控制单元，根据收到比较结果数据，计算并发送移位比特数至比特移位单元。按照本发明所述装置，可以消除帧错位，并且实现简单，大大降低了集成成本。
文档编号H04J3/16GK101039158SQ20061005717
公开日2007年9月19日 申请日期2006年3月13日 优先权日2006年3月13日
发明者赵迺智, 王加莹, 朱泽奇 申请人:中兴通讯股份有限公司