专利名称：一种将非标准视频信号转换为多制式视频信号的电路的制作方法
技术领域：
本实用新型属于电子技术领域，涉及一种转换电路，具体涉及一种将非标准视频信号利用FPGA处理，使之转换为多制式视频信号的电路。
背景技术：
目前有很多非标准视频系统，例如用于军事和医疗监控的专用视频，这些视频都只能在一体式设备的专用监控器上显示，而不能够在等离子平板显示器上播放，如果能够将这些非标准视频转换为标准的电视信号或VGA信号，就可以充分的发挥等离子大屏幕的优势，给使用者带来便利。
发明内容
本实用新型的目的是提供一种转换电路，可将非标准视频信号转换为多制式视频信号，在等离子PDP显示器上输出。
本实用新型所采用的技术方案是，一种将非标准视频信号转换为多制式视频信号的电路，包括可接入非标准视频流的A/D转换器，A/D转换器将非标准视频信号转换成数字信号后输入时序逻辑主控单元，时序逻辑主控单元通过与之相连接的数据存储器配合，将数字信号处理成标准视频信号后，输出到外部PDP接口处理电路。
本实用新型的特点还在于，时序逻辑主控单元包括FIFO控制模块，时序逻辑主控单元接收微处理器发送的地址数据并进行译码，还接收锁相环发送的时钟控制数据。
锁相环包括鉴相器，鉴相器与环路滤波器、压控振荡器和可变频分频器组成闭合系统。
本实用新型是采用把非标准视频信号先进行模数转换，然后通过时序逻辑主控单元FPGA的处理，配合存储器和锁相环的应用，将信号转换为标准格式。利用了时序逻辑主控单元FPGA的灵活可编程性，其强大的逻辑控制功能可以方便的改变系统参数，从而可以实现多种视频格式实时、高质量的转换。
图1是本实用新型电路的结构框图；图2是本实用新型的总线切换控制原理图；图3是本实用新型的时钟变换关系框图；图4是锁相环结构框图。
具体实施方式
以下结合附图和具体实施方式
对本实用新型进行详细说明。
如图1所示，本实用新型的电路，包括可接入非标准视频流的A/D转换器1，A/D转换器1将非标准视频信号转换成数字信号后输入时序逻辑主控单元FPGA 2，时序逻辑主控单元FPGA 2包括FIFO控制模块3，其与微处理器MCU 7相连接，接收微处理器MCU 7发送的地址数据并进行译码，同时接收外部锁相环5输入的适当频率的时钟控制数据在数据存储器FIFO 4中写入和读出，完成多制式视频信号的转换，最终将得到的数字信号输出到PDP显示器接口处理电路6。
不同制式视频信号间的根本区别在于扫描方式和行场频率不同。标准VGA采用逐行扫描，而标准PAL制信号采用隔行扫描，非标准视频则没有统一的规则。因此，视频转换就是要把非标准的视频信号首先经过A/D转换器1进行模数转换，转换为数字信号，然后再输入给时序逻辑主控单元2进行处理，使之成为标准视频信号，处理过程中，需要数据存储器FIFO 4对数据进行存储，以便与进行数据流的频率转换。整个数据处理需要微处理器MCU7进行控制，这个处理器可以直接使用PDP接口处理电路6的微处理器MCU，也可以是独立选型的单片机。
可以选择数据存储器FIFO 4为2片FIFO AL440，每片512K×8bit；时序逻辑主控单元FPGA 2选用ALTERA的FLEX10K50E。
数据的读写地址由微处理器MCU 7产生，时序逻辑主控单元FPGA 2将微处理器MCU 7送来的机器地址译码成芯片地址，芯片地址共10位，高2位用来判断要配置的芯片，低8位用来判断配置该芯片中的某个寄存器，结合微处理器MCU 7送来的数据线和读写控制线来决定对该寄存器进行读写操作，传送数据，相应数据还将控制A/D模数转换器1的时钟频率。
本实用新型利用I2C总线来完成功能模块的控制，如图2所示，I2C总线是一种两线式串行总线，它利用一条数据线sdata和一条时钟线sclk在主从器件间进行串行通信。
系统要实现制式变换，还需要变换采样频率，可以通过改变A/D转换器1时钟的频率来实现，图3是本实用新型的时钟变换关系框图。电路有本地时钟11，这个时钟可以由电路板上的晶振得到，也可以由图1中的接口处理电路6提供，输入到时序逻辑主控单元2作为基准频率，时序逻辑主控单元2根据非标准视频信号的格式来确定视频信号的变换比，同时对锁相环PLL 5写参数，控制它的倍频比。锁相环PLL 5将本地时钟11调整为合适的采样频率，这个频率也用来向图1中的数据存储器FIFO 4写数据。时序逻辑主控单元2根据PDP的显示要求，将数据从数据存储器FIFO 4中读出，读出时钟可以与采样时钟频率相同，也可以是与其比例为整数的某频率时钟，这种变换可以使用时序逻辑主控单元FPGA 2中的可变分频计数器12来实现。
图4是本实用新型用到的锁相环5的结构框图。它由鉴相器PD 7、环路滤波器LPF 8、压控振荡器VCO 9和可变频分频器10组成闭合系统，实现由输入时钟fin变换到输出时钟fout＝fin+N的功能。N是可调整的变频系数，选用较好的锁相环可以实现很宽范围的频率调整，它的特点是输出时钟fout始终与输入信号fin呈同步跟踪状态。
使用I2C总线进行器件的控制、利用时序逻辑主控单元FPGA 2控制锁相环PLL 5调整采样频率、利用时序逻辑主控单元FPGA 2中的可变分频计数器12实现输出时钟控制、利用FIFO数据存储器4调整信号数据，完成制式转换。
本实用新型的电路不仅可应用于PDP显示器，也可输出给其他通用的平板显示器。
权利要求1.一种将非标准视频信号转换为多制式视频信号的电路，其特征在于，包括可接入非标准视频流的A/D转换器(1)，A/D转换器(1)将非标准视频信号转换成数字信号后输入时序逻辑主控单元(2)，时序逻辑主控单元(2)通过与之相连接的数据存储器(4)配合，将数字信号处理成标准视频信号后，输出到外部PDP接口处理电路(6)。
2.如权利要求1所述的电路，其特征在于，所述时序逻辑主控单元(2)包括FIFO控制模块(3)，时序逻辑主控单元(2)接收微处理器(7)发送的地址数据并进行译码，还接收锁相环(5)发送的时钟控制数据。
3.如权利要求2所述的电路，其特征在于，所述锁相环(5)包括鉴相器(7)，鉴相器(7)与环路滤波器(8)、压控振荡器(9)和可变频分频器(10)组成闭合系统。
专利摘要本实用新型公开了一种将非标准视频信号转换为多制式视频信号的电路，包括可接入非标准视频流的A/D转换器，A/D转换器将非标准视频信号转换成数字信号后输入时序逻辑主控单元，时序逻辑主控单元与相连接的数据存储器配合，将数字信号处理成标准视频信号后，输出到外部接口处理电路。本实用新型的电路可以实现多种非标准制式的视频信号在PDP上显示，该实用新型能够广泛应用于各种以等离子屏作为显示输出器件的显示器和电视机中。
文档编号H04N7/01GK2899342SQ20062007827
公开日2007年5月9日 申请日期2006年1月18日 优先权日2006年1月18日
发明者王丽雯, 杨文贵, 殷公社 申请人:彩虹集团电子股份有限公司