专利名称：串行链路装置、方法和系统的制作方法
技术领域：
本发明一般地涉及输入/输出(I/O)电路，尤其涉及串行链路1/0电路。
背景
基于链路的系统使用点对点链接在各设备间通信。每个点对点链接都可被认 为是单个串行链路。当设备进入低功率模式时，串行链路也可进入低功率模式。当
从低功率模式恢复时，可能会出现电源瞬变，并且系统在开始操作之前要等待瞬变结束。
附图简述
图1示出了由串行链路耦合的两个集成电路；
图2示出了并行电流模(current-mode)驱动器；
图3示出了操作模式下的串行链路；
图4示出了低功率模式下带有方便的共模留置(parking)的串行链路驱动器;
图5示出了电压和电流波形；
图6示出了根据本发明各实施例的电子系统的图示；以及
图7示出了根据本发明各实施例的流程图。
详细描述
在随后的详细描述中，将对以说明性的方式示出且在其中可以实践本发明的 具体实施例的附图做出参考。用本领域普通技术人员能够实践本发明的足够的细节 来描述这些实施例。应该理解，本发明的各实施例虽然不同但也没有必要互斥。例 如，在此结合一个实施例描述的具体特征、结构或特性也可以在其他实施例中实现 而不背离本发明的精神和范围。此外，应该理解可以对在每个公开实施例中各独立 要素的位置或排列做出修改而不背离本发明的精神和范围。因此随后的详细描述不 被认为是限制意义，并且本发明的范围仅由所附权利要求、其适当解释以及权利要
求所给予的等效技术方案的完全范围所限定。在各附图中，类似的编号贯穿各图指 代相同或相似的功能。
图1示出了由串行链路耦合的两个集成电路。集成电路110包括电流模
(I-Mode)驱动器118、预驱动器116、核心逻辑114、供电网112以及电流/终端 控制电路120。集成电路160被示出包括接收器162。在某些实施例中，集成电路 160在接收器162输入处不包括终端。在这些实施例中，图1所示的通信链路被称 为"源终端"。
集成电路110内的共模驱动器118用差动信号驱动导体130和140，该信号则 由集成电路160内的接收器162接收。电流模驱动器118和电流/终端控制电路120 在集成电路110内形成串行链路电路。该串行链路电路以串行方式将差动数据驱动 到集成电路IIO外部的导体130和140上。
核心逻辑114表示集成电路110内的核心。例如，核心逻辑114可以在集成 电路内实现处理器、存储器控制器或者任何其他逻辑。预驱动器116接收来自核心 逻辑114的信号并驱动电流模驱动器118。
操作中，由电流模驱动器118形成的串行链路驱动导体130和140上的电流 模信号。电能经由供电网112供应给电流模驱动器118。供电网112表示在电源和 电流模驱动器118之间的任何信号互连。在某些实施例中，供电网112在集成电路 IIO边界处与多条串行链路相耦合。此外，在某些实施例中，供电网112被耦合来 为集成电路110提供大部分(若非全部)的电能。
在本发明的某些实施例中，串行链路可以进入低功率模式，在其中电流模驱 动器118显著降低其功耗并维持该串行链路上的电压电平。例如，在正常操作模式 期间，电流模驱动器118可以响应于接收自预驱动器116的数据信号来驱动导体 130和140上的差动信号。电流/终端控制电路120可以将信号发送给电流模驱动器 118以使得电流模驱动器118降低其功耗，并且"留置(park)"包括电流模驱动 器118的共模电压在内的输出电压电平。共模电压被定义为(V+V弁)/2，其中V和 V存是在导体130和140上被驱动的电压。在某些实施例中，链路通过使得同时发 射电流降低与源侧终端增加相匹配而被"留置"在期望的电压电平处。如果发射电 流和终端电阻的乘积仍然基本保持恒定，则被留置的电压值将与操作时的串行链路 电压值基本匹配。
供电网112可以具有共振特性。例如，在供电网112内的任何信号互连的物 理和电特性可以使得供电网112具有在电流突然改变时有助于瞬变电压响应的时间常数和共振频率。供电网112可由电阻器、电容器和电感器模型化为集总元件， 用以描述有关供电网112内任何互连的共振特性。例如，在集成电路110设计期间，
供电网112可以被模型化，用以估算该共振特性。此外，该共振特性可在已造除集 成电路110之后实验地确定。
在某些实施例中，电流/终端控制电路120使得电流模驱动器118以定相序列 进入低功率模式，从而降低由供电网112共振特性所引起的任何瞬变影响。例如， 在某些实施例中，电流模驱动器118包括许多并联的更小的电流模驱动器，而电流 /终端控制电路120则以定相序列降低每个并联电流模驱动器的流耗，这些流耗被 定时以造成供电网112上的各瞬变成分破坏性地累加。
此外，在某些实施例中，串行链路内的许多并联的电流模驱动器可以按定相 序列接通，以使得供电网的电压电平能够快速稳定。当供电网的电压电平快速稳定 时，从降低功率模式"唤醒"的等待时间就縮短，从而获得更快的操作。还将参考 以下附图描述各示例。
图1示出了各集成电路之间的单个串行链路，但这不是对本发明的限制。例 如，集成电路110可以包括许多电流模驱动器用来形成许多串行链路。同样例如， 集成电路160可以包括多个电流模驱动器来使用各串行链路将数据传送给集成电 路110。
图2示出了并联的电流模驱动器。如图2所示，电流模驱动器210、 220和230 被并联耦合。每个电流模驱动器210、 220和230都接收来自供电网112的电能， 接收来自预驱动器116的信号，并接收来自电流/终端控制电路120的控制信号。 供电网112、电流/终端控制电路120和预驱动器116参考图l所述。图2所示的电 流模驱动器的并联组合表示串行链路中的单个电流模驱动器，诸如电流模驱动器 118 (图1)。
电流模驱动器210包括可变电流源212、开关222和224、可变电阻终端电阻 器214和216。在某些实施例中，可变电流源212可以被打开和关闭。例如，可变 电流源212可以使用具有能够切断电流的开关晶体管的电流镜实现。此外，可变电 阻终端电阻器214和216可以在两个或多个电阻值之间切换。例如，每个电阻器 214和216都可以包括与开关晶体管串联的电阻器的并联组合，其中这些开关晶体 管既可以在电气上在终端电路内包括电阻器，又可以将电阻器排除在终端电路之 外。
电流/终端控制电路120被示出带有连至可变电流源212与终端电阻器214和216的单线。在某些实施例中，电流/终端控制电路120供应许多单独数字信号来控 制可变电流源212和电阻器214和216的操作。预驱动器116被示出供应数据信号 来操作开关222和224。在某些实施例中，预驱动器116供应两个互补数字信号以 操作开关222和224。开关222和224可以使用任何类型的开关器件实现，包括金 属氧化物半导体场效应晶体管(MOSFET)或者结型场效应晶体管(JFET)。
电流模驱动器220和230包括与电流模驱动器210中所示相同的电路。每个 电流模驱动器210、 220和230都接收来自相同供电网112的电能，并可以接收来 自预驱动器116的相同数据。例如，如果利用发射预强调，则每个预驱动器和驱动 器都可以接收数据信号或者该数据信号的延迟和/或反相版本。每个电流模驱动器 210、 220和230都可以接收来自电流/终端控制电路120的不同控制信息。例如， 在某些实施例中，电流/终端控制电路120可以按定相顺序关闭电流模驱动器210、 220和230内的每个电流源，以降低供电网112上的任何瞬变。例如，当进入低功 率模式时，电流/终端控制电路120可以关闭电流源212，在一较短时间后关闭电流 模驱动器220内的电流源，在另一较短时间后关闭电流模驱动器230内的电流源。 当进入低功率模式时，可以让一个或多个电流模驱动器维持开通以保持串行链路上 的电压。同样当进入低功率模式时，电流/终端控制电路120可以按定相顺序修改 可变终端电阻器的电阻值。例如，电流/终端控制电路120可以在电流模驱动器212 被关闭时增加可变电阻器214和216的电阻。此外，电流/终端控制电路120可以 在各剩余电流模驱动器的电流源被关闭而进入低功率模式时，增加上述各相应电流 模驱动器内的终端电阻器的阻值。
同样还可以按该串行链路的定相顺序启用各电流模驱动器，以从低功率模式 中恢复。例如，当处于低功率模式时，仅有电流模驱动器230打开而其余电流模驱 动器则关闭。当从低功率(或"睡眠")模式中恢复时，电流/终端控制电路120 可以启用可变电流源212并降低可变电阻器214和216的阻值。 一较短时间后，电 流/终端控制电路120可以打开电流模驱动器220内的可变电流源并且还可降低电 流模驱动器220内各可变终端电阻器的阻值。
图2示出了三个并联的电流模驱动器在串行链路电路内形成一个更大的电流 模驱动器。在某些实施例中，可以并联耦合三个以上的电流模驱动器。例如，在某 些实施例中，可以并联耦合20个电流模驱动器，在其它实施例中则可以并联耦合 32个电流模驱动器。用于单条串行链路的并联驱动器的数目不是本发明的限制。
图3示出了操作模式中的串行链路。串行链路300表示诸如图1或2所示带有电流模驱动器驱动完全电流值并且各终端电阻器处于正常操作终端电阻值的一链路。例如，现在参考回图2，如果所有的并联电流模驱动器210、 220和230都 在其各自电流源均打开且其可变电阻器终端处于其正常电阻值的情况下操作，则得 到操作的串行链路300。电流值Io表示在各并联电流模驱动器中所有电流的和。
图4示出了处于低功率模式下的串行链路。所示由图4中电流源供应的电流 值是Io/20。在某些实施例中，这对应于20个并联的电流模驱动器中有19个关闭 而剩下1个导通的情况。此外，示出的每个终端电阻器都具有图3所示(标称)操 作模式的终端电阻值的20倍的值。如上参考图l所示，如果驱动电流和终端电阻 的乘积在操作和低功率模式之间基本恒定，则期望电压就可在被"留置"时在串行 链路上被保有。当串行链路处于低功率模式并且如图4所示被留置时，导体130 和140的电压稳定，以使得当串行链路被带出低功率模式时，该串行链路能够以一 种有序的方式恢复。
图5示出了电压和电流波形。电流波形510和530示出了两个源在不同时间 被关闭。每个电流源都供应I()/2。这与在具有两个较小的并联电流模驱动器的串行 链路内的电流模驱动器相对应，其中每个电流模驱动器都具有供应V2的电流源。 波形520示出了作为510处所示电流改变的结果而呈现在供电网上的瞬变电压波 形。例如，现在参考回图2，如果可变电流源212如图所示在510处关闭，则诸如 520的电压波形就会因为供电网的共振特性而出现在供电网112上。因此，在520 处的电压波形具有周期T，其中T与该供电网的共振特性相关。
在530处示出的电流波形表示第二电流模驱动器在第一电流模驱动器关闭之 后(1/2)T关闭。如果电流波形530是供电网上电流的仅有改变，则会得到在540处 示出的瞬变电压波形。然而，两个电流波形510和530都呈现在供电网上，于是该 供电网上的电压是电压波形520和540的总和。这一总和在550处示出。如电压波 形550所示，当并联的电流模驱动器以定相顺序被关闭且其中该顺序的定时与供电 网的共振特性相关时，供电网上的瞬变电压就可被降低。
图5的示例表示了两个并联的电流模驱动器被按定相顺序关闭以使得串行链 路进入低功率模式。在某些实施例中，可以关闭远多于两个的并联电流模驱动器以 使得串行链路进入低功率模式。例如，在某些实施例中，可以按(1/2)T的间隔一次 一个地关闭20个或更多的并联电流模驱动器来进一步降低瞬变波形。同样例如， 并联电流模驱动器可以与图5所示相类似的定相顺序打开以降低当串行链路从低 功率模式中恢复时供电网上的电压瞬变。
图6示出了根据本发明各实施例的系统图示。图6示出了包括芯片组610、射 频(RF)电路660、天线670、存储器设备650和通道104和124的系统600。芯 片组610包括处理器620、输入输出(I/O)控制器630和存储器控制器640。操作 中，系统600使用天线670发送并接收信号，并且这些信号由图6所示的各元件处 理。天线670可以是定向天线或者全向天线。在此使用的术语全向天线指的是在至 少一个平面上具有基本均匀图案的任何天线。例如，在某些实施例中，天线670 可以是诸如偶极天线或四分之一波长天线的全向天线。同样例如，在某些实施例中， 天线670可以是诸如.抛物面反射器天线、接线天线或八木天线的定向天线。在某 些实施例中，天线670可以包括多根物理天线。
射频电路660与天线670和I/O控制器630通信。在某些实施例中，RF电路 660包括与某一通信协议相对应的物理接口 (PHY)。例如，RF电路660可以包 括调制器、解调器、混频器、频率合成器、低噪声放大器、功率放大器等。在某些 实施例中，RF电路660可以包括外差接收机，而在其它实施例中，RF电路660 可以包括直接转换接收机。在某些实施例中，RF电路660可以包括多个接收机。 例如，在带有多根天线670的实施例中，每根天线都可以与一相应的接收机相耦合。 操作中，RF电路660接收来自天线670的通信信号，并且将模拟或数字信号提供 给I/O控制器630。此外，I/O控制器630可以提供信号给RF电路660，而RF电 路660则操作这些信号并在随后将其传送给天线670.
存储器控制器640提供芯片组610和诸如存储器设备650的存储器设备之间 的接口 。存储器控制器640包括用以与存储器设备650通信的串行链路电路642。 例如，串行链路电路642被示出经导体130和140耦合至存储器设备650。导体130 和140以及与其相关的串行链路的实施例已参考在前各图描述。串行链路电路642 可以包括一个或多个并联电流模驱动器。例如，在某些实施例中，串行链路电路 642可以包括多个可按定相顺序被打开并关闭以在低功率模式中有效"留置"该串 行链路的多个并联电流模驱动器。串行链路电路642可以包括在此描述的任何串行 链路实施例。
芯片组610可以包括任何数目的集成电路或"芯片"，并且可以具有任何级 别的集成度。例如，在某些实施例中，芯片组610包括在分开封装内的处理器620 和存储器控制器640。同样例如，在某些实施例中，芯片组610可以包括在同一集 成电路管芯上或在被封装在一起的分开集成电路管芯上的处理器620和存储器控 制器640。
图6表示的示例性系统包括蜂窝电话、个人数字助理、无线局域网接口或者 任何其他合适的系统。存在可用于串行链路的许多其他系统。例如，芯片组610 可用于台式计算机、网桥或路由器、或者不带天线的任何其他系统。
图7示出了根据本发明各实施例的流程图。在某些实施例中，方法700可用 于操作一带有低功率模式的串行链路电路。在某些实施例中，方法700或其部分可 由串行链路电路执行，而该串行链路电路的各实施例则在各附图中示出。在其它实 施例中，方法700可由存储器控制器或芯片组执行。方法700不受执行该方法的具 体装置类型所限。方法700中的各个动作可以按呈现的次序执行，或者可以按不同 的次序执行。此外，在某些实施例中，在图7中列出的部分动作可以从方法700 中省略。
方法700在710处开始，其中通过降低驱动器内的电流并一增加源终端而将 串行链路留置在低功率模式。在某些实施例中，电流通过按定相顺序关闭并联电流 模驱动器来降低。在某些实施例中，源终端电阻器的阻值随着电流的降低而增加。 在低功率模式中，串行链路上的电压被保持在已知状态，以使得该电路可以以受控 的方式从低功率模式中恢复。
在720处，按定相顺序打开多个并联的驱动器以从低功率模式中恢复。在730 处，以与720处相同的定相顺序降低源终端。在某些实施例中，该定相顺序与供电 网的共振特性相关。通过按定相顺序打开多个并联的驱动器，就能降低供电网上的 瞬变，从而允许耦合至该供电网的电路操作能够更快地恢复。
虽然已经结合各实施例描述了本发明，但是本领域普通技术人员应该理解可
以做出各种修改和变化而不背离本发明的精神和范围。这些修改和变化被认为是落 在本发明及其所附权利要求的范围内。
权利要求
1.一种串行链路电路，包括能够被分别打开和关闭的多个并联电流模驱动器；按定相顺序打开所述多个并联电流模驱动器以从低功率模式中恢复的控制电路。
2. 如权利要求1所述的串行链路电路，其特征在于，所述控制电路被耦 合用于按所述定相顺序关闭所述多个并联电流模驱动器以进入所述低功率模 式。
3. 如权利要求1所述的串行链路电路，其特征在于，所述多个并联电流 模驱动器的每一个包括被耦合由所述控制电路打开或关闭的电流源。
4. 如权利要求3所述的串行链路电路，其特征在于，所述多个电流模驱动器的每一个还包括耦合至所述电流源的源终端网络。
5. 如权利要求4所述的串行链路电路，其特征在于，所述源终端网络是 可控制的，用以在进入所述低功率模式时增加终端电阻。
6. 如权利要求1所述的串行链路电路，其特征在于，所述定相顺序的定 时与向所述串行链路电路提供电能的供电网的共振特性相关。
7. 如权利要求6所述的串行链路电路，其特征在于，所述定相顺序被定 时以破坏性地组合所述供电网上的瞬变。
8. —种集成电路，包括 具有一共振特性的供电网；以及具有多个能够按与所述供电网的所述共振特性时间相关的顺序打开的并 联驱动器的串行链路电路。
9. 如权利要求8所述的集成电路，其特征在于，还包括被耦合用于打开 所述多个并联驱动器以从低功率模式中恢复的控制电路。
10. 如权利要求8所述的集成电路，其特征在于，所述串行链路电路包括 能够随着所述多个并联驱动器被打开而改变终端值的可编程源终端。
11. 如权利要求8所述的集成电路，其特征在于，所述串行链路电路包括 按降低所述供电网上的瞬变的顺序打开所述多个并联驱动器的控制电路。
12. 如权利要求11所述的集成电路，其特征在于，所述控制电路被耦合用以随着所述多个并联驱动器被打开而修改源终端的值。
13. —种电子系统，包括 天线；耦合至所述天线的射频电路；以及耦合至所述射频电路的芯片组，其中所述芯片组包括处理器和存储器控制 器，所述存储器控制器具有用以与存储器设备通信的串行链路电路，所述串行 链路电路包括能够被分别启用和禁用的多个并联电流模驱动器，并且控制电路 能够按定相顺序启用所述多个并联电流模驱动器以从低功率模式中恢复。
14. 如权利要求13所述的电子系统，其特征在于，所述串行链路电路还 包括耦合至所述多个电流模驱动器的源终端网络。
15. 如权利要求13所述的电子系统，其特征在于，所述定相顺序的定时与向所述串行链路电路提供电能的供电网的共振特性相关。
16. 如权利要求15所述的电子系统，其特征在于，所述定相顺序被定时 以破坏性地组合所述供电网上的瞬变。
17. —种方法，包括通过降低电流驱动器内的所述电流并增加源终端而在低功率模式期间留置串 行链路。
18. 如权利要求17所述的方法，其特征在于，还包括当从所述低功率模 式中恢复时增加所述电流驱动器内的所述电流并降低所述源终端。
19. 如权利要求18所述的方法，其特征在于，增加所述电流包括按一定 相顺序打开多个并联电流驱动器，其中所述定相顺序与供电网的共振特性相关。
20. 如权利要求19所述的方法，其特征在于，打开多个并联电流驱动器 包括按一定相顺序打开所述多个并联电流驱动器以造成所述供电网上的瞬变 破坏性地相加。
全文摘要
一种源终端串行链路能够通过按定相顺序打开多个电流模驱动器而从低功率模式中恢复，其中该定相顺序与供电网的共振特性相关。
文档编号H04L25/02GK101204052SQ200680022376
公开日2008年6月18日 申请日期2006年6月29日 优先权日2005年6月30日
发明者D·邓宁, K·坎纳盖萨比, K·多勒塔, S·达伯拉 申请人:英特尔公司