专利名称：外编码器及其外编码方法
技术领域：
本发明的各方面涉及一种强健地处理数字广播传送流的外编码器及其外 编码方法，更具体地说，涉及这样一种外编码器及其外编码方法，其产生并
发送包括普通流和turbo流的双重传送流以便改善作为美国类型的数字地面 广播系统的ATSC (高级电视委员会)VSB (残留边带)系统的接收性能，并 对turbo流编码以更强健地发送turbo流。
背景技术：
作为美国类型的数字地面广播系统的ATSC (高级电视系统委员会)VSB 系统是信号载波类型的广播系统，并使用具有312个段的单元的场同步信号。 因此，在恶劣的信道中(尤其在多普勒衰落信道中)其接收性能不佳。
图1是示出作为普通的美国类型的数字地面广播系统的ATSC DTV标准 的发送器/接收器的结构的框图。图1的数字广播发送器是Philips提出的高级 VSB(EVSB)系统，其形成并发送通过将强健(robust)^t据添加到基本ATSC VSB系统的普通数据提供的双重流。
如图1所示，数字广播发送器包括随机化器ll,将双重流随机化；级 联编码器形式的RS(里德-所罗门，Reed-Solomon)编码器，将奇偶校验字节添 加到传送流以便校正在传送处理中由于信道特性而发生的错误；交织器13, 根据指定的模式交织RS编码的数据；以及2/3比率网格(trellis)编码器14,通 过2/3比率网格编码将交织的数据映射到8电平符号。数字广播发送器对双 重流执行纠错编码。
数字广播发送器还包括复用器15，如图2中示出的数据格式，将场同 步(sync)信号和段同步信号插入纠错编码的数据；以及调制器16，通过将指 定的直流(DC)值添加到已经插入了段同步和场同步的数据符号来将导频音插 入数据符号，通过对数据符号进行脉冲整形来执行数据符号的VSB调制，将 调制的数据符号上变换为RF信道带信号，以发送所述RF信道带信号。
在数字广播发送器中，根据通过一个信道发送普通数据和强健数据的双重流系统对所述普通数据和强健数据进行复用(未示出)，并将复用的数据输 入到随机化器11。通过随机化器11将输入的数据随机化，通过作为外编码器
的RS编码器12对随机化的数据进行外编码，随后通过交织器13分布该数 据。此外，通过网格编码器14以12符号为单位对交织的数据进行内编码， 随后将内编码的数据映射到8电平符号上。在将场同步和段同步信号插入编 码的数据之后，通过将导频音插入数据来对数据进行VSB调制，并将数据转 换为RF信号。
图1的数字广播接收器包括调谐器(未示出)，将通过信道接收的RF 信号转换为基带信号；解调器21,对转换的基带信号执行同步检测和解调； 均衡器22,补偿由于多径条件而引起的解调信号的信道失真；Viterbi解码器 23,对均衡的信号纠错并将纠错的信号解码为符号数据；去交织器24，对数 字广播发送器的交织器13分布的数据进行重排；RS解码器25，校正错误； 以及去随机化器26,将通过RS解码器25校正的数据去随机化，并输出 MPEG-2传送流。
因此，图1的数字广播接收器将RF信号下变换为基带信号，对转换的 信号进行解调和均衡，并随后对解调信号进行信道解码以恢复原始数据。
图2示出在美国类型数字广播(8-VSB)系统中使用的VSB数据帧，在该 数据帧中插入了段同步信号和场同步信号。如图2所示， 一帧包括两个场， 每个场包括作为第一段的一个场同步段和312个数据段。另外，VSB数据帧 中的每段与一个MPEG-2包对应，并包括四个符号的段同步信号和828个数
据付可。
图2中示出的段同步信号和场同步信号用于在数字广播接收器中进行同 步和均衡。也就是说，场同步信号和段同步信号指的是数字广播发送器和接 收器之间的已知数据，当在接收器方执行均衡时该已知数据用作参考信号。
如图1所示的美国类型数字地面广播系统是能够形成和发送通过将强健 数据添加到现有ATSC VSB系统的普通数据而产生的双重流的系统。该系统 将强健数据与现有普通数据 一起发送
发明内容
技术问题
然而，图1的美国类型数字地面广播系统具有的问题是虽然发送通过将强健数据添加到普通数据产生的双重流，但是几乎无法提高现有的普通数 据的传输在多径信道中较差的接收性能。
也就是说，几乎无法根据普通流的改进来提高接收性能。另外，即使对 于turbo流，也不具有提高多径环境中的接收性能的明显效果。
因此，需要更强健地处理turbo流以提高turbo流的接收性能。
技术方案
研究了本发明的各方面以便解决上述缺点和与传统设置相关的其他问 题。本发明的一方面在于提供一种外编码器及其外编码方法，对设置有普通 流和turbo流的双重传送流中的turbo流编码，以便提高ATSC (高级电视系 统委员会)VSB (残留边带)系统(美国类型数字地面广播系统)的接收性能。
根据本发明的各方面，实际上通过提供外编码器来实现上述和/或其他方 面和优点，所述外编码器包括比特检测器，接收设置有奇偶校验插入区的 turbo流，并从turbo流检测数据比特；编码器，对检测到的数据比特进行巻 积编码；比特插入器，将从编码器输出的编码值插入turbo流中的奇偶校验插 入区。
根据本发明的一方面，编码器可包括第一寄存器；第二寄存器，当比 特值被存储在第 一寄存器中时，预先存储在第 一寄存器中的存储值被移位并 存储在所述第二寄存器中；第三寄存器，当比特值被存储在第二寄存器中时， 预先存储在第二寄存器中的存储值被移位并存储在所述第三寄存器中；第一 加法器，当输入指定比特时，将输入比特值、预先存储在第一寄存器中的存 储值和预先存储在第三寄存器中的存储值相加，并将相加得到的值存储在第 一寄存器中；以及第二加法器，将输入比特值、预先存储在第一寄存器中的 存储值和预先存储在第二寄存器中的存储值相加，以输出相加得到的值。
根据本发明的一方面，编码器可以以与4企测顺序相反的顺序逐一接收由 比特检测器检测的数据比特的输入，并对数据比特执行巻积编码。
根据本发明的一方面，比特插入器可以以与编码顺序相反的顺序将由编 码器巻积编码并输出的编码值逐一插入奇偶校验插入区。
根据本发明的一方面，奇偶校验插入区可包括排列在turbo流的每个数 据比特之后的一个比特。根据本发明的一方面，奇偶校验插入区可包括排列在turbo流的每个数
据比特之后的三个比特。
根据本发明的一方面，对于turbo流的每个数据比特，比特插入器可将 数据比特的编码值插入连续排列的奇偶校验插入区的三个比特中的第 一比特 和第三比特，并将与该数据比特的比特值相同的比特值插入奇偶校验插入区 的三个比特中的第二比特。
根据本发明的另一方面，外编码器包括比特检测器，接收包括普通流 和turbo流的双重传送流，并且仅从turbo流4全测数据比特，其中，turbo流设 置有奇偶校验插入区；编码器，对检测的数据比特巻积编码，并输出每个检 测的数据比特的编码值；以及比特插入器，将从编码器输出的编码值插入 turbo流中的奇偶4交-睑插入区。
在本发明的另一方面中，提供了一种外编码方法，包括接收包括设置 有奇偶校验插入区的turbo流的双重流，仅从turbo流检测数据比特，使用设 置有多个寄存器和多个加法器的编码器对数据比特进行巻积编码，以输出每 个数据比特的编码值，以及将编码值插入奇偶校验插入区。
根据本发明的一方面，编码器可包括第一寄存器；第二寄存器，当比 特值被存储在第 一寄存器中时，预先存储在第一寄存器中的存储值被移位并 存储在所述第二寄存器中；第三寄存器，当比特值被存储在第二寄存器中时， 预先存储在第二寄存器中的存储值被移位并存储在所述第三寄存器中；第一 加法器，当输入指定比特时，将输入比特值、预先存储在第一寄存器中的存 储值和预先存储在第三寄存器中的存储值相加，并将相加得到的值存储在第 一寄存器中；以及第二加法器，将输入比特值、预先存储在第一寄存器中的 存储值和预先存储在第二寄存器中的存储值相加，以输出相加得到的值。
根据本发明的一方面，奇偶校验插入区可包括排列在turbo流的每个数 据比特之后的一个比特。
根据本发明的一方面，奇偶校验插入区可包括排列在turbo流的每个数 据比特之后的三个比特。
根据本发明的一方面，在将编码值插入奇偶校验插入区的步骤中，可将 每个数据比特的编码值插入连续排列的奇偶校验插入区的三个比特中的第一 比特和第三比特，并将与该数据比特的比特值相同的比特值插入奇偶校验插 入区的三个比特中的第二比特。本发明的另外的方面和/或优点将在以下描述中被部分地阐述，通过描述 部分地将是清楚的，或者可通过本发明的实施而得知。
有益效果
才艮据本发明的各方面，可以有效地仅对包括普通流和turbo流的双重传 送流中的turbo流编码，以便提高ATSC (高级电视系统委员会)VSB (残留 边带)系统(美国类型数字地面广播系统)的接收性能。因此，可以仅对双 重传送流中的turbo流进行强健处理，从而提高了多径环境中的接收性能。
通过下面结合附图对实施例的详细描述，本发明的上述和/或其他方面和
优点将会变得清楚和更容易理解，其中
图1是示出普通美国类型数字广播(ATSC VSB)系统的发送/接收系统的
构造的框图2是示出ATSC VSB数据帧的结构的示图3是示出根据本发明实施例的外编码器的构造的框图4和图5是解释图3中的外编码器的各种编码方法的示图6是示出图3中的外编码器的编码器的详细构造的例子的示图；以及
图7是解释和示出根据本发明实施例的外编码方法的示图。
具体实施例方式
现在将具体参照本发明的实施例，本发明的示例在附图中示出，其中， 相同的标号始终指示相同的部件。以下通过参照附图描述实施例以便解释本 发明。
图3是示出根据本发明实施例的外编码器100的构造的框图。参照图3, 外编码器100包括比特检测器110、编码器120和比特插入器130。外编码器 100仅对包括在混合了 turbo流和普通流的双重传送流中的turbo流进行外编 码。Turbo流是才艮据指定的压缩标准(例如，MPEG-2)压缩并被强健地处理 的数据流。
比特检测器110接收其中形成有用于插入奇偶校验的奇偶校验插入区的 turbo流，并仅从turbo流检测数据比特。比特检测器110 ^r测作为数据比特的不在奇偶校验插入区中的比特。更具体地说，比特检测器110根据turbo流 的转换率检测指定数量的数据比特。也就是说，在1/2转换率的设置有奇偶 校验插入区的turbo流的情况下，从一个字节检测四个数据比特。在l/4转换 率的设置有奇偶校验插入区的turbo流的情况下，从一个字节检测两个数据比特。编码器120按照递归系统巻积码(RSC编码)形式对检测的数据比特进行 巻积编码。比特插入器130将从编码器120输出的编码值插入turbo流中的奇偶校 验插入区。图4和图5是解释外编码器的各种编码方法的示图。图4是解释以1/2比率对数据编码的处理的示图。参照图4,比特检测器 110乂人包4舌D7 0D6 0D5 0D4 0的一个字节氺全观'J比净争D7、 D6、 D5和D4。图 4中由0表示的部分是将插入奇偶校验的区，即，奇偶校验插入区(也叫做 占位符)。换句话说，为一个字节的每一个比特提供包括一个比特的奇偶校验 插入区。比特检测器110以与检测顺序相反的顺序排列检测的比特，并将比特逐 一插入编码器120。也就是说，例如，如果以D4、 D5、 D6、 D7的顺序检测 比特，则以D7、 D6、 D5、 D4的顺序将比特插入编码器120。编码器120连续输出与D7、 D6、 D5和D4对应的编码值Z7、 Z6、 Z5 和Z4。比特插入器130以与编码值的输出顺序相反的顺序排列编码值，并将编 码值插入奇偶才交-验插入区。也就是说，例如，如果以Z7、 Z6、 Z5、 Z4的顺 序输出编码值，则以Z4、 Z5、 Z6、 Z7的顺序将编码值插入奇偶校验插入区。 结果，夕卜编码器100将D7 0D6 0D5 0D4 0的字节编石马，以D7 Z7 D6 Z6 D5 Z5 D4 Z4的形式输出该字节。图5是解释以1/4比率对数据编码的处理的示图。参照图5, turbo流的 每个字节包括一个数据比特和排列在该数据比特之后的三个null比特。具体 地说，两个^:据比特D7和D6,以及6个null比特构成一个字节。参照图5,比特检测器110从由D7 0 0 0 D6 0 0 0组成的一个字节连续检 测比特D6和D7。比特检测器110以D7、 D6的顺序排列检测的比特，并将 比特插入编码器120。编码器120输出与D7和D6对应的编码值Z7和Z6。比特插入器130以与其输出顺序相反的顺序排列编码值Z7和Z6,并以 Z6、 Z7的顺序将编码值插入奇偶校验插入区。在这种情况下，每个编码值被 插入由一个数据比特和三个连续比特组成的奇偶校验插入区中的第 一比特和 第三比特。另外，与各个数据比特相同的值被复制到奇偶校验插入区的第二 比特。结果，如果对由D7000D60 00组成的字节编码，则输出D7 Z7 D7 Z7 D6 Z6 D6 Z6的字节。图4和图5示出了记录有零数据的奇偶校验插入区。然而，应理解奇偶 校验插入区可记录有不为零的简单的null数据。图6是示出根据本发明实施例的外编码器120的编码器单元的构造的示 图。参照图6，编码器120包括第一加法器121和第二加法器122，以及三个 寄存器(S2、 S1和S0) 123、 124和125。第一加法器121将待输入的比特值D、第一寄存器(S2)123的存储值和第 三寄存器(S0)125的存储值相力。，并将相加得到的值存储在第一寄存器(S2)123 中。预先存储在第一寄存器(S2)123中的值被移位并存储在第二寄存器(S1)124 中。在这种情况下，预先存储在第一寄存器(S2)123中的值被提供给第二加法 器122。第二加法器122将第一寄存器(S2)123的存储值、预先存储在第二寄 存器(S1)124中的存储值和将要输入的比特值D相加，并输出得到的值(即， 编码值Z)。同时，预先存储在第二寄存器(S1)124中的值被移位并存储在第 三寄存器(S0)125中。存储在第三寄存器(S0)125中的值被提供给第一加法器 121。因此，执行了 RSC编码类型的巻积编码。可以在产生和发送双重传送流的数字广播发送系统中使用图3中示出的 外编码器100。数字广播发送系统可包括MUX端(未示出)，将普通流与 turbo流复用以产生双重传送流；激励器端(未示出)，仅对产生的双重传送 流中的turbo流进行强健地处理，对双重传送流#1行编码和调制，并发送编码 和调制的流。图3的外编码器100可适用于turbo流处理设备，从而外编码器 100仅在激励器端4全测turbo流，并强健地处理4全测的流。图7是解释根据本发明实施例的外编码方法的流程图。参照图7，外编 码方法首先从turbo流检测数据比特(S810)。检测的位置和数据比特的数量可 根据转换方法而改变。更具体地说，当使用1/2比率转换方法时，从一个字 节检测四个数据比特(即，从最右边起的第二、第四、第六和第八比特)。当 使用1/4比率转换方法时，从一个字节检测两个数据比特(即，从最右边起的第四和第八比特)。然后，将检测的数据比特连续输入到编码器(S820)。编码器可采用如图6 所示的构造。编码器以数据比特的输入顺序对数据比特执行编码(S830)。然后，将编 码值插入奇偶校验插入区(S840)。因此，外编码处理完成。虽然已经示出和描述了本发明的若干实施例，但是本领域的技术人员将 理解，在不脱离本发明的原理和精神的情况下，可以在实施例中做出各种改 变，本发明的范围在权利要求及其等同物中限定。产业可用性本发明涉及一种强健地处理数字广播传送流的外编码器及其编码方法， 更具体地说，涉及这样一种产生并发送包括普通流和turbo流的双重传送流的 外编码器及其外编码方法。
权利要求
1、一种外编码器，包括比特检测器，接收设置有奇偶校验插入区的turbo流，并从turbo流检测数据比特；编码器，对检测的数据比特进行卷积编码，输出每个的数据比特的编码值；以及比特插入器，将从编码器输出的编码值插入turbo流中的奇偶校验插入区。
2、 如权利要求1所述的外编码器，其中，编码器包括 第一寄存器；第二寄存器，当比特值被存储在第一寄存器中时，预先存储在第一寄存 器中的存储值被移位并存储在所述第二寄存器中；第三寄存器，当比特值被存储在第二寄存器中时，预先存储在第二寄存 器中的存储值被移位并存储在所述第三寄存器中；第一加法器，当输入指定比特时，将输入比特值、预先存储在第一寄存 器中的存储值和预先存储在第三寄存器中的存储值相加，并将相加的第一结 果值存储在第一寄存器中；以及第二加法器，将输入比特值、预先存储在第一寄存器中的存储值和预先 存储在第二寄存器中的存储值相加，以输出相加的第二结果值作为编码值。
3、 如权利要求1所述的外编码器，其中，编码器以与检测顺序相反的顺 序逐一接收由比特检测器检测的数据比特的输入，并对数据比特执行巻积编 码。
4、 如权利要求3所述的外编码器，其中，比特插入器以与编码顺序相反 的顺序将由编码器巻积编码并输出的编码值逐一插入奇偶校验插入区。
5 、如权利要求1所述的外编码器，其中，奇偶校验插入区包括排列在turbo 流的每个数据比特之后的一个比特。
6、 如权利要求2所述的外编码器，其中，奇偶才交验插入区包括排列在turbo 流的每个数据比特之后的 一个比特。
7、 如权利要求1所述的外编码器，其中，奇偶校验插入区包括排列在turbo 流的每个数据比特之后的三个比特。
8、 如权利要求2所述的外编码器，其中，奇偶校验插入区包括排列在turbo 流的每个数据比特之后的三个比特。
9、 如权利要求7所述的外编码器，其中，对于turbo流的每个数据比特， 比特插入器将数据比特的编码值插入连续排列的奇偶校验插入区的三个比特 中的第 一比特和第三比特，并将与所述数据比特的比特值相同的比特值插入 奇偶校验插入区的三个比特中的第二比特。
10、 如权利要求8所述的外编码器，其中，对于turbo流的每个数据比 特，比特插入器将数据比特的编码值插入连续排列的奇偶校验插入区的三个 比特中的第 一比特和第三比特，并将与所述数据比特的比特值相同的比特值 插入奇偶校验插入区的三个比特中的第二比特。
11、 如权利要求1所述的外编码器，其中，当比特检测器接收turbo流 时，奇偶校验插入区记录有零数据。
12、 如权利要求1所述的外编码器，其中，当比特检测器接收turbo流 时，奇偶校验插入区记录有非零的null数据记录。
13、 一种外编码器，包括比特检测器，接收包括普通流和turbo流的双重传送流，并仅从turbo流 检测数据比特，其中，turbo流设置有奇偶校验插入区；编码器，对检测的数据比特巻积编码，并输出每个检测的数据比特的编 码值；以及比特插入器，将从编码器输出的编码值插入turbo流中的奇偶校验插入区。
14、 一种外编码方法，包括接收包括设置有奇偶校验插入区的turbo流的双重流，仅从turbo流检测 数据比特；使用设置有多个寄存器和多个加法器的编码器对数据比特进行巻积编 码，以输出每个数据比特的编码值；以及 将编码值插入奇偶校验插入区。
15、 如权利要求14所述的外编码器，其中，编码器包括 第一寄存器；第二寄存器，当比特值被存储在第一寄存器中时，预先存储在第一寄存 器中的存储值被移位并存储在所述第二寄存器中；第三寄存器，当比特值被存储在第二寄存器中时，预先存储在第二寄存 器中的存储值被移位并存储在所述第三寄存器中；第一加法器，当输入指定比特时，将输入比特值、预先存储在第一寄存 器中的存储值和预先存储在第三寄存器中的存储值相加，并将相加的第 一结果值存储在第一寄存器中；以及第二加法器，将输入比特值、预先存储在第一寄存器中的存储值和预先 存储在第二寄存器中的存储值相加，以输出相加的第二结果值作为编码值。
16、 如权利要求14所述的外编码方法，其中，在奇偶校验插入区中，在 turbo流的每个数据比特之后排列一个比特。
17、 如权利要求15所述的外编码方法，其中，在奇偶校验插入区中，在 turbo流的每个数据比特之后排列一个比特。
18、 如权利要求14所述的外编码方法，其中，在奇偶^^交验插入区中，在 turbo流的每个数据比特之后排列三个比特。
19、 如权利要求15所述的外编码方法，其中，在奇偶校验插入区中，在 turbo流的每个数据比特之后排列三个比特。
20、 如权利要求18所述的外编码方法，其中，在将编码值插入奇偶校验 插入区的步骤中，将每个数据比特的编码值插入连续排列的奇偶校验插入区 的三个比特中的第 一比特和第三比特，并将与该数据比特的比特值相同的比 特值插入奇偶校验插入区的三个比特中的第二比特。
21、 如权利要求19所述的外编码方法，其中，在将编码值插入奇偶校验 插入区的步骤中，将每个数据比特的编码值插入连续排列的奇偶校验插入区 的三个比特中的第 一比特和第三比特，并将与该数据比特的比特值相同的比 特值插入奇偶校验插入区的三个比特中的第二比特。
22、 如权利要求14所述的外编码方法，其中，当比特检测器接收turbo 流时，奇偶校验插入区记录有零数据记录。
23、 如权利要求14所述的外编码方法，其中，当比特检测器接收turbo 流时，奇偶校验插入区记录有非零的null数据记录。
全文摘要
一种外编码器包括比特检测器，接收设置有奇偶校验插入区的turbo流，并从turbo流检测数据比特；编码器，对检测的数据比特进行卷积编码；以及比特插入器，将从编码器输出的编码值插入turbo流中的奇偶校验插入区。所述编码器包括第一寄存器；第二寄存器，当比特值被存储在第一寄存器中时，预先存储在第一寄存器中的存储值被移位并存储在所述第二寄存器中；第三寄存器，当比特值被存储在第二寄存器中时，预先存储在第二寄存器中的存储值被移位并存储在所述第三寄存器中；第一加法器，如果输入指定比特，则将输入比特值、预先存储在第一寄存器中的存储值和预先存储在第三寄存器中的存储值相加，并将相加得到的值存储在第一寄存器中；以及第二加法器，将输入比特值、预先存储在第一寄存器中的存储值和预先存储在第二寄存器中的存储值相加，以输出相加得到的值。因此，仅强健地处理双重传送流中的turbo流。
文档编号H04N7/12GK101283593SQ200680037115
公开日2008年10月8日 申请日期2006年10月20日 优先权日2005年10月21日
发明者丁海主, 张龙德, 朴义俊, 权容植, 柳廷必, 池今难, 郑晋熙, 金俊守, 金宗勋 申请人:三星电子株式会社