专利名称：低辐射信号发生器与分布系统的制作方法
技术领域：
本发明涉及一种时钟发生器，尤其涉及一种低辐射信号发生器及 分布系统，用于减少所给定信号的辐射。通过修正原始信号、且从 所修正信号恢复为原始信号来实现。
背景技术：
时钟发生器已经使用了许多年。典型地，时钟发生器是由来自使 用扩频技术的半导体厂商的芯片所构成。使用该技术以减少电磁干
扰(EMI)。
这种传统式时钟发生器的主要问题为时钟信号的高频率时会造 成电磁干扰的增加。当使用扩频技术以减少电磁干扰时，会将抖动 (jitter)导入时钟信号，而影响电路运行。使用扩频技术的传统式时钟 发生器的另 一 个问题为其辐射减少仅可以达到大约-10 dB 。使用扩频 技术的这种传统式时钟发生器的另 一个问题为，与并未使用扩频技 术的这种时钟发生器相比，其电路复杂性增加。
虽然这种装置可以适用于其所处理的特殊目的，但其并不适用于 减少任何给定信号的辐射。辐射的减少可以藉由对该信号进行操作 且恢复原始信号来实现。
美国专利US 6292507 Bl公开了 一种扩频时钟发生器电路，其 自动补偿在被动组件值、系统增益、以及在锁相回路中的充电泵电 流中的变化。该时钟发生器为单芯片发生器。经修正的时钟具有抖 动，且其电磁干扰的减少受到限制。
美国专利US 6647052公开了一种扩频主(master)时钟、以及复数 个相位偏移扩频/人(slave)时钟。4吏用相位延迟以产生不同的相位偏移。这些相位延迟为预先确定或动态地计算。这种时钟发生器可以 有限的减少电磁干扰。
美国专利US 6975148公开了 一种扩频时钟发生器。该设计使用 电流控制振荡器。该时钟发生器可以有限的减少电磁干扰。其会将 抖动导入于所修正的时钟信号中。
美国专利US 7095260 B2公开了 一种扩频时钟发生器，其使用 单个芯片以产生扩频时钟。
上述这些专利分别使用单个芯片以产生具有抖动的扩频时钟。
在这些方面^艮据本发明的低辐射信号运行电路与传统观念以及 现有技术的设计在实质上不同，且在这种实施中提供一种装置，其 主要发展用于通过使用 一个发射器与多个接收器以减少给定信号辐 射的目的。该发射器修正该信号以降低电磁辐射，以及这种接收器 所恢复的原始信号。
发明内容
由于在现有技术中，目前所存在已知类型的时钟发生器存在上述 的缺点，本发明提供一种新式低辐射信号运行电路结构，其中可以 使用该电路以减少任何给定信号的辐射。这可以通过修正原始信号 且从经修正信号恢复为原始信号而实现。
本发明将更详细说明发明目的是提供一种新式的低辐射信号运 行电路，其具有上述时钟发生器的许多优点，且具有许多新颖性而 形成一种新式低辐射信号运行电路，其由任何现有技术时钟发生器 不论以单独或任何组合方式所无法预期、使得明显、建议、或甚至 暗示。
为达成此目的，本发明通常包括:发射器，其修正给定信号；分 频器，其存在于此发射器中，且将输入信号分频；脉冲成形电路， 其产生两个脉冲， 一个在输入信号的前缘且一个在输入信号的后缘； 接收器，其由经修正信号恢复为原始信号；緩存器，其根据进入脉 冲而产生一信号；以及锁相回路电路，其在输出产生一信号。此发射器具有一分频电路，其将输入信号分频。该发射器也具有脉沖成 形电路，以产生脉冲。分频器具有触发器，其以预定数量对输入信 号分频。脉沖成形电路具有积分器与逻辑门。接收器具有緩存器电 路与锁相回路。緩存器具有触发器。锁相回路具有相位比较器、充 电泵、电压控制振荡器与分频器。
经由如此大致广泛描述本发明的更重要特性，以便更好地了解其 详细说明，且以便更好地了解其对于本技术的贡献。以下将说明本 发明额外的特性。
在详细说明本发明的至少 一个实施例之前，应了解本发明的应用
并不限于在以下描述或附图中说明所揭示的结构的细节与组件的 配置。本发明可以成为其它实施例，且以各种方式实施与执行。而 且，应了解在此所使用的词组与术语，是用于说明目的，而不应被 认为是限制。
本发明的主要目的为提供一种低辐射信号运行电路，其可以克服 现有技术装置的缺点。
本发明的另 一 个目的为提供 一 种用于减少给定信号的辐射的低 辐射信号运行电路。这可以通过修正此信号、且从经修正信号恢复 为原始信号而实现。
本发明的另一个目的为提供一种低辐射信号运行电路，其可以将 辐射降低达-30dB。
本发明的另一个目的为提供一种低辐射信号运行电路，其可以降 低辐射而不会导入任何抖动。目前技术并无法实现辐射减少而不将 抖动导入于信号中。
本发明的另 一 个目的为提供 一 种低辐射信号运行电路，其可以非 常简单地设计与制造,但可以提供具有非常低抖动的辐射大幅减少。
本发明的其它目的与优点将对于读者成为明显，且其用意为此等 目的与优点是在本发明的范围中。
为达成以上与之相关的目的，本发明可以由附图中所说明的形式 实现。然而，必须注意的事实为这些附图仅用于说明，且可以在所说明特定结构中作出改变。
本发明的各种其它目的、特性、以及附带优点将由于参考附图而 获得更好的了解。其中，在多个附图中相同的组件符号代表相同或 类似的零件。
图1为发射器与接收器的方块图； 图2为发射器的结构图； 图3为接收器的结构图； 图4为脉冲的波形图；以及 图5为脉冲成形单元的方块图。
具体实施例方式
现在参考附图进行描述，其中在多个附图中，类似的参考符号代 表类似组件，
了一种低辐射信号运行电路，其包括:发射器， 其修正给定信号；分频器，其设置于所述发射器中，且对输入信号 进行分频；脉沖成形电路，其在输入信号的前缘产生一个脉冲且在 其后缘产生一个脉冲；接收器，其从经修正信号恢复为原始信号； 緩存器，其根据进入脉沖而产生信号；以及锁相回路电路，其在输 出产生信号。发射器具有分频电路，其对输入信号进行分频。发射 器亦具有脉冲成形电路，以产生这种脉冲。分频器具有触发器，其 以预定量对输入信号分频。脉冲成形电路具有积分器与逻辑门。接 收器具有緩存器电路与锁相回路。緩存器具有触发器。锁相回路具 有相位比较器、充电泵、电压控制振荡器与分频器。
发射器具有对输入信号进行分频的分频器电路。发射器亦具有脉 冲成形电路，以产生两个脉冲。发射器2在其输入处接收信号4，且 以预定数目对此信号进行分频。由分频单元5实施分频，且信号频 率降低。在分频之后，将所产生的信号6施加于脉沖成形单元27。 该脉沖成形单元27具有两个积分器7与21，以及逻辑门9、 22、23。该电路产生脉沖10。 一脉冲产生于经分割信号的前缘。另一脉 沖产生于经分割信号的后缘。发射器2可以为一独立电路，也可以 并入于较大的芯片例如时钟发生器、时钟分配器、或微处理器中， 也可以并入于桥式电路中且支持微处理器系统的芯片。分频器5可 以为固定式或可编程式。当其为可编程式时，可以由外部电路将分 频数输入该电路。积分器电路7与21可以使用简单的电阻器-电容器 网络、或使用运算放大器来建立，或可以使用数字信号处理技术来 建立。积分器电-各7与21可以由任何其它电^各取代，以在所分频信 号的前缘与后缘产生脉冲。如果需要的话，该脉冲产生电路也可以 被程序化，以调整所产生信号之脉冲宽度。发射器电路2可以包括 但并不限于在5V、 3.3V、 2.5V以及1.8V的不同电压位准下工作。 可以将发射器输出10使能或禁止以产生脉沖。如果将发射器2使能， 则输出信号IO为在经分频输入信号的前缘与后缘的窄脉冲。如果将 发射器2禁止，则此输出10与输入信号4相同。发射器2亦可以由 软件或固件执行。如果输入信号4被数字化，则可以使用数字处理 技术以软件对此信号分频。该相同的软件或固件亦可以产生对应于 经分频信号的前缘与后缘的脉沖25、 26以及10。此外，软件或固件 可以运行输入信号4而在输出处产生信号，其频谱接近于输出信号 IO的频语。发射器电路2当以硬件执行时可以为芯片本身、较大芯 片的一部份、或者可以建立为使用离散模拟与数字组件的离散电路。 分频器5具有触发器，而以预定量对此输入信号分频。分频器5 接收输入信号4为其输入，且以预定数对该信号分频时钟。该数目 可以为固定的或可以由使用者与设计者编程。可以将分频器5建立 为发射器芯片2的一部份、或为离散硬件电路的一部份。分频器5 亦可以软件或固件程序执行以作为数字信号处理区块。该分频器可 以为固定式或可编程式。当以硬件执行时，其可以为才莫拟或数字电 路。
脉沖成形电路具有两个积分器与逻辑门。脉冲成形电路27接收 经分频信号以作为其输入6，以及产生对应于经分频输入信号的前缘与后缘的信号10。通过产生信号10,原始信号的脉冲宽度减少，在
频率域中的信号的幅值因此减小。事实上，这会将能量扩散至其它
频率。该电路包括两个积分器7与21,其由两个电阻器与两个电容 器所构成。当将此输入信号6提供给第一积分器时，电容器经由输 入电阻器对输入信号充电。电容器的充电时间由该电阻器与电容器 的值所决定。该充电时间随后决定所产生信号的脉沖宽度。积分器7 与21的输出与异或(OR)门连接。该异或(XOR)门接收两个输入6、 8、 24。其一为原始经分频信号6，且另一为积分器25的输出。该XOR 门27的输出29为一脉冲，其宽度是由积分器的时间常数所决定。 脉沖成形电路27可以硬件、软件、或固件来建立。当以软件或固件 执行时，可以使用数字信号处理技术以获得脉沖。当以硬件执行时， 积分器7与21可以使用模拟或数字组件来建立。输出信号的脉沖宽 度可以为固定的或可程序化。发生器电路可以使用数字或模拟组件。 该设计使用XOR门，然而可以使用任何其它门或模拟电路用于执行。 此发生器功能亦可以软件或固件实施。
接收器具有一緩存器电路与锁相环路。接收器3接收输入信号 10且从其产生信号18。信号18与施加于发射器电路2的信号4相 同。该目的为将此原始信号4转换成脉沖10，从而可以降低频域中 的幅值。接收器电路3接收由发射器2所产生的脉冲10，且由输入 脉冲IO恢复为原始信号18。接收器电路3由緩存器11与锁相回路 电路28所构成。緩存器11由输入脉沖IO产生经分频信号12。将该 信号12提供给锁相回路(PLL)电路28，以产生信号18。锁相回路28 可以为固定式或可编程式。接收器3可以建立于芯片本身、或例如 微处理器、微处理器支持芯片、桥芯片、或任何其它特殊应用集成 电路(ASIC)的较大芯片的 一部份。以此方式各ASIC可以对输入脉冲 进行译码，以及从该脉冲产生原始信号。接收器电路3可以由硬件、 软件、或固件实施。如果以软件或固件实施，则可以使用数字信号 处理技术。当在硬件中执行时，其可以为模拟、数字或混合电路。 接收器电路3可以设计于一芯片中、或可以为一离散电路。该接收器电i 各可以为可编程式或固定式。
緩存器具有一触发器。緩存器ll接收输入脉冲IO且从这些脉沖 产生一信号12。緩存器11的主要功能为延伸该输入脉沖10。在此 设计中使用一触发器。将输入信号IO施加于触发器的时钟信号。因 此，触发器的输出随各脉冲改变。緩存器11可以使用例如触发器与 逻辑门的数字电路组件而建立。其亦可以使用模拟电路组件。緩存 器11的功能可以藉由软件或固件实施。当以软件或固件实施时，则 可以使用数字信号处理技术。緩存器11亦可以例如微处器或特殊应 用集成电路的较大电路来执行。
锁相回路具有一相位比较器、充电泵、电压控制振荡器、以及分 频器。锁相回路28接收緩存器11的输出12且产生信号18，该信号 的频率为输入信号12的倍数。该锁相回路由相位比较器13、充电泵 15、电压控制振荡器17、以及分频器20所构成。相位比较器13检 测输入信号12与反馈信号19间的相位差。该相位比较器具有两个 输出脉沖，其一称为UP且其另一称为DOWN。如果输入信号12的 相位大于反^t赍信号19的相位，则UP输出为高，否则DOWN输出为 高。将这些输出施加于产生充电电流16的充电泵15。使用这些充电 电流16在输出处对滤波器电容器充电。电容器输出16连接至电压 控制振荡器(VCO)17。 VCO 17接收输入电压16，且输出18的频率 是由该输入电压决定。将VC0 17的输出18提供给分频器20。该分 频器电路20接收来自VCO 17的输入18,且以预定数目对信号18 分频。将分频器的输出19施加至相位比较器13,以作为反馈信号 19。因此，PLL电i 各28将输入信号12的频率乘以一预定数目。锁 相回路28可以建立于接收器芯片3中，或可以建立于特殊应用集成 芯片中。其可以建立为模拟的、数字的或其组合。此锁相回路可以 在软件或固件中实施。此分频因子可以为固定式或可编程式。
发射器单元2的输入4为一经处理的信号。发射器单元2之内， 将输入信号4施加于分频器5,其以预定值对输入信号4分频。将分 频器5的输出6施加于脉冲成形电路27。脉沖成形电路27产生窄脉沖10，其一在输入信号的前缘，且另一在输入信号的后缘。脉沖成 形电路27的输出IO连接至发射器2的输出端。信号IO在媒体中传 送且抵达接收器电路3。接收器3接收此信号IO作为输入信号，且 将其施加至緩存器电路11。緩存器电路ll的输出12连接至锁相回 路的输入12。锁相回路的输出18与送至发射器电路2的输入信号4 相同。该发射器可以为独立电路。其亦可以并入较大ASIC的内部。 接收器亦可以为独立电路。其亦可以并入较大的特殊应用集成电路 中。如果这些电路并入于特殊应用集成电i 各中，则将原始信号施加 于设置有发射器电路的特殊应用集成电路。将其中设置有发射器的 特殊应用集成电路的输出施加于其中设置有接收器的特殊应用电 路。其中设置有接收器电路的特殊应用电路的输出为原始信号。锁 相回路电3各可以随着不同电路而改变，以产生相同或类似的结果， 该结果为输出信号，其频率为输入信号频率的倍数。可以使用不同 方法例如数字、模拟或其组合以设计緩存器电路。
本发明修正任何给定信号的频谱，从而可以降低频谱的幅值，且 将能量扩散至不同频率。该电路是由发射器2与接收器3所构成。 图1示出了这些组件。板1在其它电路中具有发射器单元2与接收 器单元3。板1在其上具有许多其它电路，且所有这些电路使用共同 的时钟以同步操作。时钟信号的高频率造成在频域中的高幅值信号。 这些信号会在基波频率以及谐波频率中产生。为了去除这些噪声， 可以将发射器单元2添加至该板。以此方式将时钟信号修正，以改 变其频谱以降低噪声。将降低噪声的信号传输至该板上的其它电路。 在电路板1的另一侧上，使用接收器3而从经发射信号恢复为原始 时钟信号。在该板上可以有复数个接收器。在图2中示出了发射器 电路2的细节。将时钟信号4施加于分频器电路5。由分频器电路5 对输入信号4分频。分频器电路5的输出6施加于脉冲成形电路27。 在图2与图5中示出了脉冲成形单元。参考图5,将输入6施加于积 分器单元7与积分器单元21。这些单元将输入信号整合。将输出8 与24以及输入信号6 —起施加于逻辑电路9与22。来自逻辑电路9与22的输出26与25施加于另一逻辑电路23。来自逻辑电路23的 输出10为发射器单元的输出。图3示出了接收器电路的细节。输入 信号10为由发射器单元2所发出的经修正的时钟信号。将信号10 施加于緩存器11,其将输入脉冲转换成具有较低频率的脉冲。緩存 器电路ll的输出12施加于PLL28。在图3中示出了 PLL28的细节。 PLL的第一组件为相位比较器13，其由緩存器11接收输入12、且 由分频器20接收其它输入19。在将这两个输入信号12与19间的相 位比较后，将相位比较器的输出14施加于充电泵电路15。此电路产 生用于电压控制振荡器(VC0)17所需的电流16。 VCO 17的输出18 为PLL 28的输出。亦将该输出18施加于对信号18分频的分频器20。 将分频器20的输出19施加于相位比较器13,作为以上所讨论的其 它输入。接收器3的输出18为原始时钟信号。图4示出了在此系统 不同级的不同信号。信号4为施加于发射器2的原始时钟信号。此 信号由分频器5分频以获得信号6。脉沖成形电路27在其输入接收 信号6，且产生在频谱中具有较低幅值的信号10。将信号10施加于 接收器3的输入。在接收器3中的緩存器11将信号10转换成具有 较低频率的信号12。 PLL28的输出为与原始时钟信号4相同的信号 18。
关于本发明使用与操作方式的进一步讨论，可以从以上的说明中 明显得到。因此，在此并不提供有关于使用与操作方式的进一步讨 论。
由于以上说明而可以实现用于本发明零件的最佳尺寸关系，此包 括:在尺寸、材料、形状、形式、操作功能与方式、组装、以及使用， 而被认为对于本领域的技术人员为明显的，且在附图中所描述与在 说明书中说明所有等同关系，其用意为包括于本发明中。
因此，以上描述仅为对于本发明原理的说明。此外，由于对于本 领域的技术人员可以容易地产生各种修正与改变，其用意并不在于 将本发明限制于所显示与说明的确实的结构与操作，以及因此所有 适当的修正与等同对象落入本发明之范围中。
权利要求
1.一种用于减少来自电路板或系统的电磁辐射的系统，包括发射器电路，用于接收信号，且将其转换成具有低于原始信号的电磁辐射的信号；以及一个或多个接收器，用于从所发射信号恢复为原始信号。
2. 如权利要求l所述的系统，其特征在于，所述发射器包括分 频器与脉冲成形电路。
3. 如权利要求l所述的系统，其特征在于，所述发射器为独立 的集成电路。
4. 如权利要求l所述的系统，其特征在于，所述发射器为较大 集成电if各的一部4分。
5. 如权利要求2所述的系统，其特征在于，所述分频器为固定 式或可编,呈式。
6. 如权利要求5所述的系统，其特征在于，所述分频器为可编 程式，且可向其提供分频数目以控制分频因子。
7. 如权利要求5所述的系统，其特征在于，所述分频器在软件 中实施。
8. 如权利要求5所述的系统，其特征在于，所述分频器在使用 不同硬件组件的硬件中实施。
9. 如权利要求2所述的系统，其特征在于，所述用于改变所述 信号形状的装置包括积分器。
10. 如权利要求7所述的系统，其特征在于，所述积分器使用模 拟组件或数字信号处理设计。
11. 如权利要求7所述的系统，其特征在于，所述积分器为可编 程式，以调整经修正信号的脉冲宽度。
12. 如权利要求l所述的系统，其特征在于，所述发射器在例如 5伏特、3.3伏特、2.5伏特、以及1.8伏特的不同电压工作。
13. 如权利要求l所述的系统，其特征在于，所述发射器由软件实施。
14. 一种系统，包括发射器，其通过将输入信号分频且因此降低其信号频率，而将一 给定信号转换成另 一信号，其具有低于原始信号的电磁辐射；脉沖成形电路，其在经分频信号的前缘与后缘产生窄脉沖；以及 接收器，用于通过使用锁相回路电路，而从所接收信号恢复为原 始信号。
15. 如权利要求14所述的系统，其特征在于，所述脉沖成形电 路为硬件电路。
16. 如权利要求14所述的系统，其特征在于，所述脉冲成形电 路由软件实施。
17. 如权利要求14所述的系统，其特征在于，所述接收器包括 前置放大器与锁相回路电路。
18. 如片又利要求15所述的系统，其特4正在于，所述锁相回路电 路为可编程式。
19. 如权利要求14所述的系统，其特征在于，所述接收器为独 立的集成电路。
20. 如权利要求14所述的系统，其特征在于，所述接收器在另 一个特殊应用集成电3各中实施。
21. 如权利要求14所述的系统，其特征在于，所述脉沖成形电 路产生窄脉冲。
22. 如权利要求14所述的系统，其特征在于，所述脉冲宽度为 可编程式。
全文摘要
一种用于降低给定信号的辐射的低辐射信号发生器与分布系统。通过修正该信号且恢复原始信号来实现。本发明的装置包括发射器，其修正给定信号；分频器，其设置于发射器中，且将输入信号分频；脉冲成形电路，其产生两个脉冲，一个在输入信号的前缘且另一个在输入信号的后缘；接收器，其从经修正信号恢复为原始信号；缓存器，其根据输入脉冲而产生一信号；以及锁相回路电路，其在输出产生一信号。该发射器具有将输入信号分频之分频电路。该发射器亦具有脉冲电路，以产生两个脉冲。分频器具有5个触发器，其以预先确定数量对输入信号分频。脉冲成形电路具有两个积分器与逻辑门。接收器具有缓存器电路与锁相回路。缓存器具有触发器。锁相回路具有相位比较器、充电泵、电压控制振荡器以及分频器。
文档编号H04B1/00GK101601189SQ200680046908
公开日2009年12月9日 申请日期2006年11月22日 优先权日2005年12月13日
发明者戈卡尔普·贝拉默戈鲁 申请人:Awq顾问公司