专利名称：一种接收数据的处理装置及方法
技术领域：
本发明属于通信领域，具体涉及一种接收数据的处理装置及方法。
技术背景在通信领域中，需要用接收数据处理装置对接收数据进行处理。 正常情况下，接收数据处理装置中只需要直接使用输入时钟对接收数 据进行处理就可以了。但接收数据处理装置一般时钟资源有限，当接 收数据的输入时钟路数大于接收数据处理装置的时钟资源时，就无法 正常处理每一路接收数据。此时可以采用增加接收数据处理装置，将 接收数据和输入时钟按时钟资源数，均匀分配到各个数据、接收处理装 置中进行处理。采用这种方式会增加接收数据处理装置，不仅会带来 成本的增加，同时使得系统变得更大和更复杂。发明内容本发明提供了 一种接收数据的处理装置及方法，其目的在于完成 当输入的时钟路数超过接收数据的处理装置的时钟资源时，采用不增 加接收数据处理装置的情况下完成接收数据的正常处理。本发明提出了一种接收数据的处理装置，包括 触发模块用于输出高速时钟给釆样模块和处理模块； 采样模块对接收数据的输入时钟进行采样，产生数据处理的使 能信号并发送给处理模块；处理模块对接收的数据进行处理。进一步地，采样模块中通过高速时钟信号对输入时钟进行采样。 进一步地，处理模块中通过高速时钟信号和接收到的采样模块的 使能信号，对数据进行接收处理。本发明还提出了一种接收数据的处理方法，包括以下步骤 S102:引入高速时钟作为时钟信号；S104:利用高速时钟对接收数据的输入时钟信号进行采样，并将 采样到的接收数据的输入时钟信号作为数据处理的使能信号； S106:通过高速时钟和使能信号进行数据的接收处理。 进一步地，S102中所述引入的高速时钟至少是一个。 进一步地，S102中所述高速时钟的频率至少是所有接收数据时 钟信号最高频率的4倍。 进一步地，S104中若接收数据需要输入时钟的下降沿处理，就采样输入时钟的下降沿；若接收数据需要输入时钟的上升沿处理，就采样输入时钟的上升沿。本发明是在数据接收处时，利用外部输入的高速时钟，完成当 输入的时钟路数超过接收数据的处理装置的时钟资源时，接收数据 的正常处理，从而避免了接收数据的处理装置中时钟资源不足的情 况，实现接收数据的处理。
图l接收处理装置示意图；图2接收数据处理流程图；图3接收数据处理(下降沿)示意图；图4接收数据处理(上升沿)示意图；图5 63路2MHz成帧器处理装置示意图。
具体实施方式
下面结合附图和具体实施方式
，进一步阐述本发明的^t支术方案。 参见图1，为接收处理装置示意图。该装置包括 触发模块用于输出高速时钟给采样模块和处理模块。 采样模块对接收数据的输入时钟进行采样，产生数据处理的使能信号并发送给处理模块；釆样模块中通过高速时钟信号对输入时钟进行采样。处理模块通过高速时钟信号和接收到的采样模块的使能信号， 对数据进行处理。参见图2，为接收数4居处理流程图。该流程包括S102:引入高速时钟作为时钟信号；引入的高速时钟至少是一个， 且高速时钟的频率至少是所有接收数据时钟信号最高频率的4倍。S104:利用高速时钟对接收数据的输入时钟信号进行采样，并将 采样到的接收数据的输入时钟信号作为数据处理的使能信号。S106:通过高速时钟和使能信号对数据进行处理。若接收数据需
要输入时钟的下降沿处理，就釆样输入时钟的下降沿；若4妻收数据需 要输入时钟的上升沿处理，就采样输入时钟的上升沿。参见图3，为接收数据处理(下降沿)示意图。该图i兌明利用高 速时钟处理接收数据的过程，接收数据处理是用输入时钟下降沿。图中只描写1路接收数据n ( n代表任意1路)的处理过程。每 路接收数据的处理过程与该处理过程一致。当接收数据正常处理需要输入时钟的下降沿来处理时，利用高速 时钟信号釆样输入时钟的下降沿。本发明使用高速信号下降沿采样输 入时钟的下降沿，产生使能信号，再利用高速时钟信号的上升沿采样 使能信号，处理接收数据。当输入时钟n在高速时钟的下降沿①和下降沿②中间某一时刻 发生跳变时，可编程逻辑的高速时钟在下降沿②确定发生了跳变，从 下降沿②起，延续1个高速时钟信号周期，到高速时钟下降沿③止， 这段区间作为使能信号区间。此时，数据信号应该在4吏能信号区间内 保持有效，否则需要提高高速时钟频率。接收数据n处理时，利用高速时钟信号的上升沿来处理，当高速 时钟信号的上升沿采样到使能信号n有效，利用该时刻处理接收数据 n,此时接收数据n的数据处在有效期内，与用输入时钟直接处理一 致，而此时输入时钟不是作为数据接收处理装置的时钟信号，所以不 占用数据接收处理装置的时钟资源。参见图4,为接收数据处理(上升沿)示意图。该图说明利用高 速时钟处理接收数据的过程，接收数据处理是用输入时钟上升沿。
图中只描写l路接收数据n (n代表任意l路)的处理过程，每 膝接收数据的处理过程与该处理过程一致。当接收数据正常处理需要输入时钟的上升沿来处理时，利用高速 时钟信号采样输入时钟的上升沿。本发明使用高速信号上升沿采样输 入时钟的上升沿，产生使能信号，再利用高速时钟信号的下降沿釆样 使能信号，处理接收数据。参见图5，为本发明的一个具体应用实施例，通过该应用实施例， 对本发明作更进一步的说明。在光传输系统中，经常遇到将映射后的63路(或更多路)2MHz (为2.048MHz ± 50ppm，后面都用2MHz来代替)时钟和2MHz数 据送到可编程逻辑芯片——如FPGA (Field Programmable Gate Array,现场可编程门阵列)中作成帧器处理。因为这63路2MHz时 钟和2MHz数据是独立的，频率和相位都可能存在一定的偏差，所以 每条2MHz数据必须用自己的2MHz时钟单独来处理。而一般可编程 逻辑芯片都不能支持63路时钟输入，故选用本发明的方法来处理。第一步，利用触发模块产生的一路高速时钟作为当前处理用的高 速时钟信号。第二步，将63路2MHz时钟引入到采样模块中，用高速时钟信 号采样2MHz时钟信号。采样后得到63路使能信号。第三步，将63路使能信号和63路数据信号，连同高速时钟信号 一同送入到成帧器处理模块中。第四步，成帧器处理模块利用使能信号和高速时钟信号，对接收 数据进行成帧处理。每当高速时钟信号和使能信号同时有效时，进行
一次接收数据处理。釆用这种方式进行处理效果和直接釆用2MHz时钟处理2MHz 数据的效果一致，而整个63路2MHz成帧器处理装置的时钟只有一 个高速时钟信号，从而避免了时钟资源不足的情况。当然，本发明还可有其他多种实施例，在不背离本发明精神及其 实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应 的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利 要求的保护范围。
权利要求
1、一种接收数据的处理装置，其特征在于，包括触发模块用于输出高速时钟给采样模块和处理模块；采样模块对接收数据的输入时钟进行采样，产生数据处理的使能信号并发送给处理模块；处理模块对接收的数据进行处理。
2、 如权利要求1所述的接收数据的处理装置。其特征在于，所述 釆样模块，通过高速时钟信号对输入时钟进行采样。
3、 如权利要求1或2所述的接收数据的处理装置。其特征在于， 所述处理模块，通过高速时钟信号和接收到的釆样模块的使能信号， 对数据进行处理。
4、 一种接收数据的处理方法，其特征在于，包括以下步骤 S102:引入高速时钟作为时钟信号；S104:利用高速时钟对接收数据的输入时钟信号进行采样，并将 采样到的接收数据的输入时钟信号作为数据处理的使能信号； S106:通过高速时钟和使能信号进行数据的接收处理。
5、 如权利要求4所述的接收数据的处理方法，其特征在于，S102 中所述引入的高速时钟至少是一个。
6、 如权利要求4或5所述的接收数据的处理方法，其特征在于， S102中所述高速时钟的频率至少是所有接收数据时钟信号最高频率 的4倍。
7、 如权利要求6所述的接收数据的处理方法，其特征在于S104中若接收数据需要输入时钟的下降沿处理，就采样输入时钟的下降沿；若接收数据需要输入时钟的上升沿处理，就采样输入时钟的上升沿。
全文摘要
本发明公开了一种接收数据的处理装置及方法，其中，该装置包括触发模块用于输出高速时钟给采样模块和处理模块；采样模块对接收数据的输入时钟进行采样，产生数据处理的使能信号并发送给处理模块；处理模块对接收的数据进行处理。该方法包括以下步骤S102引入高速时钟作为时钟信号；S104利用高速时钟对接收数据的输入时钟信号进行采样，并将采样到的接收数据的输入时钟信号作为数据处理的使能信号；S106通过高速时钟和使能信号进行数据的接收处理。本发明实现了当输入的时钟路数超过数据接收处理系统的时钟资源时，接收数据的正常处理。
文档编号H04L29/02GK101150560SQ20071013727
公开日2008年3月26日 申请日期2007年7月17日 优先权日2007年7月17日
发明者伊和斌, 锐 吴, 和继兴, 赵克忠 申请人:中兴通讯股份有限公司