专利名称：多抽头ccd输出图像数据实时合成装置的制作方法
技术领域：
本实用新型涉及一种图像数据合成装置，尤其涉及一种多抽头CCD输 出图像数据实时合成装置。
背景技术：
对于高速帧转移CCD传感器，由于曝光时间很短，要在很短的时间内 输出图像信号，就要提高帧转移速率和像素时钟，这就给芯片制造工艺和外 围驱动电路的设计带来很大困难，而且信噪比也会恶化。为缓解这一情况， 芯片制造厂家采用了多头输出的设计，就是将CCD的感光区和存储区分为 多块，每块有各自的输出端口，多端口并行输出。这样以来，就大大降低了 帧转移速率和输出像素时钟。但是，仍然要将多路信号实时地合成为一幅完 整的视频图像。
传统的合成方法是将CCD各路输出的图像数据，按输出顺序存入各 自的存储器中，常用的存储器为先进先出存储器(FIFO)，然后由计算机中 央处理器(CPU)或信号处理器(DSP)将视频信号从各个FIFO读出，经 整理存入一个完整的视频存储器中，FIFO有一个输入数据端口和一个输出 数据端口。 FIFO由于数据输出的顺序和数据输入的顺序一致，因此只能按 顺序写入和读出数据。重新合成图像时，必须有外部设备参与处理，例如 CPU,因此这种合成方法有以下缺点数据必须先进先出，不能随机访问， 也不能打乱和调整，装置结构以及数据处理过程复杂并且成本高。
实用新型内容
本实用新型为解决背景技术存在的上述技术问题，而提供一种成本低、 实现过程简单的多抽头CCD输出图像数据实时合成装置。
本实用新型的技术解决方案是本实用新型为一种多抽头CCD输出图 像数据实时合成装置，其特殊之处在于该装置包括双口RAM，写入地址 发生器和读出地址发生器；写入地址发生器与双口RAM的写入端连接，读 出地址发生器与双口 RAM的读出端连接。
上述写入地址发生器由计数器组成。
上述读出地址发生器由计数器和译码器组成。
上述双口 RAM的个数与CCD抽头对应为两个或多个。上述所有双口 RAM的读出数据线均连在一起。
上述双口 RAM为IC芯片或FPGA。
由于本实用新型采用的双口 RAM有两个端口，每个端口有独立的数据 线和地址线，可通过任一组数据线和地址线对每个存储单元进行读写，通过 建立写入与读出地址发生器，可以将写入的数据随意整理并整合读出，因此， 本实用新型不是用CPU或DSP来整理图像数据，而是靠编排双口 RAM的 输出地址来整理图像数据，整个合成过程不需要借助其它外部设备，所以本 实用新型具有装置结构和处理方法简单，成本低的优点。
图1是本实用新型的结构框图2是本实用新型具体实施例中的示意图。
具体实施方式
参见图1，该装置包括双口 RAM2，写入地址发生器1和读出地址发生 器3;使用两个或多个双口RAM2，双口RAM2的个数和CCD输出头数相 同；每个双口 RAM 2的容量至少应为每个CCD输出抽头所含像元数的两 倍；每个双口RAM2的一端作为写入端，4为写入数据线，另一端作为读出 端，5为读出数据线。将每个CCD抽头分别与每个双口 RAM的写入端连接， 使得CCD输出数据经由对应的双口 RAM写入端按输出顺序写入双口 RAM 2。写入地址发生器1与双口 RAM 2的写入端连接，提供CCD抽头输出的 有效数据的写入地址。读出地址发生器3与每个双口 RAM2的读出端连接， 同时将所有双口 RAM对应的读出数据线5连接在一起。这样就可以按照我 们要求的数据输出顺序对所有双口 RAM的读出地址及片选信号统一编址并 提供读出地址。其中写入地址发生器由计数器组成，读出地址发生器由计数 器和译码器组成。
双口RAM 2是一种半导体数据存储器，有两组数据线和地址线，可通 过任一组数据线和地址线对每个存储单元进行读写。以双口 RAM 2为 IDT7026为例，它含有16K存储单元，CE为片选信号，A0-A13为地址， R/W为写控制信号，I/O0-15为数据线。其中双口RAM可采用专用的IC芯
片，如上述的IDT7026;也可以用通用的现场可编程器件(FPGA)内部嵌
入的存储单元经由编程实现。
下面结合具体实施例对本实用新型做进一步的详细描述
参见图2，以多抽头CCD为VCCD512芯片为例，该芯片具有16个感光
区，与之对应有16个图像缓存区和16个输出端，每一个输出端均对应接有 一个双口RAM。该图中，16个矩形框表示16个图像缓存区和对应的16个 双口 RAM。
0..8191表示像元在图像缓冲器的位置及其读出顺序，也表示在 每个双口 RAM中写入地址。0￡0.〖￡15为每个双口 RAM的读出片选信号， 0..131071表示读出顺序。
下面分析双口 RAM的读出片选信号及读出地址如何编排才能按上述读 出顺序输出图像。
用一个18位计数器C[0..17]表示连续两帧图像的输出顺序。双口 RAM 的片选信号用CER[0..3]表示，每个双口RAM读出地址用AR[O.. 13]表示。 由图不难看出其对应的译码关系为 如果C[16]=0 (上半区)；
AR[12..5]=C[15..8];
AR[4..0〗=C[4,.0];
CER[3]=0;
CER[2..0〗=C[7..5]; 如果C[16]=l (下半区)；
AR[12..5〗=/C[15..8];
AR[4..0〗=C[4..0];
CER[3]=1;
CER[2..0]=C[7 5];
将双口RAM分为上下两半区，上半区写入时下半区读出，逐帧轮换。 上下半区用A13界定 A[13〗=C[17]
同理，如果要求改变图像的输出顺序，例如，水平镜像、90度旋转等，
只要对上述译码梢作改变即可。
在本例中，上述逻辑运算用Actel公司的可编程器件A1020B实现。
权利要求1、一种多抽头CCD输出图像数据实时合成装置，其特征在于该装置包括双口RAM，写入地址发生器和读出地址发生器；所述写入地址发生器与双口RAM的写入端连接，所述读出地址发生器与双口RAM的读出端连接。
2、 根据权利要求l所述的多抽头CCD输出图像数据实时合成装置， 其特征在于所述写入地址发生器由计数器组成。
3、 根据权利要求1或2所述的多抽头CCD输出图像数据实时合成装 置，其特征在于所述读出地址发生器由计数器和译码器组成。
4、 根据权利要求3所述的多抽头CCD输出图像数据实时合成装置，其 特征在于所述双口 RAM的个数与CCD抽头数对应为两个或多个。
5、 根据权利要求4所述的多抽头CCD输出图像数据实时合成装置， 其特征在于所有双口 RAM的读出数据线均连在一起。
6、 根据权利要求5所述的多抽头CCD输出图像数据实时合成装置， 其特征在于所述双口RAM为IC芯片或FPGA。
专利摘要本实用新型涉及一种图像数据合成装置，尤其涉及一种多抽头CCD输出图像数据实时合成装置。本实用新型的技术解决方案是本实用新型为一种多抽头CCD输出图像数据实时合成装置，该装置包括双口RAM，写入地址发生器和读出地址发生器；写入地址发生器与双口RAM的写入端连接，读出地址发生器与双口RAM的读出端连接。本实用新型为了解决背景技术存在的技术问题，提供一种成本低、实现过程简单的多抽头CCD输出图像数据实时合成装置。
文档编号H04N3/15GK201063698SQ20072003210
公开日2008年5月21日 申请日期2007年6月22日 优先权日2007年6月22日
发明者刘学斌, 李自田, 李长乐, 王忠厚, 皮海峰 申请人:中国科学院西安光学精密机械研究所