固态成像器件和照相机的制作方法

专利名称：固态成像器件和照相机的制作方法
技术领域：
本发明涉及固态成像器件和照相机，具体而言涉及MOS (金属氧化 物半导体)固态成像器件和照相机。
背景技术：
固态成像器件包括由CCD (电荷耦合器件)图像传感器所代表的电荷 传送固态成像器件和由诸如CMOS (互补金属氧化物半导体)图像传感器 之类的MOS (金属氧化物半导体)图像传感器所代表的放大固态成像器 件。当比较CCD图像传感器和MOS图像传感器时，CCD图像传感器可能 需要高驱动电压来传送信号电荷，因此，用于CCD图像传感器的电源电 压可能高于MOS图像传感器的电源电压。因此，包含照相机的移动电话单元、PDA (个人数字助理)和其他移 动设备通常使用CMOS图像传感器作为设在其上的固态成像器件。CMOS 图像传感器的优点在于电源电压低于CCD图像传感器的电源电压并且 功耗也低于CCD图像传感器的功耗。为了使元件绝缘并隔离，LOCOS (硅局部氧化)(选择性氧化)元件 隔离系统或者STI (浅槽隔离)元件隔离系统是通常所说的用于MOS图像 传感器的元件隔离系统(见日本未审查专利申请公开No. 2002-270808 的)。特别地，在像素愈加小型化的情况下，STI元件隔离系统已被广泛 使用。在固态成像器件中，随着分辨率的提高像素数也增加，并且因为固态 成像器件包括大量像素，所以像素被进一步小型化。发明内容由于像素随着如上所述的MOS图像传感器中的像素数的增加而被愈加小型化，因此充当光电转换部的光电二极管的面积减小，结果，饱和电 荷量和灵敏度降低。具体而言，每个像素的经光电转换的电荷数(即每个 像素的电子数)减少并且饱和电荷量(因此，饱和信号量)降低。这种倾 向随着像素被进一步小型化而增大。当基于LOCOS隔离系统或者STI隔离系统的绝缘和隔离被用作元件 隔离时，可能在充当光电转换元件的光电二极管与被绝缘和隔离区域之间 的界面上引起暗电流和白点(white spot)。希望提供一种图像传感器和照相机，其中，通过改善在将电荷转换为 信号电压时的转换效率来提高灵敏度，同时抑制暗电流和白点的发生。根据本发明的实施例，提供了一种具有所排列的像素的固态成像器 件，每个所排列的像素包括光电转换元件和读晶体管，该读晶体管用于将 在光电转换元件中经光电转换的电荷读至浮动扩散部(floating diffiiskm portion)。与浮动扩散部毗连的元件隔离区(element isolation region)由 浅槽(shallow trench)元件隔离区形成，其他元件隔离区由杂质扩散隔离 区形成。根据本发明的固态成像器件和照相机的一个实施例，由于与浮动扩散 部毗连的元件隔离区由浅槽元件隔离区形成，因此浮动扩散部的电容减 小，从而使得转换效率增大。由于其他元件隔离区由杂质扩散隔离区形 成，因此可以抑制暗电流和白点的发生。根据本发明的固态成像器件和照相机的该实施例，可以通过改善转换 效率来提高灵敏度，同时抑制暗电流和白点。因此，固态成像器件和照相 机适于应用于这样的固态成像器件和照相机，在这些固态成像器件和照相 机中，像素的面积随着像素数的增加而减小。


图1是示出本发明的实施例所应用于的MOS图像传感器的配置示例 的框图。图2是示出单位像素的电路配置的示例的电路图。图3是示出单位像素的电路配置的另一个示例的电路图。图4是示出根据本发明第一实施例的固态成像器件、具体而言示出其 像素阵列部的主要部分的图。图5是沿着图4所示的D-D线的剖视图。 图6是以放大尺寸示出图4所示的单位像素的主要部分的图。 图7A是沿着图6中的A-A线的剖视图；图7B是沿着图6中的B-B 线的剖视图；并且图7C是沿着图6中的C-C线的剖视图。图8A和图8B分别是示出像素晶体管的栅电极的示例的俯视图和剖视图。图9A和图9B分别是示出像素晶体管的栅电极的另一个示例的俯视图 和剖视图。图IOA和图IOB分别是示出像素晶体管的栅电极的另一个示例的俯视 图和剖视图。图IIA和图IIB分别是示出像素晶体管的栅电极的另一个示例的俯视 图和剖视图。图12是示出根据本发明第二实施例的固态成像器件、具体而言示出 其像素阵列部的主要部分的图。图13A是沿着图12中的A-A线的剖视图；图13B是沿着图12A中的 B-B线的剖视图；并且图13C是沿着图12中的C-C线的剖视图。图14是示出根据本发明第三实施例的固态成像器件、具体而言示出 其像素阵列部的主要部分的剖视图。图15是示出本发明的实施例所应用于的像素共享电路配置的示例的 电路图。图16是示出根据本发明的实施例的照相机配置的示意图。
具体实施方式
己经研究了在将电荷转换为信号电压时光电转换的转换效率。具体而 言，经光电转换的电荷被转换为电压并且被作为像素信号而从MOS图像 传感器的电路输出。因此，即使在每个像素的电子数(电荷量)较小时， 如果表示每个电荷的信号电压的转换效率被增大，则由光电二极管的面积上的减小所引起的数目减少也可以得到补偿。转换效率r/由下面的等式(1)来限定。单位是MV/e:[等式1]q:每个电子的电荷量CFD:与浮动扩散部有关的总电容G:源极跟随器的增益转换效率7/与和浮动扩散部有关的总电容的倒数成比例，并且与源极跟随器的增益G成比例。因此，通过增大增益并且减小浮动扩散部的总电容，转换效率)7增大。浮动扩散部的总电容指示变成浮动扩散部的扩散层 的结电容、栅极重叠电容、与浮动扩散部连接的导线的布线电容和与浮动扩散部有关的其他电容的全部。这里，由于源极跟随器的增益最大是1.0 且通常大约是0.8，因此为了改善转换效率w，减小浮动扩散部的总电容 Cfd是重要的。根据本发明的固态成像器件和照相机的实施例，与浮动扩散部有关的 总电容被减小以改善转换效率，因此可以抑制暗电流和白点。 下面将参照附图来详细描述本发明的实施例。图1是示出本发明的实施例所应用于的诸如MOS (金属氧化物半导 体)图像传感器之类的放大固态成像器件的配置示例的框图。如图1所 示，根据本实施例的MOS图像传感器10具有区域传感器(area sensor) 配置。MOS图像传感器IO包括单位像素11、像素阵列部12、垂直选择电 路13、用作信号处理电路的列电路14、水平选择电路15、水平信号线 16、输出电路17、定时发生器18等，单位像素11包括例如是光电二极管 的光电转换元件，像素阵列部12包括以二维矩阵排列的单位像素11。在像素阵列部12中，针对以矩阵所布置的像素的每一列而对垂直信 号线121进行布线。单位像素11的具体电路配置将稍后描述。垂直选择 电路13包括移位寄存器等。垂直选择电路13顺序地针对各行而输出控制 信号，例如用于驱动读晶体管(在下文中称为"传送晶体管"，并且读栅 电极被称为"传送栅(transfer gate)电极")的传送信号和用于驱动复位晶体管113的复位信号。结果，像素阵列部12中的各个单位像素11被针 对各行而选择性地驱动。列电路14是针对像素阵列部12的水平方向上的像素、即针对各条垂 直信号线121所提供的信号处理电路，并且包括S/H (采样保持)电路和 CDS (相关双采样)电路等。水平选择电路15包括移位寄存器等。水平选 择电路15通过列电路14顺序地选择从各个像素11所输出的信号，并且将 结果输出到水平信号线16。这里，在图1中未示出水平选择开关以简化描 述。水平选择开关被水平选择电路15针对各列而顺序地接通/关断。当水平选择电路15选择性地驱动水平选择开关时，针对各列而从列 电路14顺序输出的单位像素11的信号被通过水平信号线16供应至输出电 路17，在输出电路17处被放大和处理并且被输出到器件的外部。定时发 生器18生成各种定时信号，并基于这些信号来驱动和控制垂直选择电路 13、列电路14和水平选择电路15。图2是示出单位像素11的电路配置的示例的电路图。如图2所示，根 据该示例的单位像素IIA除了包括例如是光电二极管111的光电转换元件 之外，还包括传送晶体管112、复位晶体管113和放大晶体管114这三个 像素晶体管。这里，例如使用N沟道MOS晶体管作为这些像素晶体管 112、 113和114。传送晶体管112连接在光电二极管111的负极和FD (浮动扩散)部 116之间，并且在接收到供应至其栅极的传送脉冲小TRG之后，将在光电 二极管111中经光电转换并且在其中所积累的信号电荷(在这里为电子) 传送至FD部116。复位晶体管113的漏极连接到选择电源SELVDD，其源极连接到FD 部116。因此，当在信号电荷被从光电二极管lll传送至FD部116之前复 位脉冲小RST被供应至复位晶体管113的栅极时，复位晶体管113将FD部 116的电势复位。选择电源SELVDD选择性地使用VDD电平和GND电平 作为电源电压。放大晶体管114具有源极跟随器配置，其中，其栅极连接到FD部 116，其漏极连接到选择电源SELVDD，并且其源极连接到垂直信号线
121。当选择电源SELVDD具有VDD电平时，放大晶体管114被激励来 选择像素IIA，并且将从FD部116获得的被复位晶体管113所复位的电 势作为复位电平输出到垂直信号线121。而且，放大晶体管114将在信号 电荷被传送晶体管112传送之后从FD部116所获得的电势作为信号电平 输出至垂直信号线121。图3是示出单位像素11的电路配置的另一个示例的电路图。如图3所 示，根据该电路示例的单位像素11B是这样的像素电路，其除了包括例如 是光电二极管111的光电转换元件之外，还包括传送晶体管112、复位晶 体管113、放大晶体管114和选择晶体管115这四个像素晶体管。这里， 例如使用N沟道MOS晶体管作为这些像素晶体管112至115。传送晶体管112连接在光电二极管111的负极和FD (浮动扩散)部 116之间，并且响应于供应至其栅极的传送脉冲(()TRG，将在光电二极管 111中经光电转换并且在其中所积累的信号电荷(在这里为电子)传送至 FD部116。复位晶体管113在其漏极处连接到电源VDD，在其源极处连接到FD 部116，并且当复位脉冲(()RST在信号电荷被从光电二极管111传送至FD 部116之前被供应至其栅极时，将FD部116的电势复位。选择晶体管115在其漏极处连接到电源VDD，在其源极处连接到放大 晶体管114的漏极，并且响应于供应至其栅极的选择脉冲^SEL而导通， 以通过将电源VDD供应至放大晶体管114来选择像素IIB。应该注意， 选择晶体管115可以连接在放大晶体管114的源极和垂直信号线121之 间。放大晶体管114具有源极跟随器配置，其中，分别地，其栅极连接到 FD部116，其漏极连接到选择晶体管115的源极，并且其源极连接到垂直 信号线121。放大晶体管114将通过复位晶体管113进行复位的FD部116 的电势作为复位电平输出到垂直信号线121。而且，放大晶体管114将在 信号电荷被传送晶体管112传送之后的FD部116的电势作为信号电平输 出至垂直信号线121。接下来，将描述根据本发明的像素阵列部的实施例，该实施例被应用于上述像素阵列部12。图4至图7A、图7B和图7C示出了根据本发明第一实施例的固态成 像器件，在该实施例中为CMOS图像传感器，具体而言示出了其像素阵列 部的第一实施例。图4示出了根据本发明该实施例的像素阵列部12的布图示例。在该 实施例中，如图4所示，像素阵列部包括多个单位像素11构成的阵列， 单位像素11由充当光电转换元件的光电二极管22和三个像素晶体管(即，传送晶体管Trl、复位晶体管Tr2和放大晶体管Tr3)形成。在该示 例中，晶体管Trl至Tr3中的每一个晶体管由N沟道MOS晶体管形成。如图4和图5所示(图5是沿着图4中的D-D线的剖视图)，第一导 电型半导体衬底(在该实例中为n型硅衬底20)设有在其上所形成的第二 导电型(在该示例中为p型)半导体阱区21。光电二极管22被形成在p 型半导体阱区21中，并且包括n型半导体区域(扩散层)23和p型积累 层24，所述n型半导体区域23变成电荷积累区，所述p型积累层24用于 抑制n型半导体区域(扩散层)23的表面上的暗电流。传送晶体管Trl包括作为其源极的光电二极管22、作为其漏极的在p 型半导体阱区21中所形成的n型半导体区域(扩散层)25和通过栅绝缘 膜26所形成的传送栅电极27，所述n型半导体区域25变成浮动扩散(FD)部。复位晶体管Tr2包括作为其源极的n型晶体管区域25、作为其漏极的 在p型半导体阱区21中所形成的n型半导体区域(扩散层)28和通过栅 绝缘膜26所形成的复位栅电极29，所述n型半导体区域25变成浮动扩散 (FD)部。放大晶体管Tr3包括作为其源极和漏极的在p型半导体阱区21中所形 成的n型半导体区域(扩散层)31和28以及通过栅绝缘膜26所形成的放 大栅电极32。于是，根据本发明的实施例，具体而言如图6 (图6是图4中的主要 部分的放大图)以及图7A、图7B和图7C (图7A是沿着图6中的A-A线 的剖视图，图7B是沿着图6中的B-B线的剖视图，并且图7C是沿着图6中的C-C线的剖视图)所示，与变成浮动扩散部的n型半导体区域25毗 连的元件隔离区被如下形成。具体而言，n型半导体区域25由STI元件隔 离区(在下文中称为"浅槽元件隔离区")36形成。浅槽元件隔离区36 被形成为使得在阱区21中所形成的槽34填充有例如是二氧化硅膜35的绝 缘膜，并且其他元件隔离区由杂质扩散部(在下文中称为"杂质扩散隔离 区")37所形成的扩散隔离区形成。杂质扩散隔离区37由p型半导体区 域形成，在本示例中，其导电类型与各个晶体管Trl至Tr3的扩散层25、 28和31的导电类型相反。而且，其膜厚度等于栅绝缘膜26的膜厚度的绝缘膜39被形成在浅槽 元件隔离区36和杂质扩散隔离区37的整个表面上。元件隔离区36和37 上的绝缘膜39基本由晶体管的栅绝缘膜26形成，g卩，是栅绝缘膜26的延 伸部分。除了膜厚度等于栅绝缘膜的绝缘膜39之外的其他绝缘膜不形成 在元件隔离区36和37上。因此，从晶体管的有源区到元件隔离区36和 37的整个区域变成平整表面。晶体管Trl至Tr3中的每一个晶体管的放大 栅电极32、复位栅电极29和传送栅电极27的一部分从沟道区延伸到杂质 扩散隔离区37。各个晶体管Trl至Tr3的各个栅电极27、 29和32包括由不同材料构 成的第一部分和第二部分，所述第一部分与作为有源区的沟道区41、 42 和43相对应，所述第二部分从沟道区延伸到元件隔离区(即，杂质扩散 隔离区)37。尽管栅电极27、 29和32由多晶硅、无定形硅(在本示例中 为多晶硅)构成，但是掺杂到第一部分中的杂质与第二部分不同。图8A 和图8B至图IIA和图IIB示出了各个示例。这里，符号S表示源极区， 符号D表示漏极区，标号37表示扩散隔离区。在图8A和图8B所示的示例中，栅电极[27、 29、 32]的第一部分46 由n型杂质掺杂的多晶硅形成，第二部分47由p型杂质掺杂的多晶硅形成 (第一部分/第二部分由n型杂质掺杂的多晶硅/p型杂质掺杂的多晶硅形 成)。在图9A和图9B所示的示例中，栅电极[27、 29、 32]的第一部分46 由p型杂质掺杂的多晶硅形成，第二部分47由n型杂质掺杂的多晶硅形成(第一部分/第二部分由p型杂质掺杂的多晶硅/n型杂质掺杂的多晶硅形 成)。在图IOA和图IOB所示的示例中，栅电极[27、 29、 32]的第一部分46 由n型杂质掺杂的多晶硅形成，第二部分47由无掺杂的多晶硅形成(第 一部分/第二部分由n型杂质掺杂的多晶硅/无掺杂的多晶硅形成)。在图IIA和图IIB所示的示例中，栅电极[27、 29、 32]的第一部分46 由p型杂质掺杂的多晶硅形成，第二部分47由无掺杂的多晶硅形成(第 一部分/第二部分由p型杂质掺杂的多晶硅/无掺杂的多晶硅形成)。根据本发明第一实施例的MOS图像传感器，与变成浮动扩散部的n 型半导体区域25毗连的元件隔离区由浅槽元件隔离区36形成，在浅槽元 件隔离区36中，绝缘膜35被填入槽34中。在浮动扩散部的n型半导体区 域25和衬底之间所形成的电容减小。结果，浮动扩散部的总电容Cro可以 减小，并且在经光电转换的电荷被转换为信号电压时的转换效率可以增 大。因此，即使在因为像素被小型化而使得经光电转换的电荷数(即电子 数)减少时，也可以获得高转换效率，以使得MOS图像传感器的灵敏度 可得以改善。另一方面，由于除了与浮动扩散部毗连的区域之外的其他区 域处的元件隔离区由p型杂质扩散隔离区37形成，因此可以抑制暗电流 和白点的发生。而且，由于仅有薄膜厚度等于栅绝缘膜的膜厚度的绝缘膜(在该示例 中是与栅绝缘膜26膜厚度相同的绝缘膜39)被形成在元件隔离区36和 37上，因此可以防止栅电极与元件隔离区36和37重叠。因此，即使在像 素被愈加小型化时，也可以简化结构，而不使得表面上的结构复杂化。而且，如果各个晶体管Trl至Tr3的栅电极27、 29和32具有这样的 组合结构，在该组合结构中，对应于沟道区的第一部分46和对应于杂质 扩散隔离区37的第二部分47由不同材料(即，n型杂质掺杂材料、p型杂 质掺杂材料和无惨杂材料)形成，则即使在栅电压被施加到第一部分时， 栅电压也不会被施加到第二部分。也就是说，由于在第一部分46和第二 部分47之间的边界处形成pn结，或者第二部分47由无掺杂材料形成并且 具有基本上充当绝缘材料的高电阻，因此栅电压不被施加到第二部分47。因此，可以防止形成使用第二部分47作为寄生栅极的寄生MOS晶体管。结果，可以可靠地防止电荷从沟道区泄漏到沟道侧面(杂质扩散隔离区37)，并且可以可靠地防止电荷泄漏到邻近的像素中。图12和图13A至图13C示出了根据本发明第二实施例的固态成像器 件，在该实施例中为MOS图像传感器，具体而言示出了其像素阵列部的 第二实施例。图12和图13A至图13C分别对应于根据本发明上述第一实 施例的图6和图7A至图7C。其他配置类似于图4和图5所示的配置。在 图12和图13A至图13C中，与图6和图7A至图7C中相同的元件和部分 用相同的标号来表示。同样，在本发明的第二实施例中，与参照图4和图5所进行的上述描 述类似，固态成像器件包括多个单位像素11构成的阵列，单位像素11包 括作为光电转换元件的光电二极管22和三个像素晶体管，即，读晶体管 (在下文中称为"传送晶体管")Td、复位晶体管Tr2和放大晶体管 Tr3。在该实施例中，晶体管Trl至Tr3中的每一个晶体管由N沟道MOS 晶体管构成。而且，如类似于图4和图5所示，第一导电型半导体衬底(即，n型 硅衬底20)设有在其上所形成的第二导电型(例如p型)半导体阱区 21。光电二极管22被形成在p型半导体阱区21中，并且包括n型半导体 区域(扩散层)23和p型积累层24，所述n型半导体区域23变成电荷积 累区，所述p型积累层24用于抑制n型半导体区域(扩散层)23的表面 上的暗电流。传送晶体管Trl包括作为其源极的光电二极管22、作为其漏极的在p 型半导体阱区21中所形成的n型半导体区域(扩散层)25和通过栅绝缘 膜26所形成的传送栅电极27，所述n型半导体区域25变成浮动扩散 (FD)部。复位晶体管Tr2包括作为其源极的n型半导体区域25、作为其漏极的 在p型半导体阱区21中所形成的n型半导体区域(扩散层)28和通过栅 绝缘膜26所形成的复位栅电极29，所述n型半导体区域25变成浮动扩散 (FD)部。放大晶体管Tr3包括作为其源极和漏极的在p型半导体阱区21中所形 成的n型半导体区域(扩散层)31和28以及通过栅绝缘膜26所形成的放 大栅电极32。于是，根据本发明第二实施例，具体而言如图12和图13A至图13C (图13A是沿着图12中的A-A线的剖视图，图13B是沿着图12中的B-B 线的剖视图，并且图13C是沿着图12中的C-C线的剖视图)所示，元件 隔离区被如下形成。因此，元件隔离区从与变为浮动扩散(FD)部的n型 半导体区域25毗连的区域沿着传送沟道区延伸到这样一个区域，该区域 延伸到传送栅电极之下的部分。元件隔离区由浅槽元件隔离区36形成， 在浅槽元件隔离区36中，形成于阱区21中的槽34填充有例如是二氧化硅 膜35的绝缘膜。其他元件隔离区由杂质扩散隔离区37形成，杂质扩散隔 离区37由杂质扩散部构成。杂质扩散隔离区37由p型半导体区域形成， 在该示例中，其导电类型与各个晶体管Trl至Tr3的扩散层25、 28和31 的导电类型相反。在传送栅电极之下延伸的浅槽元件隔离区36的端部不与作为光电二 极管的电荷积累区的n型半导体区域23接触，相反，杂质扩散隔离区37 被设在浅槽元件隔离区36的延伸部分的末端和光电二极管22之间。而且，如图13A至图13C所示，膜厚度等于栅绝缘膜26的膜厚度的 绝缘膜39被形成在浅槽元件隔离区36和杂质扩散隔离区37的整个表面 上。元件隔离区36和37上的绝缘膜39基本由晶体管的栅绝缘膜26形 成，即，是栅绝缘膜26的延伸部分。除了膜厚度等于栅绝缘膜26的绝缘 膜39之外的其他绝缘膜不形成在元件隔离区36和37上。因此，从晶体管 的有源区到元件隔离区36和37的整个区域完全形成为平整表面。各个晶 体管Trl至Tr3的放大栅电极32、复位栅电极29和传送栅电极27的一部 分从沟道区延伸到杂质扩散隔离区37。根据本发明的第二实施例，在各个晶体管Trl至Tr3的各个栅电极 27、 29和32中，与图8至图IIA至图11C所示的上述各个示例类似，对 应于作为有源区的沟道区41、 42和43的第一部分和从沟道区延伸到杂质 扩散隔离区37的第二部分可以由不同材料构成。根据本发明第二实施例的MOS图像传感器，与作为浮动扩散部的n 型半导体区域25毗连的元件隔离区由浅槽元件隔离区36形成，在浅槽元 件隔离区36中，绝缘膜35被填充到槽34中。结果，浮动扩散部的总电容 Cfd可以減小，并且在经光电转换的电荷被转换为信号电压时的转换效率 可以增大。因此，即使在因为像素被小型化而使得经光电转换的电荷数 (即电子数)减少时，也可以获得高转换效率，从而可以改善MOS图像 传感器的灵敏度。而且，由于浅槽元件隔离区36的一部分是在传送栅电极27之下延伸 的，因此电荷可以被容易地从光电二极管22读至浮动扩散部25。也就是 说，如果传送沟道侧面的元件隔离区由p型杂质扩散隔离区37形成，则 在制造工艺的退火工艺中，p型杂质可以容易地从杂质扩散隔离区扩散至 传送栅电极之下的部分，即，传送沟道区。当p型杂质扩散到传送沟道区 中时，传送晶体管Trl的阈值电压Vt有效增大，这可能导致读取电荷过程 中的困难。但是，根据本发明第二实施例，浅槽元件隔离区36可以防止p 型杂质在退火工艺中从杂质扩散隔离区扩散至传送沟道区，从而可以防止 阈值电压Vt升高。而且，由于浅槽元件隔离区36的一部分被形成为在传送栅电极27之 下延伸，所以可以防止电荷从传送沟道区泄漏到沟道侧面的杂质扩散隔离 区37。另一方面，由于除了从毗连浮动扩散部的部分延伸到传送栅电极之下 的部分的区域之外的其他区域中的元件隔离区由p型杂质扩散隔离区37 形成，因此可以抑制暗电流和白点的发生。而且，当其中各个晶体管Trl至Tr3的栅电极27、 29和32对应于沟 道区的第一部分46和对应于杂质扩散隔离区37的第二部分47如上所述由 不同材料形成时，可以防止形成将第二部分47作为寄生栅极的寄生MOS 晶体管。而且，可以可靠地防止电荷从沟道区泄漏到沟道侧面(杂质扩散 隔离区37)，或者可以可靠地防止电荷泄漏到邻近的像素中。根据本发明的第一和第二实施例，通过形成膜厚度等于栅绝缘膜26 的膜厚度的绝缘膜39，将浅槽元件隔离区36和杂质扩散隔离区37的整个表面平整化。但是，本发明的实施例不限于此，如图14所示的本发明的第三实施例所示，比栅绝缘膜26厚的绝缘膜48 (例如二氧化硅膜)可以 被形成在杂质扩散隔离区37上。其他配置类似于本发明第一实施例的配 置或者本发明第二实施例的配置。在上述配置的情况下，不同于图8A和图8B至图IIA和图IIB的配 置，对应于有源区的第一部分和对应于元件隔离区的第二部分可以由同一 材料构成。由于具有较大厚度的绝缘膜48被形成在杂质扩散隔离区37 上，因此即使在栅电极与厚绝缘膜48重叠时，也可以防止形成寄生MOS 晶体管。而且，根据图14所示的本发明的第三实施例，至少与浮动扩散部毗 连的元件隔离区由浅槽元件隔离区36形成。因此，即使在像素被小型化 时，也可以增强转换效率，并且可以提高灵敏度。而且，由于其他元件隔 离区由杂质扩散隔离区37形成，因此可以抑制暗电流和白点的发生。本发明的实施例适合应用于具有这种配置的MOS图像传感器其 中，除了传送晶体管之外的其他晶体管被多个像素(例如，两个像素、四 个像素等等)共享。这种配置将在下文中被称为"像素共享配置"。根据 像素共享MOS图像传感器，来自两个光电二极管的电荷被根据布图而在 一个浮动扩散部处交替读取。例如，当固态成像器件是四像素共享时，形 成两个浮动扩散部，并且通过布线将这两个浮动扩散部电连接。因此，浮 动扩散部的总电容可以增大。因此，如果其中浅槽元件隔离区和杂质扩散 隔离区被组合的元件隔离区被应用于固态成像器件作为元件隔离区，则可 以通过减小浮动扩散部的总电容来改善转换效率。图15示出了像素晶体管被四个像素共享的MOS图像传感器的等效电 路的示例。如图15所示，根据该实施例的等效电路包括四个光电二极管 PD1、 PD2、 PD3、 PD4，四个传送晶体管TrGl、 TrG2、 TrG3、 TrG4，两 个浮动扩散部FD1、 FD2，被共享的复位晶体管TrRST，放大晶体管 TrAMP，和选择晶体管TrSEL。第-一和第三光电二极管PD1和PD3通过传送晶体管TrGl和TrG3连 接到第一浮动扩散部FD1。而且，第二和第四光电二极管PD2和PD4通过传送晶体管TrG2和TrG4连接到第二浮动扩散部FD2。用于供应传送脉 冲的传送线路51、 52、 53和54分别连接到第一至第四传送晶体管TrGl 至TrG4的栅极。第一和第二浮动扩散部FD1和FD2共同连接到放大晶体管TrAMP的 栅极和复位晶体管TrRST的源极。电源线(VDD) 56连接到复位晶体管 TrRST的漏极和放大晶体管TrAMP的漏极。用于供应复位脉冲的复位线 57连接到复位晶体管TrRST的栅极。放大晶体管TrAMP的源极连接到选择晶体管TrSEL的漏极，选择晶 体管TrSEL的源极连接到垂直信号线59，并且选择晶体管TrSEL的栅极 连接到用于供应选择脉冲的选择线58。在上述电路配置中，在各个光电二极管PD1至PD4处经光电转换的 电荷被利用某一时间差而顺序地读至相应的第一和第二浮动扩散部FD1和 FD2，在放大晶体管TrAMP处被转换为像素信号，并且被输出到垂直信号 线59。读至第一和第二浮动扩散部FD1和FD2的电荷被转换为像素信 号，并且被通过复位晶体管TrRST而复位。根据本发明的第四实施例，MOS图像传感器包括像素阵列部，在所述 像素阵列部中排列有图14所示的四像素共享结构的等效电路。与第一和 第二浮动扩散部FD1和FD2毗连的元件隔离区由浅槽元件隔离区形成， 其他元件隔离区由杂质扩散隔离区形成，从而获得与本发明的上述第一和 第二实施例中类似的元件隔离结构。根据本发明的第四实施例，由于第一和第二浮动扩散部FD1和FD2 在四像素共享配置中被电连接，因此浮动扩散部FD1和FD2处的电容增 大。但是，由于与浮动扩散部FD1和FD2毗连的元件隔离区由浅槽元件 隔离区形成，因此可以减小浮动扩散部的电容并且因此改善转换效率。因 此，基于浅槽元件隔离区和杂质扩散隔离区的组合，可以通过改善转换效 率来增大灵敏度，同时抑制暗电流和白点的发生。根据MOS图像传感器，组成像素的复位晶体管可以形成为离浮动扩 散部一定距离。在这种配置下，将作为浮动扩散部的扩散层和复位晶体管 的源极区通过布线相连。如果本发明的实施例被应用于这种配置，如本发明的第一和第二实施例所示，则至少与浮动扩散部毗连的区域的元件隔离 区由浅槽元件隔离区形成。另外，与独立形成的复位晶体管的源极区(扩 散层)的周边毗连的元件隔离区也由浅槽元件隔离区形成。其他元件隔离 区由杂质扩散隔离区形成。根据本发明的上述第五实施例，可以通过提高转换效率来改善灵敏度， 同时抑制暗电流和白点的发生。尽管N沟道MOS晶体管被作为各个像素晶体管而应用于根据上述实 施例的固态成像器件，但是本发明不限于此，P沟道MOS晶体管也可以被 作为像素晶体管而应用于固态成像器件。在上述实施例中，在N沟道 MOS晶体管的情况下，n型被设定为第一导电类型，p型被设定为第二导 电类型。在P沟道MOS晶体管的情况下，p型被设定为第一导电类型，n 型被设定为第二导电类型。也就是说，N沟道和P沟道具有相反的导电类 型。而且，本发明的上述实施例例如被应用于区域传感器，在区域传感器 中，以二维矩阵来排列像素。本发明不限于应用于区域传感器，而是可以 应用于线性传感器(线传感器)，在线性传感器中，上述像素被一维地线 性排列。图16是示出根据本发明的实施例的照相机的示意剖视图。根据本发 明该实施例的照相机例如是能够捕获静止图像或者运动图像的摄像机。如图16所示，根据本发明该实施例的照相机包括MOS图像传感器 10、光学系统210、快门器件211、驱动电路212和信号处理电路2B。光学系统210将从物体所反射的图像光(入射光)聚焦在MOS图像 传感器10的成像屏幕上。结果，某一特定时段的信号电荷被积累在MOS 图像传感器10中。快门器件211被配置来控制MOS图像传感器10的光照射时段和光遮 蔽时段。驱动电路212被配置来供应驱动信号以控制MOS图像传感器10的传 送操作和快门器件211的快门操作。MOS图像传感器IO被配置来在接收 到从驱动电路212所供应的驱动信号(定时信号)之后传送信号。信号处理电路213被配置来实现各种信号处理。在信号之后所获得的图像信号被 存储在诸如存储器之类的存储介质中或者被输出到监控器。
上述根据本发明的实施例的固态成像器件(具体而言，MOS图像传感
器)适于应用于安装在诸如具有照相机的移动电话单元和PDA之类的移
动设备上的固态成像器件。
具体而言，根据本发明的实施例，在作为光电转换元件的光电二极管 的面积被小型化并且像素大小随着像素数的增加而减小的情况下，可以改 善转换效率，同时抑制暗电流和白点的发生。
本领域技术人员应该了解，只要在所附权利要求书或者其等同物的范 围内，可以取决于设计要求和其他因素而做出各种修改、组合、子组合和 变更。
本发明包含与2007年2月16日向日本专利局提交的日本专利申请JP 2007-036620有关的主题，该申请的全部内容通过引用而被合并于此。
权利要求
1.一种由像素排列形成的固态成像器件，所述像素中的每一个包括光电转换元件；和用于将在所述光电转换元件中经光电转换的电荷读至浮动扩散部的读晶体管；其中与所述浮动扩散部毗连的元件隔离区由浅槽元件隔离区形成，并且除了所述浅槽元件隔离区之外的其他元件隔离区由杂质扩散隔离区形成。
2. 如权利要求1所述的固态成像器件，其中所述浅槽元件隔离区连续地从与所述浮动扩散部毗连的部分延伸到读 栅电极之下的部分。
3. 如权利要求2所述的固态成像器件，其中所述杂质扩散隔离区介于所述读栅电极之下的所述浅槽元件隔离区的 延伸部分的末端和所述光电转换元件之间。
4. 如权利要求1所述的固态成像器件，其中膜厚度等于栅绝缘膜的膜厚度的平整绝缘膜被形成在所述浅槽元件隔 离区和所述杂质扩散隔离区上。
5. 如权利要求1所述的固态成像器件，其中 比栅绝缘膜厚的绝缘膜被形成在所述杂质扩散隔离区上。
6. 如权利要求1所述的固态成像器件，还包括所述像素中的复位晶体管，其中，所述复位晶体管的源极区由远离所述浮动扩散部的扩散层形 成，并且其中，所述扩散层周围的元件隔离区由所述浅槽元件隔离区形成。
7. 如权利要求1所述的固态成像器件，其中 多个所排列的像素共享除了所述读晶体管之外的像素晶体管。
8. —种包括固态成像器件的照相机，该固态成像器件由像素排列形成，所述像素中的每一个包括 光电转换元件；和用于将在所述光电转换元件中经光电转换的电荷读至浮动扩散部的读晶体管；其中与所述浮动扩散部毗连的元件隔离区由浅槽元件隔离区形成，并且除了所述浅槽元件隔离区之外的其他元件隔离区由杂质扩散隔离区形成。
全文摘要
本发明公开了一种固态成像器件和照相机。该固态成像器件由像素排列形成，所述像素中的每一个包括光电转换元件和用于将在所述光电转换元件中经光电转换的电荷读至浮动扩散部的读晶体管，其中与所述浮动扩散部毗连的元件隔离区由浅槽元件隔离区形成，并且除了所述浅槽元件隔离区之外的其他元件隔离区由杂质扩散隔离区形成。
文档编号H04N5/369GK101246898SQ20081000829
公开日2008年8月20日 申请日期2008年2月15日 优先权日2007年2月16日
发明者大屋雄, 糸长总一郎 申请人:索尼株式会社