专利名称：用于usb传输即时声音数据的同步装置的制作方法
技术领域：
本发明有关于一种用于USB传输即时声音数据的同步装置，尤指一种可 解决USB主机与外部装置间数据传输不同步的问题的同步装置。
背景技术：
图1为公知用于USB传输即时声音数据的同步装置的电路方块图，其参 考图一，公知用于USB传输即时声音数据的同步装置1主要由一差分加法单 元2、 一帧校准暂存单元3、 一校准映射单元4、 一校准脉冲产生单元5、 一分 频单元6、 一帧起始倒数单元7所构成以及三个加法单元8所构成，其中一第 一时钟脉冲信号CLKOUT为一第二时钟脉冲信号CLK4X经过该分频单元6 所产生的时钟脉冲信号， 一分频倍数选择信号ADJSIGN设定该分频单元6的 分级关系(1/3.5或1/4.5)，而一校准脉冲信号ADJLOAD则决定在某些时间点 下，该第一时钟脉冲信号CLKOUT为该第二时钟脉冲信号CLK4X除3.5或 4.5的关系，而在其它时间点下，该第一时钟脉冲信号CLKOUT为该第二时钟 脉冲信号CLK4X除4的关系。
当目标频率为12.288MHz时，该帧起始倒数单元7的初值为12288，其输 入信号为帧起始信号SOFP及该第一时钟脉冲信号CLKOUT，帧起始信号 SOFP为USB主机端传送过来的起始帧，经由串行接口引擎(Serial Interface Engine)解码产生的脉冲信号，在此是作为同步信号之用，当帧起始信号SOFP 信号过来时，此电路即开始倒数，等到下一个帧起始信号SOFP信号来时，此 电路即将此时的时钟脉冲数差值DIFF传送至该帧校准暂存单元3及该差分加 法单元2，同时又将此计数器的值重置回12288。
由于该第一时钟脉冲信号CLKOUT计数一个帧起始的时间，并非刚好整 数个第一时钟脉冲信号CLKOUT的时钟脉冲周期，也就是说每个帧起始的时 间内，皆会存在一个第一时钟脉冲信号CLKOUT时钟脉冲周期内的时间误差， 经过几个帧起始的时间后，此误差可能会超过一个第一时钟脉冲信号
4CLKOUT时钟脉冲周期，如此会造成目标频率的误差过大，差分加法单元2 的作用即是要消除这些长期时间累积误差。
帧校准暂存单元3用来记录上一个帧起始时间内，帧起始倒数单元7输出 的时钟脉冲数差值DIFF的值，并且以此数值输入校准映射单元4，然后输出 分频倍数选择信号ADJSIGN及调整次数值ADJMAP，调整次数值ADJMAP 控制校准脉冲产生单元5，使之产生校准脉冲信号ADJLOAD信号，而校准脉 冲信号ADJLOAD及分频倍数选择信号ADJSIGN决定分频单元6除3.5或4.5 的时间点。
而在先前技术的装置中，其输入频率(49.2MHz)分频后，虽与目标频率 (12.288MHz)误差只有12个第一时钟脉冲信号CLKOUT时钟脉冲周期，但是 在实际USB电路应用中，则必须增加一49.2MHz的锁相电路。且以12.288MHz 为例，48MHz分频后，与12.288MHz相差了 288个第一时钟脉冲信号CLKOUT 的时钟脉冲周期，若以先前技术的装置处理，则其映射表必须增加，而且，其 输出频率与目标频率的误差会较大
因此，如何研发出一种用于USB传输即时声音数据的同步装置，其可解 决USB主机与外部装置间数据传输不同步的问题，将是本发明所欲积极探讨 之处。
发明内容
本发明提出一种用于USB传输即时声音数据的同步装置，其主要目的为 解决USB主机与外部装置间数据传输不同步的问题。
本发明提供一种用于USB传输即时声音数据的同步装置，其包括 一第 一加法单元，其用来接收多个帧起始信号，并产生一帧起始信号加总值； 一帧 起始倒数单元，其接收所述帧起始信号的第一个帧起始信号后，将一锁相输出 信号作为时钟脉冲，自一起始值开始倒数至该帧起始倒数单元接收到次一帧起 始信号为止，以产生一时钟脉冲数差值，并将该起始值再存回至该帧起始倒数 单元； 一锁相电路，其接收一第一时钟脉冲信号以产生该锁相输出信号； 一分 频单元，其接收一第二时钟脉冲信号，并根据一分频倍数选择信号决定对该第 二时钟脉冲信号的分频倍数以及根据一校准脉冲信号控制该分频单元分频的 时机，以产生该第一时钟脉冲信号； 一第二加法单元，其加总该帧起始信号加总值、该时钟脉冲数差值以及一时间误差累积值，以产生一时间误差累积输入 值； 一第三加法单元，其接收该时间误差累积输入值，以产生该时间误差累积 值以及一时间误差累积输入值； 一第四加法单元，其加总该时钟脉冲数差值、 该时间误差累积输入值以及一调整时钟脉冲数信号，以产生一调整时钟脉冲数 信号累积值； 一帧校准暂存单元，其接收该调整时钟脉冲数信号累积值，以产 生该调整时钟脉冲数信号； 一第五加法单元，其加总该调整时钟脉冲数信号以 及该时间误差累积输入值，以产生一调整时钟脉冲数输入值； 一校准映射单元， 其接收该调整时钟脉冲数输入值，以产生一调整次数值以及该分频倍数选择信 号；以及一校准脉冲产生单元，其接收该调整次数值，以产生该校准脉冲信号。 借此令USB主机所传送的帧起始代符作为lms的参考周期，将一高频时 钟脉冲经该分频单元，产生该第一时钟脉冲信号，该第一时钟脉冲信号在一个 USB起始帧内，其脉冲数是固定的，但其绝对时间会随着前一个帧起始的时 间长度，而自动微调，如此，可解决USB主机与外部装置间数据传输不同步 的问题。
下面结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的 限定。
图1为公知用于USB传输即时声音数据的同步装置的电路方块图2为本发明用于USB传输即时声音数据的同步装置的较佳具体实施例 的电路方块图。
其中，附图标记
1公知用于USB传输即时声音数据的同步装置
2差分加法单元
3帧校准暂存单元
4校准映射单元
5校准脉冲产生单元
6分频单元
7帧起始倒数单元
68加法单元
9用于USB传输即时声音数据的同步装置
IO第一加法单元
11帧起始倒数单元
13分频单元
14第二加法单元
15第三加法单元
16第四加法单元
17帧校准暂存单元
18第五加法单元
19校准映射单元
20校准脉冲产生单元
CLK4X第二时钟脉冲信号
ACC时间误差累积值
ACCIN时间误差累积输入值
ACCDIV16时间误差累积微调值
FAR调整时钟脉冲数信号
ADJMAPIN调整时钟脉冲数输入值
ADJMAP调整次数值
ADJSIGN分频倍数选择信号
ADJLOAD校准脉冲信号
CLKOUT第一时钟脉冲信号
PLLOUT锁相输出信号
SOFP帧起始脉冲信号
DIFF时钟脉冲数差值
具体实施例方式
为使对本发明的目的、构造、特征、及其功能有进一步的了解，将参照附 图并配合实施例详细说明如下，但以下附图及实施例仅为辅助说明，本发明并不限于附图及实施例。
图2为本发明用于USB传输即时声音数据的同步装置的较佳具体实施例
的电路方块图，请参考图2，本发明用于USB传输即时声音数据的同步装置9，
包含有 一第一加法单元IO(例如， 一浮点数加法单元)，其用来接收多个帧起
始信号SOFP，并产生一帧起始信号加总值SOFPT; —帧起始倒数单元11， 其接收所述帧起始信号SOFP的第一个帧起始信号SOFP后，将一锁相输出信 号PLLOUT作为时钟脉冲，自一起始值开始倒数至该帧起始倒数单元11接收 到次一帧起始信号SOFP为止，以产生一时钟脉冲数差值DIFF，并将该起始 值再存回至该帧起始倒数单元11，其中当第一时钟脉冲信号CLKOUT的频率 为12.288Mhz时，该起始值为12288，当第一时钟脉冲信号CLKOUT的频率 为11.2896Mhz时，该起始值为11289; —锁相电路12，较佳为一模拟锁相电 路，其作用为消除时钟脉冲抖动，其接收该第一时钟脉冲信号CLKOUT以产 生该锁相输出信号PLLOUT，其中该第一时钟脉冲信号CLKOUT的频率为 12.288Mhz或11.2896; —分频单元13(例如， 一分数分频单元，其分频倍数为 3.5、 4或4.5)，其接收一第二时钟脉冲信号CLK4X(例如，48MHz的信号)， 并根据一分频倍数选择信号ADJSIGN决定对该第二时钟脉冲信号CLK4X的 分频倍数以及根据一校准脉冲信号ADJLOAD控制该分频单元13分频的时机， 以产生该第一时钟脉冲信号CLKOUT; —第二加法单元14，其加总该帧起始 信号加总值SOFPT、该时钟脉冲数差值DIFF以及一时间误差累积值ACC， 以产生一时间误差累积输入值ACCIN; —第三加法单元15(例如， 一差分加法 单元，其作用为消除时间累积误差)，其接收该时间误差累积输入值ACCIN， 以产生该时间误差累积值ACC以及一时间误差累积输入值ACCDIV16; —第 四加法单元16，其加总该时钟脉冲数差值DIFF、该时间误差累积输入值 ACCIN以及一调整时钟脉冲数信号FAR，以产生一调整时钟脉冲数信号累积 值FARIN; —帧校准暂存单元17，其接收该调整时钟脉冲数信号累积值 FARIN，以产生该调整时钟脉冲数信号FAR; —第五加法单元18，其加总该 调整时钟脉冲数信号FAR以及该时间误差累积输入值ACCDIV16，以产生一 调整时钟脉冲数输入值ADJMAPIN; —校准映射单元19(例如， 一浮点数校准 映射单元)，其接收该调整时钟脉冲数输入值ADJMAPIN，以产生一调整次数 值ADJMAP以及该分频倍数选择信号ADJSIGN;以及一校准脉冲产生单元20，其接收该调整次数值ADJMAP，以产生该校准脉冲信号ADJLOAD。
由于本发明用于USB传输即时声音数据的同步装置与USB装置时钟脉冲 共用一 48MHz的锁相电路，而目标频率除了原本的12.288MHz之外，还增加 了 11.2896MHz时钟脉冲，以12.288MHz为例，以48MHz分频后，与12.288MHz 相差了 288个第一时钟脉冲信号CLKOUT的时钟脉冲周期，若以先前技术的 方法，则其映射表必须增加，而且，其输出频率与目标频率的误差会较大，本 发明使用了分数分频单元，可以有效地降低此误差。
由于第一时钟脉冲信号CLKOUT是由数字式的分频单元产生，其时钟脉 冲抖动会较为显著，若是使用此时钟脉冲信号的电路抗抖动能力较低时，则需 要再经过模拟锁相回路，产生较小时钟脉冲抖动的锁相输出信号供其使用。无 形中将增加电路面积及制造成本。在本发明中新增一浮点数加法单元，其作用 在于处理目标频率有小数字数时的时钟脉冲误差，如目标频率为11.2896MHz 时，每个起始帧皆会有0.6个第一时钟脉冲信号CLKOUT时钟脉冲周期的误 差，而浮点数加法单元会将此误差与长期时间累积误差做相加，以调整此误差 时钟脉冲。
由以上所述可以清楚地明了，本发明提供一种用于USB传输即时声音数 据的同步装置，其可解决USB主机与外部装置间数据传输不同步的问题。
当然，本发明还可有其他多种实施例，在不背离本发明精神及其实质的情 况下，熟悉本领域的技术人员可根据本发明作出各种相应的改变和变形，但这 些相应的改变和变形都应属于本发明所附的权利要求的保护范围。
9
权利要求
1.一种用于USB传输即时声音数据的同步装置，其特征在于，包含有一第一加法单元，其用来接收多个帧起始信号，并产生一帧起始信号加总值；一帧起始倒数单元，其接收所述帧起始信号的第一个帧起始信号后，将一锁相输出信号作为时钟脉冲，自一起始值开始倒数至该帧起始倒数单元接收到次一帧起始信号为止，以产生一时钟脉冲数差值，并将该起始值再存回至该帧起始倒数单元；一锁相电路，其接收一第一时钟脉冲信号以产生该锁相输出信号；一分频单元，其接收一第二时钟脉冲信号，并根据一分频倍数选择信号决定对该第二时钟脉冲信号的分频倍数以及根据一校准脉冲信号控制该分频单元分频的时机，以产生该第一时钟脉冲信号；一第二加法单元，其加总该帧起始信号加总值、该时钟脉冲数差值以及一时间误差累积值，以产生一时间误差累积输入值；一第三加法单元，其接收该时间误差累积输入值，以产生该时间误差累积值以及一时间误差累积输入值；一第四加法单元，其加总该时钟脉冲数差值、该时间误差累积输入值以及一调整时钟脉冲数信号，以产生一调整时钟脉冲数信号累积值；一帧校准暂存单元，其接收该调整时钟脉冲数信号累积值，以产生该调整时钟脉冲数信号；一第五加法单元，其加总该调整时钟脉冲数信号以及该时间误差累积输入值，以产生一调整时钟脉冲数输入值；一校准映射单元，其接收该调整时钟脉冲数输入值，以产生一调整次数值以及该分频倍数选择信号；以及一校准脉冲产生单元，其接收该调整次数值，以产生该校准脉冲信号。
2. 根据权利要求1所述的用于USB传输即时声音数据的同步装置，其特 征在于，该第一加法单元为一浮点数加法单元。
3. 根据权利要求1所述的用于USB传输即时声音数据的同步装置，其特 征在于，该第三加法单元为一差分加法单元。
4. 根据权利要求1所述的用于USB传输即时声音数据的同步装置，其特征在于，该校准映射单元为一浮点数校准映射单元。
5. 根据权利要求1所述的用于USB传输即时声音数据的同步装置，其特征在于，该锁相电路为一模拟锁相电路。
6. 根据权利要求1所述的用于USB传输即时声音数据的同步装置，其特 征在于，该第二时钟脉冲信号的频率值为48MHz。
7. 根据权利要求1所述的用于USB传输即时声音数据的同步装置，其特 征在于，该分频单元为一分数分频单元。
8. 根据权利要求7所述的用于USB传输即时声音数据的同步装置，其特 征在于，该分频倍数为3.5、 4或4.5。
9. 根据权利要求1所述的用于USB传输即时声音数据的同步装置，其特 征在于，该第一时钟脉冲信号的频率为12.288Mhz或11.2896Mhz。
10. 根据权利要求9所述的用于USB传输即时声音数据的同步装置，其 特征在于，当该第一时钟脉冲信号的频率为12.288Mhz时，该起始值为12288， 当该第一时钟脉冲信号的频率为11.2896Mhz时，该起始值为11289。
全文摘要
本发明公开一种用于USB传输即时声音数据的同步装置，其包括一第一加法单元；一帧起始倒数单元；一锁相电路；一分频单元；一第二加法单元；一第三加法单元；一第四加法单元；一帧校准暂存单元；一第五加法单元；一校准映射单元；以及一校准脉冲产生单元。借此令USB主机所传送的帧起始代符作为1ms的参考周期，将一高频时钟脉冲经该分频单元，产生一第一时钟脉冲信号，该第一时钟脉冲信号在一个USB起始帧内，其脉冲数是固定的，但其绝对时间会随着前一个帧起始的时间长度，而自动微调，如此，可解决USB主机与外部装置间数据传输不同步的问题。
文档编号H04L7/00GK101662354SQ20081014678
公开日2010年3月3日 申请日期2008年8月29日 优先权日2008年8月29日
发明者吴旻兴, 林春安 申请人:盛群半导体股份有限公司