专利名称：：动态数据校正装置的制作方法
技术领域：
：本实用新型涉及一种通信领域中的动态数据校正装置。
背景技术：
：在连接主系统和子系统的串行通讯通道上，由于干扰或其他原因，通讯数据有可能出现错误，比如数据丟位、丢字节、通讯帧破损、校验码出错等等。大部分情况下，这些错误都带有突发的性质，持续时间极短，短暂出错后系统通常能够迅速自动恢复正常。由于系统中通过串行通道传输的数据都是非关键控制数据，大部分仅用于监视和观察，数据的刷新频率的要求也比较低(l秒或以上)，因此这种短暂的通讯干扰不会对系统整体安全、稳定运行造成影响。在采用双机热备技术的控制系统中，主数字控制单元(DPU)—旦检测到此现象便认为出现了故障，立即会从主DPU运行切换至辅DPU运行。虽然不影响系统的正常运行，但会产生风险一一当辅DPU因为内部故障死机无法切换回主DPU继续运行时，如果相关人员不能及时发现将运行方式手动切回主DPU运行时，主、辅DPU将均处于"备用"状态，此时相关的控制将会失灵。这种情况一旦发生在负责主要的保护和调节控制的DPU上时将导致4几组跳闸。因此，由于串行通讯错误导致DPU控制失去备用功能成为控制系统中的重大隐患。
实用新型内容本实用新型的目的在于提供一种可对通讯数据进行动态緩存，过滤错误消息，保证短时间的个别通讯错误不会传递到DPU之中的动态数据校正装置。本实用新型的动态数据校正装置，包括CPU,用于緩存数据、过滤错误消息；电源模块，用于为动态数据校正装置供电；与CPU信号连接的存储器，用于在停电时保存系统设定；接口模块，用于提供上下行串行通讯接口和编程/调试/配置接口；以及将接口模块与CPU连接的驱动电路，用于驱动外围电路信号。优选地，所述CPU包括两组串行通讯通道和内置RAM,所述内置RAM用于所述两组串行通讯通道的协议处理緩冲区以及控制数据緩存表。优选地，所述电源模块为DC/DC稳压电源，输入电压24VDC,输出电压3.3VDC和5VDC,分别为数字电路和外围接口电路供电。优选地，所述存储器为内置式的Flash芯片。优选地，所述接口模块包括用于上行串行通讯通道的一个25针D型串口母头、用于下4亍通讯通讯通道的一个254十D型串口/^头和一个编程/调试/配置接口。优选地，所述驱动电路包括每路串行通讯通道配套的一组RS485/RS422驱动芯片和编程/调试/配置接口配套的外围接口驱动芯片。优选地，所述动态凄"居;〖交正装置还包括外部WatchDog芯片。本实用新型的有益之处在于，在不破坏系统内部现有结构的前提下，极大提高了通讯通道对外部干扰的承受能力，不会给系统带来不确定的风险，从整体上提高了系统的安全性和稳定性。为了更好地理解本实用新型，参考以下附图图l是本实用新型的动态数据校正装置的硬件示意图2是上述动态数据校正装置的软件示意图。具体实施方式以下结合附图及实施例对本实用新型进行详细说明。本实用新型的动态数据校正装置包括CPU1、电源模块2、存储器3、接口模块、驱动电路，其中，CPU1用于緩存数据、过滤错误消息，电源模块2用于为动态数据校正装置供电，存储器3与CPU1信号连接，用于在停电时保存系统设定，接口模块用于提供上下行数据和调试通道，将接口模块与CPU1连接的驱动电路用于驱动外围电路信号。在一实施例中，CPU1^是供两组串^亍通讯通道4。CPU内置2K以上RAM空间用于两个串行通讯通道的协议处理緩冲区以及控制数据緩存表。电源模块2为DC/DC稳压电源，输入电压24VDC,输出电压3.3VDC和5VDC,分别为数字电路和外围接口电路供电。存储器3为内置式的Flash芯片，用于在停电时保存系统设定。接口模块包括用于上行串行通道的一个25针D型串口母头5、用于下行通讯通道的一个25针D型串口公头6和一个编程/调试/配置接口7。通讯接口内部进行光耦隔离处理，增强抗干扰性能。D型串行接口管脚定义如表l所示<table>tableseeoriginaldocumentpage5</column></row><table>表lD型串行接口管脚定义驱动电路包括每路串行通道配套的一组RS485/RS422驱动芯片8和编程/调试/配置接口配套的外围接口驱动芯片9。其中，RS485/RS422驱动芯片8将用于上行串行通道的一个25针D型串口母头5、用于下行通讯通道的一个25针D型串口公头6分别与CPU1的串行通讯通道4相连接，外围接口驱动芯片9将编程/调试/配置接口7与CPUl相连接。在另一实施例中，动态数据校正装置还包括外部WatchDog芯片，用于监控系统正常运行。动态数据校正装置通过配套电缆连接到原系统中由主、辅DPU连出的二转一电缆和远程系统通讯电缆之间。这种连接方式将主、辅DPU都隐藏到了数据校正仪背后，来往于DPU的远程通讯数据全部运转在数据校正仪的监控之下。这种方式能够最大程度的保证通讯数据的准确性。如图2所示，CPU的软件设计方案包括以下模块硬件平台驱动程序，主要包括串行接口驱动程序10、WatchDog驱动程序、Flash/FR細驱动程序ll等；M0DBUSRTU主站协议解析纟莫块12;M0DBUSRTU/人站协议解析模块13;下行通讯管理程序模块14,负责处理与下层控制设备之间的通讯事件管理；上行通讯管理程序模块15，负责处理与上位设备(DPU)之间的通讯事件管理；数据緩冲区管理程序模块16，提供数据读、写管理；动态数据索引管理程序^t块17;以及其他编程/调试/配置管理程序模块18。本实用新型的动态数据校正装置具备以下功能和特点外型小巧，便于现场柜体内安装；DC24V供电，内部采用DC/DC稳压电源；采用高性能、低功耗的嵌入式处理器芯片；提供一路下行RS485/RS422接口，实现M0DBUSRTU主站协议，负责连接远程I/Oi殳备；提供两^各上行RS485/RS422接口，实现M0DBUSRTU乂人站协议，通过特别设计的链4妄电缆，分别与主、辅DPU^=莫块通讯；灵活配置通讯参数，可以在线动态改变通讯数据位、停止位、校验位和校验方式；实时分析通讯数据，必要时对通讯数据进行动态纠错；在设备内部进行数据緩存，当外部通讯出错时向DPU模块发送緩存数据；提供大约300点的模拟量緩存，大约500点的开关量数据；动态、智能检测DPU通讯配置，自动跟随上位系统进行调整，重新定位数据源，可以极大减轻运行后的维护工作。上述实施例仅供说明本实用新型之用，而并非是对本实用新型的限制，有关
技术领域：
的普通技术人员，在不脱离本实用新型范围的情况下，还可以做出各种变化和变型，因此，所有等同的技术方案也应属于本实用新型的范畴，本实用新型的专利保护范围应由各权利要求限定。权利要求1.一种动态数据校正装置，包括CPU，用于缓存数据，过滤错误消息；电源模块，用于为动态数据校正装置供电；与CPU信号连接的存储器，用于在停电时保存系统设定；接口模块，用于提供上下行串行通讯接口和编程/调试/配置接口；将接口模块与CPU连接的驱动电路，用于驱动外围电路信号。2.根据权利要求1所述的动态数据校正装置，其特征在于，所述CPU包括两组串行通讯通道和内置RAM,所述内置RAM用于所述两组串行通讯通道的协议处理緩冲区以及控制数据緩存表。3.根据权利要求1所述的动态数据校正装置，其特征在于，所述电源模块为DC/DC稳压电源，输入电压24VDC，输出电压3.3VDC和5VDC,分别为数字电路和外围接口电路供电。4.根据权利要求l所述的动态数据校正装置，其特征在于，所述存储器为内置式的Flash芯片。5.根据权利要求1所述的动态数据校正装置，其特征在于，所述接口模块包括用于上行串行通讯通道的一个25针D型串口母头、用于下行串行通讯通道的一个25针D型串口公头和一个编程/调试/配置接口。6.根据权利要求l所述的动态数据校正装置，其特征在于，所述驱动电路包括与每路串行通道配套的一组RS485/RS422驱动芯片和与编程/调试/配置接口配套的外围接口驱动芯片。7.根据权利要求1所述的动态数据校正装置，其特征在于，所述动态数据校正装置还包括外部WatchDog芯片。专利摘要一种动态数据校正装置，包括CPU，用于缓存数据、过滤错误消息；电源模块，用于为动态数据校正装置供电；与CPU信号连接的存储器，用于在停电时保存系统设定；接口模块，用于提供上下行数据和调试通道；将接口模块与CPU连接的驱动电路，用于驱动外围电路信号。本设计可对通讯数据进行动态缓存，过滤错误消息，保证短时间的个别通讯错误不会传递到DPU之中，保证了控制系统运行的可靠性。文档编号H04L1/22GK201323588SQ200820234090公开日2009年10月7日申请日期2008年12月31日优先权日2008年12月31日发明者垚张,王雁军申请人:中国神华能源股份有限公司;北京国华电力有限责任公司;三河发电有限责任公司