专利名称：基于arm嵌入式处理器的多路视频图像采集装置的制作方法
技术领域：
本实用新型涉及视频图像采集与处理技术，应用于智能交通系统ITS (Intelligent Transport System,智能交通系统)。
背景技术：
交通场景中车辆对象的实时检测是ITS系统中最重要也是最基本的功能， 检测的正确与否直接关系到智能交通控制与管理决策的正确性。通常，由摄 象机采集到的视频信号均为模拟信号，对其直接进行传输、存储和处理比较 困难。因此，必须将模拟视频信号转换为数字信号，才能充分发挥计算机处 理能力强、速度快的特点，并在实际应用中实现视频图像信号的可靠传输、 存储和处理。用硬件实现图像采集和处理，开发难度大、成本高。目前，大 多数视频图像处理采用的是DSP (Digital Signal Processor,数字信号处理 器)处理器，如TI公司C6000系列的DSP中有专门针对多媒体的处理器，虽 然DSP有很强的图像处理能力，但其成本也非常的昂贵。针对要求不是特别 严格的视频图像处理应用，从工程的角度出发，可以选择一种即能够满足应 用要求又能够最大程度地降低成本的解决方案。 发明内容
本实用新型所要解决的技术问题是，针对现有技术在智能交通系统视频 图像处理中采用DSP处理器成本高的缺陷，采用一种在工程应用中使用较为 广泛的工业级嵌入式处理器AT91RM9200，并配合低成本的现场可编程门阵列 (FPGA)和SAA7113视频A/D转换电路，设计了一种多路视频图像信号采集 装置，即满足了实时图像采集的要求，同时又降低了成本，实现了多路视频 图像采集的应用要求。
本实用新型具体采用如下技术方案采用AT91RM9200嵌入式处理器和 FPGA组成多路视频图像采集装置的主控制器，实现同时对多路视频图像信号 进行实时采集。多路图像视频采集装置包括嵌入式处理器AT91RM9200、主控制器FPGA、视频采集电路SAA7113、 RCA转接口、选通器FPGA (95144XL)、 SDRAM (Synchronous Dynamic Random Access Memory,同步动态随机存取存 储器)、摄像机。摄像机通过RCA转接口与视频采集电路相连，将摄像机采 集的视频图像信号源输入到对应的视频采集电路中进行A/D转换，视频图像 信号源可以是CCD (Charge Couple Device,电荷耦合器件)摄像机也可以是 其他视频图像传感器或模拟视频信号源。视频图像信号为CVBS (Composite Video Broadcast Signal,复合视频广播信号)模拟信号。视频采集电路中 的A/D转换电路完成CVBS视频模拟信号到数字信号的转换。多个视频采集电 路的输出连接选通器FPGA，选通器FPGA的输出连接主控制器FPGA输入端。 主控制器FPGA以lt (Inter—Integrated Circuit,内部集成电路)方式配 置视频采集芯片SAA7113，使其输出的视频数据格式为YUV (YCrCb，亮度和
色差)(4: 2: 2)格式；然后，再对多路视频信号进行多选一控制，并分别
将输出的视频数据导入主控制器FPGA中，主控制器FPGA实现对视频图像数 据的实时处理，由嵌入式处理器将处理后的数据存储到SDRAM存储器中。主 控制器FPGA通过嵌入式处理器以从串方式进行配置，采用基于嵌入式LINUX 操作系统的控制软件和底层驱动程序接口，可实现多路视频图像采集和满足 各种不同视频图像实时采集的应用要求。
该装置是为实时检测和监控城市道路交通场景中机动车辆的违章行为而 设计的一种基于ARM (Advanced RISC Machine)嵌入式处理器的多路视频图 像采集方法与装置。从实际工程应用的角度出发，即能够满足城市道路交通 现场监控的要求，又能够最大程度地降低成本。
图1是多路视频采集装置的系统原理框图
图2是视频图像采集电路连接图
图3是以从串方式配置FPGA接口电路图
图4为从串方式配置FPGA流程图
图5为视频图像数据采集程序流程图具体实施方式
以下参照附图和具体实例对本实用新型的实施进行具体描述
图1为基于ARM嵌入式处理器的多路视频采集装置的系统原理框图。该 多路图像视频采集装置包括ARM嵌入式处理器AT91RM9200、可编程阵列主 控制器FPGA (XC2S100)、视频图像采集电路SAA7113、 RCA转接口、选通器 FPGA (95144XL) 、 SDRAM存储器、摄像机、串行接口 UART、网络接口 NET、 采用基于嵌入式LINUX操作系统的控制软件和底层驱动程序接口 。
摄像机通过RCA转接口与视频采集电路相连，将其采集的视频图像信号 源输入到对应的SAA7113视频采集电路中完成CVBS视频模拟信号到数字信号 的A/D转换，通过主控制器FPGA以TC方式配置视频采集电路SAA7113，使 其输出的视频数据格式为YUV (4: 2: 2)格式；多个视频采集电路(SM7113) 的输出连接到选通器FPGA，选通器FPGA对多路视频信号进行多选一控制，并 将多路视频采集信号分别送入主控制器FPGA中；主控制器FPGA通过嵌入式 处理器(AT91RM9200)以从串方式进行配置，实现对多路视频图像数据的实 时处理；最后，由嵌入式处理器将处理后的数据存储到存储器SDRAM中；采 用基于嵌入式LINUX操作系统的控制软件和底层驱动程序接口，实现对多路 视频图像采集和满足各种不同视频图像采集的应用要求。
该装置以嵌入式处理器(AT91RM9200)和FPGA (XC2S100)作为主控制器， 嵌入式Linux作为操作系统。系统启动后，自动配置主控制器FPGA和视频采 集电路，嵌入式处理器通过视频采集驱动程序从主控制器FPGA中获取图像数 据，并对图像数据进行处理，最终获取优质的数字图像数据。
图2为视频图像采集电路连接图。I2C总线是由数据总线SDA和时钟SCL 构成的串行总线，可发送和接收数据。初始化时，视频采集电路SAA7113通 过I2C总线对其内部寄存器进行配置。数据总线SDA和时钟SCL两个端口连接 到XC2S100的两个I/O 口 。视频图像信号输出引脚VP7-VPO的8bit的数据通 过4选1电路传送到主控制器FPGA芯片的8个I/O 口 ，并完成视频图像数据的并行传输，主控制器FPGA可采用从串、主串、从并、主并、JTAG等模式对 其进行配置。本装置采用从串方式对主控制器FPGA进行配置，由嵌入式处理 器使用PI0口 (PB14 PB18)模拟从串模式进行配置。
图3为以从串方式配置主控制器FPGA (XC2S100)的接口电路图。
在该电路连接图中，主要管脚功能如下
M[2: O]:配置模式选择。端口M2、 Ml、 M0均接上拉电阻，即M[2: O]: 设置lll为从串模式；CCLK:配置时钟端口微处理器PB14端口通过该CCLK 向FPGA电路(XC2S100)提供时钟源，在上升沿有效；DIN:串行配置数据输 入端口，连接微处理器端口 PB17; D0UT:串行数据输出端口，用于菊花链式 配置；PR0G—B:连接微处理器端口 PB18，低电平异步复位FPGA内部逻辑，内 部可配置，Memory完全复位后，该引脚指示高电平，当此引脚为高时，才能 配置FPGA; INIT_B:连接微处理器端口 PB15，由低电平到高电平跳变时，采
样配置模式，即M[2: O]的值确定配置方式；配置过程中若出现配置错误，
INIT—B将呈现低电平；DONE:连接微处理器端口PB16:复位时为低电平，若
配置成功，则为高电平。端口PR0G—B、 INIT—B、 DONE连接上拉电阻。 图4为实现配置主控制器FPGA (XC2S100)的流程图。 置PR0G—B二l，置PR0G—B=0，判断INIT—B是否等于1，如不等于1，返回
继续判断，如等于l，取配置数据并串行化到DIN，如果数据取完，判断D0NE
是否为l，如D0NE二1则配置完成，否则重新配置。 图5为视频图像数据采集流程图。
在Linux操作系统下，视频图像数据的采集流程如下将采集视频图像 数据流的驱动程序添加到Linux内核中，控制处理器通过设备驱动程序控制 视频采集电路获得图像数据，设备驱动名为SAA7113。首先，创建N (N=l,2，"'，16)个新文件；打开N个设备驱动程序；文件缓冲区(buffer) 的大小定义为352*288*2字节；从驱动文件中读取352*288*2个字节数据到 buffer,把buffer中的数据写入到N个新创建的文件中。从XC2S100FPGA的 SDRAM中读取图像数据，所读取的数据是视频图像YUV (4: 2: 2)格式的YUV值。因此， 一幅分辨率为352*288的图像数据量为352*288*2字节。这样， 基于ARM嵌入式处理器的视频图像数据采集控制软件配合硬件电路就实现了 对视频图像数据的实时采集。
该装置是为城市道路交通中机动车辆的违章行为进行实时检测和监控而 设计的一种基于ARM嵌入式处理器的多路视频图像采集装置，实现成本低廉， 性能稳定、可靠，可实现多路视频图像采集和满足各种不同视频图像采集的 应用要求。
权利要求1、基于ARM嵌入式处理器的多路视频图像采集装置，包括嵌入式处理器AT91RM9200、主控制器FPGA XC2S100、视频采集电路SAA7113、RCA转接口、存储器、选通器FPGA 95144XL，其特征在于，摄像机采集视频图像信号源，通过RCA转接口输入到对应的视频采集电路，并完成A/D转换；多个视频采集电路的输出连接选通器，选通器的输出连接主控制器FPGA的输入端；嵌入式处理器通过主控制器FPGA以I2C总线方式配置视频采集电路，使其输出的视频数据格式为YUV格式，选通器对多路视频信号进行多选一控制，分别将输出的视频信号导入主控制器FPGA中，实现对视频信号图像数据的实时处理；最后，由嵌入式处理器将处理后的数据存储到SDRAM中。
2、 根据权利要求1所述的多路视频图像采集装置，其特征在于，rt总线 的数据总线端口和时钟端口分别连接到主控制器FPGA XC2S100的输入/输出 端口，视频采集电路输出的数据通过4选1电路传送到主控制器FPGA的输入 /输出端口。
3、 根据权利要求1所述的多路视频图像采集装置，其特征在于，所述主 控制器FPGA端口M2、 Ml、 M0均接上拉电阻，通过嵌入式处理器配置为从串方式。
专利摘要本实用新型涉及视频图像采集与处理技术，请求保护一种多路视频图像采集装置。利用嵌入式处理器和FPGA设计了一种多路视频图像采集控制器，实现了同时对多路视频图像信号进行实时采集。视频采集电路将摄像机摄取的视频图像信号源输入到对应的视频采集电路中的A/D转换电路，多路视频信号分别导入主控制器FPGA电路中，实现对视频图像数据的实时处理，并将处理后的数据存储到SDRAM存储器中。该装置可实现城市道路交通中机动车辆的违章行为进行实时检测和监控，实现成本低廉，性能稳定、可靠，能适应各种复杂环境下的多路视频图像采集和满足各种不同视频图像采集的应用要求。
文档编号H04N7/18GK201369789SQ20092012661
公开日2009年12月23日 申请日期2009年3月13日 优先权日2009年3月13日
发明者吴登权, 宋晨炜, 然 汪, 王晓峰, 平 薛 申请人:重庆市易博数字技术有限公司