专利名称：步进数字接收机的制作方法
技术领域：
本实用新型涉及电子通信领域，特别是一种用于卫星跟踪系统的步进数字接收机。
背景技术：
步进数字接收机是卫星跟踪系统的关键部件，为了最佳利用天线的增益，使卫星
以最小限度的发射功率，达到稳定，可靠，经济地进行通信；或者为了获取卫星的轨道数据，
监视或校正卫星的位置，都必须使地球站天线在任何时候精确指向卫星。 步进数字接收机主要用于卫星通信，步进数字接收机利用数字锁相环对输入的数
字中频信号进行处理，通过搜索最大信号从而控制跟踪伺服系统，实现对卫星的快速精确
跟踪。与模拟接收机相比，数字跟踪接收机具有体积小，稳定性和自动化程度高等优点。 当前市场上存在的跟踪接收机，由于大多采用模拟技术，存在产品体积大、可靠性
低，数字化程度不高等诸多不足。
发明内容本实用新型旨在解决传统接收机产品体积大、可靠性低，数字化程度不高等技术问题，以提供一种具有集成度高、体积小、功能全、高稳定性、高灵敏度、功耗小等特点的步进数字接收机。 本实用新型的目的是通过以下技术方案实现的。 本实用新型的步进数字接收机，由射频接收通道部分、数控本振部分、数字信号处理部分和操作控制部分构成，射频信号1经射频接收通道部分的滤波放大电路2处理后，与来自数控本振的信号在混频电路3中进行下混频，下混频得到的中频信号经滤波放大电路7处理后，送入二功分器8的输入端，二功分器8的两路输出端其中之一连接外部检测器件，另一路连接滤波放大电路10的输入端，滤波放大电路10的输出端连接数控衰减器11的一个输入端，其另一个输入端连接数字信号处理器FPGA16的一个输出端，数控衰减器11的输出端连接滤波放大电路13的输入端，滤波放大电路13的输出端连接AD转换器15的输入端，AD转换器15的输出端与数字信号处理器FPGA16的输入端相连，数字信号处理器FPGA16的其中一路输出端与单片机MCU17的输入端相连，单片机MCU17的其中一路输出端连接前述数控本振的输入端，其另有三路输出端分别与自动增益控制电压电路18、键盘显示接口 19和串行接口 RS23220相连。 本实用新型的步进数字接收机，其中所述的数字信号处理器FPGA16由下述电路组成，来自AD转换器15的两路输出端分别与数字信号处理器FPGA16的混频器42之一个输入端和混频器29之一个输入端相连，混频器42的另一个输入端连接数控本振NC025的输出端，其输出端与数字下变频电路DDC26的输入端相连，数字下变频电路DDC26的输出端与离散傅里叶变换电路FFT27的输入端相连，离散傅里叶变换电路FFT27的输出端与数控本振NC028的输入端相连，数控本振NC028的输出端与混频器29的另一个输入端相连，混频
3器29的输出端与数字下变频电路DDC30的输入端相连，数字下变频电路DDC30的两路输出端分别连接混频器31之一个输入端和混频器33之一个输入端，数控本振NC032的两路输出端分别连接混频器31的另一个输入端和混频器33的另一个输入端，混频器31的输出端串接低通滤波器34后，其中一路与鉴相器37的一个输入端相连，另一路连接单片机MCU17的输入端；混频器33的输出端串接低通滤波器36后，其中一路与鉴相器37的另一个输入端相连，另一路连接单片机MCU17的输入端；鉴相器37的输出端串接环路滤波器(35)后与数控本振NC032的输入端相连。 本实用新型的步进数字接收机，其中所述的数控本振为由环路滤波器5和压控振荡器VC04构成的锁相环电路。 本实用新型的步进数字接收机，其中所述的下混频得到的中频信号为70MHz。[0011]本实用新型的步进数字接收机，其中所述的数控本振NC025的频率为9. 7MHz，数控本振NC032的频率为500kHz 。 本实用新型的步进数字接收机，其中所述的射频接收通道部分、数控本振部分、数字信号处理部分及操作控制部分分装在独立腔体内。 本实用新型的步进数字接收机，其中所述的独立腔体顶部均设有独立盖板，其它腔体与前述独立腔体之上另设有一块封装顶板。[0014] 本实用新型步进数字接收机的有益效果[0015] 1.体积小、功能全、功耗小； 2.使用数字的方式进行解调，集成度高，系统更加的稳定； 3.锁定速度快，能实现对目标的快速跟踪； 4.动态范围大，接收灵敏度高，能够进行更大范围的跟踪； 5.适应性好，中频输入对于较大的频偏的信标信号也能够正确的锁定，降低了对前级下变频器的要求。
图1本实用新型的电路原理图一[0021] 图2本实用新型的电路原理图二[0022] 图3本实用新型的电路原理图三 图中标号说明1射频信号、2滤波放大电路、3混频电路、4压控振荡器、5环路滤波器、7滤波放大电路、8 二功分器、9检测电路、10滤波放大电路、11数控衰减器、13滤波放大电路、15AD转换器、16数字信号处理器FPGA、 17单片机MCU、 18自动增益控制电压电路、19键盘显示接口、20串行接口 RS232、25数控本振NC0、26数字下变频电路DDC、27离散傅里叶变换电路FFT、28数控本振NC0、29混频器、30数字下变频电路DDC、31混频器、32数控本振NC0、33混频器、34低通滤波器、35环路滤波器、36低通滤波器、37鉴相器、42混频器
具体实施方式本实用新型详细结构、应用原理、作用与功效，参照附图l-3，通过如下实施方式予以说明。 参阅图1-3所示，本实用新型的步进数字接收机，由射频接收通道部分、数控本振部分、数字信号处理部分和操作控制部分构成，射频信号1经射频接收通道部分的滤波放大电路2处理后，与来自数控本振的信号在混频电路3中进行下混频，数控本振为由环路滤波器5和压控振荡器VC04构成的锁相环电路，下混频得到的中频信号经滤波放大电路7处理后，送入二功分器8的输入端，二功分器8的两路输出端其中之一连接外部检测器件，另一路连接滤波放大电路10的输入端，滤波放大电路10的输出端连接数控衰减器11的一个输入端，其另一个输入端连接数字信号处理器FPGA16的一个输出端，数控衰减器11的输出端连接滤波放大电路13的输入端，滤波放大电路13的输出端连接AD转换器15的输入端，AD转换器15的输出端与数字信号处理器FPGA16的输入端相连，数字信号处理器FPGA16的其中一路输出端与单片机MCU17的输入端相连，单片机MCU17的其中一路输出端连接前述数控本振的输入端，其另有三路输出端分别与自动增益控制电压电路18、键盘显示接口 19和串行接口 RS23220相连。 前述数字信号处理器FPGA16由下述电路组成，来自AD转换器15的两路输出端分别与数字信号处理器FPGA16的混频器42之一个输入端和混频器29之一个输入端相连，混频器42的另一个输入端连接数控本振NC025的输出端，其输出端与数字下变频电路DDC26的输入端相连，数字下变频电路DDC26的输出端与离散傅里叶变换电路FFT27的输入端相连，离散傅里叶变换电路FFT27的输出端与数控本振NC028的输入端相连，数控本振NC028的输出端与混频器29的另一个输入端相连，混频器29的输出端与数字下变频电路DDC30的输入端相连，数字下变频电路DDC30的两路输出端分别连接混频器31之一个输入端和混频器33之一个输入端，数控本振NC032的两路输出端分别连接混频器31的另一个输入端和混频器33的另一个输入端，混频器31的输出端串接低通滤波器34后，其中一路与鉴相器37的一个输入端相连，另一路连接单片机MCU17的输入端；混频器33的输出端串接低通滤波器36后，其中一路与鉴相器37的另一个输入端相连，另一路连接单片机MCU17的输入端；鉴相器37的输出端串接环路滤波器(35)后与数控本振NC032的输入端相连。[0027] 为减少电磁干扰，本步进数字接收机的结构方面采用屏蔽设计，即将电源、本振模块、接收通道、数字控制部分等的设计尽量相互隔开，制作在不同的PCB上，分装在腔体的各个小腔体里。使整个高频部分与低频部分完全分开，这样可以避免各功能电路相互干扰，各个小腔体单独用小盖板进行屏蔽，上面再加一块大盖板屏蔽达到较好的效果。[0028] 以下通过具体实例对本实用新型的作用原理等作进一步的说明。[0029] 本步进数字接收机的射频接收通道部分射频部分实现一级变频，即把输入频率范围为950 1500MHz的L波段信号变频到70MHz的中频信号，以便输入到A/D变换器采样后进行数字处理。在射频接收通路上首先采用一级低噪声放大滤波电路设计，再与数控本振(880MHz 1430MHz)信号下混频产生70MHz中频信号。对中频信号首先进行滤波、放大，由二功分器输出一路70MHz中频信号供外部检测用，另一路70MHz中频信号经滤波、放大、滤波后，通过一数控衰减器，最后经放大、滤波，使中频信号的幅度在整个接收信号的动态范围内保持基本一致。数控衰减器用于中频采样信号的AGC控制，作为粗略的信号电平估计，为了便于A/D的采样。数控本振部分使用单片机MCU(C8051F005)通过SPI接口控制ADF4106频率综合器，再通过环路滤波器和VCO形成锁相环电路产生需要的本振，经放大后送到混频电路。[0031] 数字信号处理部分由高速A/D变换器、数字信号处理器组成。A/D变换将中频信号采样，得到12bit的数据。数字信号处理由超大规模FPGA实现，它将数字中频信号实时处理。 操作控制部分使用C8051F005通过接口电路控制键盘和显示器，同时提供对外通信的RS232接口。 结构部分设计将电源、接收通道、数控本振、数字处理板等的设计尽量相互隔开，制作在不同的PCB上，分装在腔体的各个小腔体里。使整个高频部分与低频部分完全分开，这样可以避免各功能电路相互干扰，达到较好的屏蔽效果。 70腿z中频信号经AD采样后送入FPGA进行数字信号处理。由于AD采样率为40MHz，根据带通采样定理，采样后信号为lOMHz。由于要求在输入信号载噪比谱密度为46dB/Hz时对士200KHz频偏的信号进行锁相，同时要求锁相时间不能大于200ms， 一般的锁相环不能同时满足这两项指标。因此我们采用了 FFT变换对输入信号频率进行估计，使第一级数字混频后的信号频偏不超过± lKHz，再用锁相环对其进行锁相。[0035] 具体做法是把AD采样后数据分为两路 其中 一 路与9. 7腿z的数控本振(NCO)混频后滤波得到中心频率为300KHz士200KHz频偏的信号，再使用FFT变换得到信号的频谱，通过搜索得到频谱幅度最高点的频率值。 另外一路采用两级混频，第一级的本振信号是根据FFT进行频偏估计后，输出9. 5腿z士200KHz的本振信号。由于频偏估计的误差小于lKHz，因此混频滤波后信号为500KHz士500Hz。 对第一级混频后的信号进行了 10倍抽取，是为了便于后续窄带滤波器的设计，以免滤波器的阶数过高。 第二级NCO的频率为500kHz，输出同相和正交两路本振，分别与抽取后的信号相乘，通过低通滤波器滤掉高频再送入鉴相器鉴相。环路滤波器是一个低通滤波器，其作用是去掉大部分噪声，环路滤波器的带宽越窄去噪声的效果越好，但是捕获的时间会加长，因此需根据具体要求设置环路滤波器的参数。 环路滤波器输出控制信号控制NCO的频率，当环路锁定时，对1/Q两路信号进行窄带低通滤波后可计算出信号的幅度，再加上AGC部分对信号的衰减值，就可以得到精确的信标信号幅度。 本实用新型的步进数字接收机通过组合应用数字信号处理设计(中频调制信号
的产生和中频信号的解调以及一些系统的控制)、接收通道设计(包括AGC放大和下混
频)、本振设计(880MHz 1430MHz可变本振)和结构设计，最终实现了 L波段信号经过射
频通道信号处理后变为中频信号，送入数字处理板进行数字解调，然后输出伺服控制电压
控制伺服系统。通过搜索卫星信标信号的峰值，实现对卫星的精确跟踪。 由上可见，本实用新型的步进数字接收机，综合运用数字信号处理技术、射频通道
设计技术、频率源设计技术和腔体结构设计技术，采用了大规模集成电路减少了器件，提高
了产品可靠性，具有体积小、功能全、功耗小；使用数字的方式进行解调，集成度高，系统更
加的稳定；锁定速度快，能实现对目标的快速跟踪；动态范围大，接收灵敏度高，能够进行
更大范围的跟踪；适应性好，中频输入对于较大的频偏的信标信号也能够正确的锁定，降低
了对前级下变频器的要求等诸多优 。
权利要求一种步进数字接收机，其特征在于由射频接收通道部分、数控本振部分、数字信号处理部分和操作控制部分构成，射频信号(1)经射频接收通道部分的滤波放大电路(2)处理后，与来自数控本振的信号在混频电路(3)中进行下混频，下混频得到的中频信号经滤波放大电路(7)处理后，送入二功分器(8)的输入端，二功分器(8)的两路输出端其中之一连接外部检测器件，另一路连接滤波放大电路(10)的输入端，滤波放大电路(10)的输出端连接数控衰减器(11)的一个输入端，其另一个输入端连接数字信号处理器FPGA(16)的一个输出端，数控衰减器(11)的输出端连接滤波放大电路(13)的输入端，滤波放大电路(13)的输出端连接AD转换器(15)的输入端，AD转换器(15)的输出端与数字信号处理器FPGA(16)的输入端相连，数字信号处理器FPGA(16)的其中一路输出端与单片机MCU(17)的输入端相连，单片机MCU(17)的其中一路输出端连接前述数控本振的输入端，其另有三路输出端分别与自动增益控制电压电路(18)、键盘显示接口(19)和串行接口RS232(20)相连。
2. 如权利要求1所述的步进数字接收机，其特征在于所述的数字信号处理器FPGA(16)由下述电路组成，来自AD转换器(15)的两路输出端分别与数字信号处理器FPGA(16)的混频器(42)之一个输入端和混频器(29)之一个输入端相连，混频器(42)的另一个输入端连接数控本振NC0(25)的输出端，其输出端与数字下变频电路DDC(26)的输入端相连，数字下变频电路DDC(26)的输出端与离散傅里叶变换电路FFT(27)的输入端相连，离散傅里叶变换电路FFT(27)的输出端与数控本振NC0(28)的输入端相连，数控本振NC0(28)的输出端与混频器(29)的另一个输入端相连，混频器(29)的输出端与数字下变频电路DDC(30)的输入端相连，数字下变频电路DDC(30)的两路输出端分别连接混频器(31)之一个输入端和混频器(33)之一个输入端，数控本振NCO(32)的两路输出端分别连接混频器(31)的另一个输入端和混频器(33)的另一个输入端，混频器(31)的输出端串接低通滤波器(34)后，其中一路与鉴相器(37)的一个输入端相连，另一路连接单片机MCU(17)的输入端；混频器(33)的输出端串接低通滤波器(36)后，其中一路与鉴相器(37)的另一个输入端相连，另一路连接单片机MCU(17)的输入端；鉴相器(37)的输出端与数控本振NC0(32)的输入端相连。
3. 如权利要求1所述的步进数字接收机，其特征在于所述的数控本振为由环路滤波器(5)和压控振荡器VC0(4)构成的锁相环电路。
4. 如权利要求1所述的步进数字接收机，其特征在于所述的下混频得到的中频信号为70MHz。
5. 如权利要求2所述的步进数字接收机，其特征在于所述的数控本振NC0(25)的频率为9. 7MHz，数控本振NC0(32)的频率为500kHz 。
6. 如权利要求1所述的步进数字接收机，其特征在于所述的射频接收通道部分、数控本振部分、数字信号处理部分及操作控制部分分装在独立腔体内。
7. 如权利要求6所述的步进数字接收机，其特征在于所述的独立腔体顶部均设有独立盖板，其它腔体与前述独立腔体之上另设有一块封装顶板。
专利摘要本实用新型的步进数字接收机，涉及电子通信领域，旨在解决传统接收机产品体积大、可靠性低，数字化程度不高等技术问题。本实用新型由射频接收通道部分、数控本振部分、数字信号处理部分和操作控制部分构成，前述由射频接收通道部分、数控本振部分、数字信号处理部分和操作控制部分分装在独立腔体内。本实用新型适用于卫星跟踪系统的步进数字接收机设计。
文档编号H04B1/16GK201550104SQ200920243328
公开日2010年8月11日 申请日期2009年11月19日 优先权日2009年11月19日
发明者姚华, 汪泽, 牛书强, 王文军, 谢宁川 申请人:成都九洲迪飞科技有限责任公司