专利名称：一种数字信号功率计算装置及方法
技术领域：
本申请涉及无线通信技术领域，特别是涉及一种数字信号功率计算装置及方法。
背景技术：
在无线通信领域，射频接收机的输出电平取决于其输入信号电平幅度以及射频接收机的增益大小。在实际的应用中，很多因素会影响到射频接收机的输入信号电平幅度的大小，进而影响射频接收机的接收效果，当增益一定时，输入信号的电平幅度过小则射频接收机可能无法正常工作，输入信号的电平幅度过大，则射频接收机可能发生饱和或堵塞现象。
为了避免外界因素对射频接收机接收效果的影响，自动增益控制(AGC，automatic gain control)电路是必不可少的。自动增益控制电路中的一重要部分就是功率计算电路，自动增益控制电路利用其中的功率计算电路计算同相支路I和正交支路Q输入信号的总有效功率，并与预设的功率参考值作比较，将结果反馈至增益控制电路部分来调整信号的增益，使射频接收机输出信号能保持在相对稳定的电平幅度，确保其他电路能正常工作。由于外界影响因素变化迅速，因而对自动增益电路的响应速度有较高的要求，而功率计算电路则是影响整个自动增益控制电路响应速度的主要部分，因此，提高功率计算电路的运算速度是亟待解决的问题。
在数字电路中，射频接收机的总的输入有效功率，可以用同相支路I与正交支路Q输入信号的均方根值来计算
其中Irms和Qrms分别是I、Q信号功率的均方根值，即I、Q支路输入信号的有效功率，上述的计算中包含了三次幂运算及一次加法运算。在现有技术的超大规模集成电路(VLSI，Very Large-Scale Integration)设计中，幂运算通常采用复杂电路模块来实现，或者采用坐标旋转数字计算机(CORDIC，Coordinate Rotation DigitalComputer)等通过多次迭代或流水线结构的电路来实现，导致功率计算电路时延长、占用面积大、功耗大。
在实现本申请的过程中，发明人发现现有技术中至少存在如下问题功率计算电路的运算速度低、占用面积大、功耗大，资源消耗极大，不适合在超大规模集成电路中应用。
发明内容
本申请实施例提供 一种数字IQ信号功率计算装置，包括取模单一种数字信号功率计算装置及方法，以实现在保证高计算精度的基础上，提高功率计算电路的运算速度、缩小占用面积、降低功耗。技术方案如下元、累加器、计数器、复位单元、均值单元及运算单元，其中 所述取模单元，用于求取接收到的同相I支路输入信号或正交Q支路输入信号的模值，并将该模值输送至所述累加器； 所述累加器，用于对接收到的I支路输入信号或Q支路输入信号对应的模值进行累加计算，并将最终累加结果输送至所述均值单元； 所述均值单元，用于运用移位运算求取所述I支路输入信号或Q支路输入信号对应的最终累加结果的平均值，并将该平均值输送至所述运算单元； 所述运算单元，用于利用I支路输入信号和Q支路输入信号对应的平均值并依据预设的功率近似计算公式，计算得到I、Q支路输入信号的总均值有效功率； 所述计数器，用于在所述累加器进行累加操作的同时，记录累加次数，计数器记录的数据达到预设值时，结束记录。
优选地，所述预设的功率近似计算公式为 当I＞4Q时，
其中，上述公式中的I、Q分别是所述I、Q支路输入信号的平均值。
优选地，所述预设的功率近似计算公式为 当
时，
其中，所述公式中的I、Q分别是所述I、Q支路输入信号的平均值。
优选地，所述预设的功率近似计算公式为 当
时，
其中，所述公式中的I、Q分别是所述I、Q支路输入信号的平均值。
优选地，所述预设的功率近似计算公式为 当
时，
其中，所述公式中的I、Q分别是所述I、Q支路输入信号的平均值。
优选地，所述预设的功率近似计算公式为 当
时，
其中，所述公式中的I、Q分别是所述I、Q支路输入信号的平均值。
优选地，所述预设的功率近似计算公式为 当Q＞4I时， 其中，所述公式中的I、Q分别是所述I、Q支路输入信号的平均值。
优选地，上述装置中，所述运算单元，包括 确定子单元，用于确定I、Q支路的输入信号对应的平均值间的比例关系； 运算子单元，用于根据所述确定子单元的确定结果，运用相应的功率近似计算公式，计算得到所述I、Q支路输入信号的总均值有效功率。
优选地，上述装置中，还包括 存储器，用于存储所述I支路输入信号或Q支路输入信号对应的累加结果，并将I支路输入信号或Q支路输入信号对应的最终累加结果输送至所述均值单元。
优选地，上述装置中，还包括 复位单元，用于产生复位信号使所述存储器清零。
本申请实施例还提供一种数字信号功率计算方法，包括 接收并求取同相支路I和正交支路Q输入信号的模值； 将所述I、Q支路输入信号所对应的模值进行累加，同时记录累加次数，所述累加次数达到预设值时，累加操作结束； 运用求平均运算，求取I支路输入信号和Q支路输入信号对应的最终累加结果对应的平均值； 利用所述I、Q支路输入信号对应的平均值，依据预设的功率近似计算公式，计算得到I、Q支路输入信号的总均值有效功率。
优选地，上述方法中，所述预设的功率近似计算公式为 当I＞4Q时，
其中，上述公式中的I、Q分别是所述I、Q支路输入信号的平均值。
优选地，上述方法中，所述预设的功率近似计算公式为 当
时，
其中，所述公式中的I、Q分别是所述I、Q支路输入信号的平均值。
优选地，上述方法中，所述预设的功率近似计算公式为 当
时，
其中，所述公式中的I、Q分别是所述I、Q支路输入信号的平均值。
优选地，上述方法中，所述预设的功率近似计算公式为 当
时，
其中，所述公式中的I、Q分别是所述I、Q支路输入信号的平均值。
优选地，上述方法中，所述预设的功率近似计算公式为 当
时，
其中，所述公式中的I、Q分别是所述I、Q支路输入信号的平均值。
优选地，上述方法中，所述预设的功率近似计算公式为 当Q＞4I时， 其中，所述公式中的I、Q分别是所述I、Q支路输入信号的平均值。
优选地，上述方法中，在进行累加操作的同时，还包括将累加结果存储至存储器中。
优选地，上述方法中，在累加操作结束之后还包括将存储器清零。
优选地，上述方法中，所述利用所述I、支路输入信号对应的平均值，依据预设的功率近似计算公式，计算得到所述I、Q支路输入信号的总均值有效功率，包括 确定I、Q支路输入信号的平均值间的比例关系； 依据所述I、Q支路输入信号的平均值间的不同比例，运用所述I、Q支路输入信号的平均值间的不同比例所对应的预设的功率近似计算公式，计算得到所述I、Q支路输入信号的总均值有效功率。
由以上本申请实施例提供的技术方案可见，本申请实施例提供的一种数字信号功率计算装置及方法，利用数字信号的平均值作为功率计算的数据，且依据预设的功率近似计算关系，通过运算单元的加法和移位运算就能够计算出IQ信号的均值有效功率值。因此，本申请实施例提供的一种数字信号功率计算装置的运算部分通过加法器和移位寄存器就能够实现。与现有技术中的幂运算相比，显然本申请实施例提供的数字信号的功率计算装置的运算速度快、占用面积小且功耗小。此外，由于本申请提供的数字信号功率计算装置占用面积小、功耗小，故可以集成于射频前端芯片中，增益控制信号不需经过基带芯片，从而提高了增益控制的效率。
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例一种数字信号功率计算装置的结构示意图； 图2为本申请实施例运算单元的结构示意图； 图3为本申请实施例另一种数字信号功率计算装置结构示意图； 图4为本申请实施例一种数字信号功率计算方法的流程图。
具体实施例方式 I、Q支路输入信号的总有效功率可以表示为
其中Irms和Qrms分别是I、Q支路输入信号的有效功率即均方根值。由于在TD-SCDMA制式中，信号的调制方式采用四相相移键控，调制信号可用正弦波形式表示为S(t)＝Acos[ωt+θi]，因此，I支路输入信号的均方值计算可以表示为
其中，Im为I支路输入信号的最大值；同理
其中，Qm为Q支路输入信号的最大值。故I、Q支路输入信号总有效功率的计算公式可以改写为
其中，Im，Qm分别是I、Q支路输入信号的电压幅值。
若用均值运算来取代均方值运算，则I支路输入信号的均值为
其中，Im为I支路输入信号的最大值，同理
故总均值有效功率pa可以表示为
由
可见总有效功率值Pr与总均值有效功率值Pa存在pa＝0.9pr的关系。因此只要得到总均值有效功率Pa，就可得出自动增益控制电路所需的总有效功率Pr值。
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。
图1示出了本申请实施例的一种数字信号功率计算装置的结构示意图，主要包括以下功能模块 取模单元，用于求取接收到的同相I支路输入信号或正交Q支路输入信号的模值，并将该模值输送至累加器。
第一取模单元101和第二取模单元102分别对I、Q支路输入信号进行求模值运算，由于接收机的输入信号是正弦或余弦形式的信号，因此在采样后必须求取该信号的模值，否则，一个周期内的采样信号的和可能为0，可能会影响后面计算结果。
累加器，用于对接收到的I支路输入信号或Q支路输入信号对应的模值进行累加计算，并将最终累加结果输送至所述均值单元。
第一累加器201、第二累加器202分别对接收到的I、Q支路输入信号的模值进行累加运算。具体地，第一累加器201，对接收到的I支路输入信号的模值进行累加，并将最终累加结果输送至均值单元。第二累加器202的工作过程与第一累加器201的过程相同，此处不再赘述。
其中，第一累加器201需进行2n次累加，即累加器需将I、Q支路输入信号对应的模值进行2n次累加，相当于将2n个的I、Q支路输入信号对应的模值进行了累加。n的取值与输入信号的大小有关，如果n过小，则得到的输入信号的平均值和真实信号存在较大误差，不足以代表真实信号；如果n过大，则求取平均值的计算周期加长，进而使得整个功率计算周期加长，不能达到减小时延的目的。n可以为0～4，累加次数通常可以取16次，故n值通常取4。
均值单元，用于求取所述I支路输入信号或Q支路输入信号对应的最终累加结果的平均值，并将该平均值输送至运算单元。
第一均值单元401和第二均值单元402分别用于求取接收到的I、Q支路输入信号对应的最终累加结果的平均值，上述累加器将采样信号进行了2n次累加，相当于将2n个I、Q支路输入信号的模值进行累加。因此，求平均运算可以是将所述的最终累加结果除以2n，在二进制运算中，2n的除法运算相当于将被操作数向右移动n位。因此，该单元的求平均值的运算可以通过移位寄存器实现，将累加结果向右移动n位。凡是能够实现求得输入信号平均值的操作过程均属于本申请实施例公开和保护的范围。
运算单元，用于利用I支路输入信号和Q支路输入信号对应的平均值，依据预设的功率近似计算公式，计算得到I、Q支路输入信号的总均值有效功率。
由图2可知，运算单元500包括确定子单元5001、运算子单元5002。
确定子单元5001，用于确定I、Q支路输入信号对应的平均值间的比例关系。
运算子单元5002，用于根据所述确定子单元的确定结果，运用相应的功率近似计算公式，计算得到所述数字IQ信号的总均值有效功率。
预设的功率近似计算公式用来表征I、Q支路输入信号平均值间比例关系与总均值有效功率存在的近似关系，本申请一实施例中，预设的功率近似计算公式包括 当I＞4Q时， 当
时， 当
时， 当
时， 当
时， 当Q＞4I时， 上述各式中的I、Q分别是I、Q支路输入信号的平均值。
下面结合一个具体实例进行进一步说明 由于无符号整型数据相对于浮点型数据而言，占用的存储空间较小，因此在功率计算部分均采用无符号整型形式，这样功率计算电路所占用的存储空间就较小，进而占用芯片的面积也较小。
假如I支路输入信号的平均值的二进制形式为1010，其对应十进制形式为10；Q支路输入信号的平均值的二进制形式为1101，对应十进制形式为13；由于
可以表示为2-2，2-2的乘法运算可以转化为22的除法运算，二进制运算中，22的除法运算可以通过把被操作数向右移动2位实现，
的移位操作就是将二进制数1101向右移2位，应该得到浮点型二进制数0011.01，由于本申请实施例提供的功率计算装置采用无符号整型数据形式，故得到无符号整型二进制数据0011，对应十进制形式为3，故可得到
同理，
可以通过移位和加法实现，
的浮点型二进制数应该为1100.10，如果移位后得到浮点型数据小数点后第一位的数字为1，则将移位后得到整型数据加1，故无符号整型二进制数为1101，对应的十进制数为13，可以得到
这样在占用较小存储空间的同时，保证了I、Q支路输入信号对应平均值的精度，因此，可以确定I、Q支路输入信号间的比例关系为
则根据该比例关系对应的功率近似计算公式
计算总均值有效功率Pa。
首先计算
Q支路输入信号的二进制数为1101，其对应的十进制数为13。
可以转化成2-3的形式，相当于除以23，可以通过将Q向右移动3位得到无符号整型二进制数0010，其对应的十进制数为2。二进制加法运算得到
其对应的十进制数为15。实验证明，用上述功率计算公式计算得到的I、Q支路的输入信号的总均值有效功率和实际值相比误差小于0.14dB。
由上述实例描述可以理解，将I、Q支路输入信号通过简单的加法以及2n乘除法运算，即可得到IQ信号的均值有效功率。由于，在二进制运算中，2n的乘除法运算，可以通过移位操作实现，乘法运算可以是将被操作数向左移动n位，除法运算可以是将被操作数向右移动n位。因此，功率计算仅通过简单的加法以及移位运算就能够实现。
计数器600，用于在所述累加器进行累加操作的同时，记录累加次数，计数器记录的数据达到预设值时，结束记数。
计数器600对其输入端的数字时钟信号进行计数，由于本申请实施例提供的IQ数字信号功率计算装置中的各功能模块与所述数字时钟同步，即每当时钟的上升沿到来时，所述第一取模单元101、第二取模单元102、分别对I支路输入信号、Q支路输入信号进行取模运算，并将得到的I、Q支路输入信号相对应的模值，分别送入第一累加器201、第二累加器202中进行累加运算，因此，计数器600记录的数据便是累加器的累加次数。在所记录的累加次数达到预设值后，分别向第一累加器201和第二累加器202输送一触发信号，第一累加器201接收到该触发信号后将最终累加结果输送至第一均值单元401，第二累加器202接收到该触发信号后将最终累加结果输送至第一均值单元401。当计数器600达到预设值后，下一个时钟的上升沿到来时，计数器600可以重新从0记录。
此外，由于本申请实施例中的功率计算装置可以通过简单的加法器和移位寄存器实现，与现有技术中实现幂运算的复杂的电路结构相比，加法器和移位寄存器占用芯片的面积，显然比迭代流水结构电路占用芯片面积小得多，因此，该功率计算装置占用芯片的面积也大大减小，故可以集成于射频前端芯片中。而在传统的无线通信终端系统中，功率计算电路通常集成在基带芯片当中，射频前端芯片接收射频信号，经下变频后送至基带芯片，在基带芯片中完成对输入信号的功率计算，产生增益控制信号并将其送返射频前端芯片，对射频前端芯片的接收增益作调整。这种方式实现增益控制功能需通过两个芯片才能完成，效率较低。
本申请提供的数字信号功率计算装置，利用I、Q支路输入的信号的平均值作为功率计算的数据，依据近似计算关系，通过运算单元的加法和移位就能够计算出数字信号的功率值。因此，本申请实施例提供的数字信号功率计算装置的运算部分通过加法器和移位器就能够实现。与现有技术中实现幂运算的复杂电路相比，显然本申请实施例提供的数字信号的功率计算装置的运算速度快、占用面积小且功耗小，同时还保证了功率计算的精度。另外，本申请实施例的数字信号功率计算装置集成于射频前端芯片中，不同于现有技术的将功率计算装置集成于基带芯片中，这样，增益控制信号不需要经过基带芯片，进而也提高了增益控制的效率。
又一实施例，如图3所示，在上述实施例的结构基础上，还包括第一存储器301、第二存储器302、复位单元700； 第一存储器301，用于存储第一累加器201进行累加得到的累加结果当计数器600中的数值达到预设值时，第一存储器301将最终的累加结果送入第一均值单元401中。具体地，第一累加器201每次累加的结果都存储在第一存储器301中，进行下一次累加运算时，第一存储器301需要将上一次的累加结果送回至第一累加器201中进行下一次的累加运算，累加结果仍存储至第一存储器301中。当计数器600中的数值达到预设值时，第一存储器301将最终的累加结果输送至第一均值单元401中。其中，第一存储器301的存储容量必须能够存储第一累加器201进行2n次累加运算后所得到的最终累加结果。
第二存储器302，用于存储第二累加器202进行累加得到的累加结果当计数器600中的数值达到预设值时，第二存储器302将最终的累加结果送入第二均值单元402中。第二存储器302的工作过程与第一存储器301的工作过程相同，此处不再赘述。
复位单元700，用于产生复位信号使所述第一存储器301和第二存储器302清零。计数器600所记录的累加次数达到预设值时，向复位单元700输送一触发信号使得复位单元700产生复位信号将第一存储器301、第二存储器302清零，准备进行下一循环的累加运算。
本实施例中的第一存储器301和第二存储器302可以是27位的存储器，当然，这并不能造成对本申请的存储器301、302的存储容量的限制，此外本申请也不限制存储器的类型，凡是能够存储累加器的最终累加结果的存储器均属于本申请公开和保护的范围。
本实施例中增设了用于存储累加器中的累加结果的存储器和产生复位信号的复位单元。用存储器存储累加结果，避免了由于累加器单方面原因引起的累加结果丢失现象。复位单元在计数器中的数值达到预设值时，产生复位信号可以将存储器清零，以便进入下一循环的累加运算。
参见图4，图4为本申请实施例提供的数字信号功率计算方法的流程图。
S401根据接收到的I、Q支路输入信号，求取同相支路I和正交支路Q输入信号的模值。
该步骤具体可以是对I、Q支路输入信号采样得到的采样信号执行求取模值的操作，相当于求绝对值的运算。因为I、Q支路输入信号一般可以是正弦或余弦形式的信号，一个周期内的输入信号之和为0，故应该利用输入信号的模值来计算功率。
S402将所述I、Q支路输入信号所对应的模值进行累加，同时记录累加次数，所述累加次数达到预设值时，累加操作结束。
子步骤B1将所述I、Q支路输入信号所对应的模值进行累加，并将累加结果存储至存储器中，同时记录累加次数。
子步骤B2当累加次数达到预设值时，将存储器清零。
对所述I、Q支路输入信号的模值分别进行累加，得到I、Q支路输入信号所对应的累加结果，并将累加结果存储到存储器中。与此同时，通过时钟输入来记录累加次数。因为所有功能模块与数字时钟信号同步，当时钟的上升沿到来时，各功能模块运行，因此记录时钟上升沿的次数即累加次数。当所记录的累加次数达到预设值时，结束累加操作。其中，所述预设值可以是2n，n的取值同I、Q支路输入信号有关，通常可以取4，具体实施时，可以通过赋值法来确定n值。如果n过小，则得到的信号的平均值和真实信号存在较大的误差，不足以代表真实信号；如果n过大，则平均值的计算周期加长，进而使得整个功率计算周期加长，不能达到减小时延的目的。
当累加次数达到预设值时，复位单元产生的复位信号可以将存储器清零，以便进行下一循环的累加操作。
S403运用求平均运算，分别求取I支路输入信号和Q支路输入信号对应的最终累加结果对应的平均值。
该步骤具体可以是将所述I、Q支路输入信号对应的累加结果向右移动n位，得到I、Q支路输入信号对应的平均值。
因为上述的累加操作是将输入信号不同时刻的采样信号的模值累加2n次，故求平均运算可以是将所述I、Q支路输入信号对应的累加结果除以2n，得到I、Q支路输入信号对应的平均值，而在二进制运算中，除以2n相当于把被操作数向右移动n位，故该步骤可以是将所述I、Q支路输入信号对应的累加结果向右移动n位。
S404利用所述I、Q支路输入信号对应的平均值，依据预设的功率近似计算公式，计算得到I、Q支路输入信号的总均值有效功率。
子步骤D1确定I、Q支路输入信号的平均值间的比例关系。
子步骤D2依据所述I、Q支路输入信号的平均值间的不同比例，运用所述I、Q支路输入信号的平均值间的不同比例所对应的预设的功率近似计算公式，计算得到所述I、Q支路输入信号的总均值有效功率。
本申请实施例中，I、Q支路输入信号平均值间的不同比例关系与总均值有效功率可以存在以下关系 当I＞4Q时， 当
时， 当
时， 当
时， 当
时， 当Q＞4I时， 上述公式中的I、Q分别是I、Q支路输入信号的平均值。
首先确定I、Q支路输入信号平均值间的不同比例，确定的边界为1/4、5/4倍的关系，具体实施时，1/4、5/4可以转化成2n的组合形式，可以通过移位与加法运算实现，例如1/4可以转化为2-2的形式，通过向右移动2位实现；5/4可以转化成1+1/4＝1+2-2的形式，通过一次移位和一次加法运算实现。
下面结合一具体实例对I、Q支路输入信号的均值间的比例关系进行详细说明假设I支路输入信号的平均值为二进制数0011，对应十进制数为3；Q支路输入信号的平均值为二进制数0100，十进制数为4。首先可以确定I＜Q；再确定Q与4I的关系，由于4可以转化为22，在二进制运算中，22的乘法运算可以通过将被操作数向左移动2位实现，因此，4I可以是将I＝0011向左移动2位得到二进制数为4I＝1100，其对应的十进制数为12，显然Q＜4I；继续确定Q与
之间的关系，由于，
则
其中，
可以将I向右移动2位得到浮点型二进制数0000.11，因此转换成无符号整型二进制数为0001，其对应的十进制数为1。依据二进制加法运算可计算得到
其对应的十进制数为4。显然，
即
最后确定
和I之间的关系，
其对应的十进制数为1显然，
最终可以确定I、Q支路输入信号平均值间的比例关系为
依据得到的I、Q支路输入信号的平均值间比例关系，运用所述比例关系所对应的功率近似计算公式，计算I、Q支路输入信号的总有效功率。上述的功率近似计算公式可以通过移位及加法运算实现。例如，当I＞4Q时，
式中
可以用2-3来表示，相当于将被操作数I除以23，则可以将被操作数I向右移动3位，假设被操作数I是二进制数1011，其对应的十进制数为11，则向右移动3位后变为二进制数0001，其对应的十进制数为1。具体的移位过程就是将原被操作数I的数据向右移3位，并在原数据的高3位补上000向右移3位，得到无符号整型二进制数0001，因此，运用二进制的加法运算规则得到
其对应的十进制数为12。由上述的具体实例可知该功率近似计算公式通过执行一次移位和一次加法即可实现。
本实施例提供的数字信号的功率计算方法，用求平均值运算代替现有技术中的求均方根运算，降低了运算的复杂度，进一步用功率近似计算公式求取I、Q支路输入信号的均值有效功率，将复杂的幂运算转化成简单的加法和移位运算，从而大大降低了复杂度。
对于上述的方法实施例，为了简单描述，故将其都表达为一系列的动作组合，但是本领域技术人员应该知道，本发明并不受所描述的动作顺序的限制，因为依据本发明，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知道，说明书中所描述的实施例均属于优选实施例，所涉及的动作或模块并不一定是本发明所必须的。
本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于方法实施例而言，由于其基本相似于装置实施例，所以描述得比较简单，相关之处参见装置实施例的部分说明即可。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性劳动的情况下，即可以理解并实施。
以上所述仅是本申请的具体实施方式
，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本申请的保护范围。
权利要求
1.一种数字信号功率计算装置，其特征在于，包括取模单元、累加器、计数器、复位单元、均值单元及运算单元，其中
所述取模单元，用于求取接收到的同相I支路输入信号或正交Q支路输入信号的模值，并将该模值输送至所述累加器；
所述累加器，用于对接收到的I支路输入信号或Q支路输入信号对应的模值进行累加计算，并将最终累加结果输送至所述均值单元；
所述均值单元，用于运用移位运算求取所述I支路输入信号或Q支路输入信号对应的最终累加结果的平均值，并将该平均值输送至所述运算单元；
所述运算单元，用于利用I支路输入信号和Q支路输入信号对应的平均值并依据预设的功率近似计算公式，计算得到I、Q支路输入信号的总均值有效功率；
所述计数器，用于在所述累加器进行累加操作的同时，记录累加次数，计数器记录的数据达到预设值时，结束记录。
2.根据权利要求1所述的装置，其特征在于
所述预设的功率近似计算公式为
当I＞4Q时，
其中，上述公式中的I、Q分别是所述I、Q支路输入信号的平均值。
3.根据权利要求1所述的装置，其特征在于
所述预设的功率近似计算公式为
当
时，
其中，所述公式中的I、Q分别是所述I、Q支路输入信号的平均值。
4.根据权利要求1所述的装置，其特征在于
所述预设的功率近似计算公式为
当
时，
其中，所述公式中的I、Q分别是所述I、Q支路输入信号的平均值。
5.根据权利要求1所述的装置，其特征在于
所述预设的功率近似计算公式为
当
时，
其中，所述公式中的I、Q分别是所述I、Q支路输入信号的平均值。
6.根据权利要求1所述的装置，其特征在于
所述预设的功率近似计算公式为
当
时，
其中，所述公式中的I、Q分别是所述I、Q支路输入信号的平均值。
7.根据权利要求1所述的装置，其特征在于
所述预设的功率近似计算公式为
当Q＞4I时，
其中，所述公式中的I、Q分别是所述I、Q支路输入信号的平均值。
8.根据权利要求2-7任一项所述的装置，其特征在于，所述运算单元，包括
确定子单元，用于确定I、Q支路的输入信号对应的平均值间的比例关系；
运算子单元，用于根据所述确定子单元的确定结果，运用相应的功率近似计算公式，计算得到所述I、Q支路输入信号的总均值有效功率。
9.根据权利要求8所述的装置，其特征在于，还包括
存储器，用于存储所述I支路输入信号或Q支路输入信号对应的累加结果，并将I支路输入信号或Q支路输入信号对应的最终累加结果输送至所述均值单元。
10.根据权利要求9所述的装置，其特征在于，还包括
复位单元，用于产生复位信号使所述存储器清零。
11.一种数字信号功率计算方法，其特征在于，包括
接收并求取同相支路I和正交支路Q输入信号的模值；
将所述I、Q支路输入信号所对应的模值进行累加，同时记录累加次数，所述累加次数达到预设值时，累加操作结束；
运用求平均运算，求取I支路输入信号和Q支路输入信号对应的最终累加结果对应的平均值；
利用所述I、Q支路输入信号对应的平均值，依据预设的功率近似计算公式，计算得到I、Q支路输入信号的总均值有效功率。
12.根据权利要求11所述的方法，其特征在于
所述预设的功率近似计算公式为
当I＞4Q时，
其中，上述公式中的I、Q分别是所述I、Q支路输入信号的平均值。
13.根据权利要求11所述的方法，其特征在于
所述预设的功率近似计算公式为
当
时，
其中，所述公式中的I、Q分别是所述I、Q支路输入信号的平均值。
14.根据权利要求11所述的方法，其特征在于
所述预设的功率近似计算公式为
当
时，
其中，所述公式中的I、Q分别是所述I、Q支路输入信号的平均值。
15.根据权利要求11所述的方法，其特征在于
所述预设的功率近似计算公式为
当
时，
其中，所述公式中的I、Q分别是所述I、Q支路输入信号的平均值。
16.根据权利要求11所述的方法，其特征在于
所述预设的功率近似计算公式为
当
时，
其中，所述公式中的I、Q分别是所述I、Q支路输入信号的平均值。
17.根据权利要求11所述的方法，其特征在于
所述预设的功率近似计算公式为
当Q＞4I时，
其中，所述公式中的I、Q分别是所述I、Q支路输入信号的平均值。
18.根据权利要求11-17任一项所述的方法，其特征在于，在进行累加操作的同时，还包括将累加结果存储至存储器中。
19.根据权利要求18所述的方法，其特征在于，在累加操作结束之后还包括将存储器清零。
20.根据权利要求19所述的方法，其特征在于，所述利用所述I、支路输入信号对应的平均值，依据预设的功率近似计算公式，计算得到所述I、Q支路输入信号的总均值有效功率，包括
确定I、Q支路输入信号的平均值间的比例关系；
依据所述I、Q支路输入信号的平均值间的不同比例，运用所述I、Q支路输入信号的平均值间的不同比例所对应的预设的功率近似计算公式，计算得到所述I、Q支路输入信号的总均值有效功率。
全文摘要
本申请公开了一种数字信号功率计算装置及方法，利用数字信号的平均值作为功率计算的数据，依据预设的功率近似计算关系，通过运算单元的加法和移位运算就能够计算出IQ信号的均值有效功率值。因此，本申请实施例提供的一种数字信号功率计算装置的运算部分通过加法器和移位寄存器就能够实现。与现有技术中的幂运算相比，显然本申请实施例提供的数字信号的功率计算装置的运算速度快、占用面积小且功耗小。此外，由于本申请提供的数字信号功率计算装置占用面积小、功耗小，故可以集成于射频前端芯片中，增益控制信号不需经过基带芯片，从而提高了增益控制的效率。
文档编号H04W52/52GK101815348SQ20101015309
公开日2010年8月25日 申请日期2010年4月20日 优先权日2010年4月20日
发明者郑卫国, 叶晖, 梁晓峰 申请人:广州市广晟微电子有限公司