图像传感器模块、其制造方法和包括其的图像处理系统的制作方法

专利名称：图像传感器模块、其制造方法和包括其的图像处理系统的制作方法
技术领域：
本发明涉及图像传感器模块，并且更具体地，涉及包括图像传感芯片和图像信 号处理芯片的图像传感模块、制造该图像传感器的方法以及包括图像传感器模块的图像 处理系统，其中所述图像传感器芯片和图像信号处理芯片是使用互补金属氧化物半导体 (complementary metal-oxide-semiconductor, CMOS)工艺制造的具有不同的最小特征尺 寸。
背景技术：
图像传感器可以大致划分成电荷耦合器件(CCD)图像传感器和CMOS图像传感器。 使用CMOS工艺来制造CMOS图像传感器并且CMOS图像传感器将光学信号转化成电信号。 CMOS图像传感器比起CXD图像传感器操作更简单。此外，因为使用CMOS工艺将用于处理从 像素输出的电信号的电路集成到单一的芯片，并且该电路具有低功耗的优点，所以能够小 型化和以低成本制造CMOS图像传感器。由于CMOS工艺的这些优点，近来已经使用了将像素阵列、模拟-数字变换器(ADC) 和图像信号处理器(ISP)全部集成到单一芯片的方法，其中ADC将从像素阵列输出的模拟 信号转换成数字信号，ISP对从ADC输出的数字信号执行图像信号处理。然而，当将CMOS图像传感器和ISP在使用一个衬底的一个芯片上实现时，ISP中 产生的数字噪声可能影响CMOS图像传感器。

发明内容
本发明的一些实施例提供了包括图像传感器芯片和图像信号处理芯片的图像传 感器模块、制造图像传感器模块的方法和包括图像传感器模块的图像处理系统，其中图像 传感器芯片和图像信号处理芯片是使用互补金属氧化物半导体(CMOS)工艺制造的、具有 不同的最小特征尺寸，使得图像信号处理芯片中生成的数字噪声不影响图像传感器芯片并 且图像信号处理芯片的性能和集成度得以提高。根据本发明的一些实施例，提供了图像传感器模块，包括印刷电路板(PCB)、放 置在PCB的第一平面上并且电连接到PCB的图像传感器芯片以及放置在PCB的第一平面上 并且电连接到PCB的图像信号处理芯片。此处，图像信号处理芯片的宽高比可以是图像传 感器芯片的宽高比至少两倍以上，并且在图像传感器芯片中实现的金属线的最小特征尺寸 可以是在图像信号处理芯片中实现的金属线的最小特征尺寸的至少1. 5倍以上。图像传感器的宽高比是1. 0至2. 0并且图像信号处理芯片的宽高比是3至10。
图像传感器模块还可以包括多个焊线。此处，图像传感器芯片和图像信号处理芯 片中的至少一个可以通过多个焊线连接到PCB。作为替代，图像传感器模块还可以包括多个硅穿孔(TSV)。此处，图像传感器芯片 和图像信号处理芯片中的至少一个可以通过多个TSV连接到PCB。作为其他替代，图像传感器模块还可以包括多个焊料凸块。此处，图像传感器芯片 和图像信号处理芯片中的至少一个可以通过多个焊料凸块倒装焊接到PCB。可替换地，图像传感器模块还可以包括多个焊线，被配置成将图像传感器芯片电 连接到PCB的第一平面；多个焊料凸块，被配置成将图像信号处理芯片倒装焊接到PCB的第 一平面。图像传感器芯片可以包括像素阵列；定时生成器，被配置成生成第一水平同步 信号和第一垂直同步信号，该第一水平同步信号和第一垂直同步信号各自的水平消隐期和 垂直消隐期已经根据数字缩放比信息而被调整过；以及输出电路，被配置成根据第一垂直 同步信号和第一水平同步信号，从与自像素阵列输出的信号对应的数据信号中输出对应于 缩放区域的数据信号。定时生成器可以根据数字缩放比信息来增大水平消隐期并且同时减小垂直消隐 期。图像传感器芯片还可以包括缩放块，其中缩放块被配置成从输出电路接收对应于 缩放区域的数据信号，对数据信号进行插值；从定时生成器接收第一水平同步信号和第一 垂直同步信号；根据数字缩放比信息来调整第一水平同步信号的水平消隐期；并且根据第 一垂直同步信号和具有经调整的水平消隐期的第二水平同步信号来输出经插值的信号。可替换地，图像信号处理芯片可以包括缩放块，其中缩放块被配置成从图像传感 器芯片的输出电路接收对应于缩放区域的数据信号，对数据信号进行插值；从定时生成器 接收第一水平同步信号和第一垂直同步信号；根据数字缩放比信息来调整第一水平同步信 号的水平消隐期；并且根据第一垂直同步信号和具有经调整的水平消隐期的第二水平同步 信号来输出经插值的数据信号。根据本发明的其他实施例，提供了一种封装，包括PCB，放置在PCB的第一平面上 并且电连接到PCB的图像传感器芯片，以及放置在PCB的第一平面上并且电连接到PCB的 图像信号处理芯片。此处，图像信号处理芯片的宽高比可以是图像传感器芯片的宽高比至 少两倍以上，并且在图像传感器芯片中实现的金属线的最小特征尺寸可以至少是在图像信 号处理芯片中实现的金属线的最小特征尺寸的至少1. 5倍以上，封装的宽高比是0. 8至1. 2根据本发明的其他实施例，提供了一种照相机，包括镜头和图像传感器模块，其中 图像传感器模块包括电连接到PCB的图像传感器芯片和图像信号处理芯片。此处，图像传 感器芯片可以将通过镜头的光学信号变成电子信号，并且图像信号处理芯片可以处理从图 像传感器芯片输出的电子信号，图像信号处理芯片的宽高比可以是图像传感器芯片的宽高 比至少两倍以上，并且在图像传感器芯片中实现的金属线的最小特征尺寸可以是在图像信 号处理芯片中实现的金属线的最小特征尺寸的至少1. 5倍以上。图像传感器芯片可以包括像素阵列；定时生成器，被配置成生成第一水平同步 信号和第一垂直同步信号，该第一水平同步信号和第一垂直同步信号各自的水平消隐期和 垂直消隐期已经根据数字缩放比信息而被调整过；以及输出电路，被配置成根据第一垂直同步信号和第一水平同步信号，从与自像素阵列输出的信号对应的数据信号中输出对应于 缩放区域的数据信号。图像传感器芯片还可以包括缩放块，其中缩放块被配置成从输出电路接收对应于 缩放区域的数据信号；对数据信号进行插值；从定时生成器接收第一水平同步信号和第一 垂直同步信号；根据数字缩放比信息来调整第一水平同步信号的水平消隐期；并且根据第 一垂直同步信号和具有经调整的水平消隐期的第二水平同步信号来输出经插值的信号。可替换地，图像信号处理芯片可以包括缩放块，其中缩放块被配置成从图像传感 器芯片的输出电路接收对应于缩放区域的数据信号，对数据信号进行插值；从定时生成器 接收第一水平同步信号和第一垂直同步信号；根据数字缩放比信息来调整第一水平同步信 号的水平消隐期；并且根据第一垂直同步信号和具有经调整的水平消隐期的第二水平同步 信号来输出经插值的数据信号。图像传感器的宽高比可以是1. 0至2. 0并且所述图像信号处理芯片的宽高比可以 是3至10。照相机可以实施为移动电话、智能电话、网络照相机、个人数字助理、个人计算 机、上网本和笔记本计算机的一部分。根据本发明的其他实施例，提供了一种制造图像传感器模块的方法。该方法包括 将图像传感器芯片电连接到PCB，其中图像传感器芯片具有第一宽高比并且将光学信号转 换成电子信号；将图像信号处理芯片电连接到PCB，其中图像信号处理芯片具有第二宽高 比并且处理从图像传感器芯片输出的电子信号。此处，第一宽高比可以是大于1.0而小于 2. 0，第二宽高比可以是大于3而小于10，并且在图像传感器芯片中实现的金属线的最小特 征尺寸可以是在图像信号处理芯片中实现的金属线的最小特征尺寸的至少1. 5倍以上。根据本发明的另一个实施例，提供了一种制造照相机的方法。该方法包括将图像 传感器芯片电连接到PCB，其中图像传感器芯片具有第一宽高比并且将光学信号转换成电 子信号；将图像信号处理芯片电连接到PCB，其中图像信号处理芯片具有第二宽高比并且 处理从图像传感器芯片输出的电子信号；将包括镜头的镜头模块固定到PCB，以使得通过 镜头的光学信号输入到图像传感器芯片。此处，第一宽高比可以是大于1. 0而小于2. 0，第 二宽高比可以是大于3而小于10，并且在图像传感器芯片中实现的金属线的最小特征尺寸 可以是在图像信号处理芯片中实现的金属线的最小特征尺寸的至少1. 5倍以上。根据本发明的另一个实施例，提供了一种图像传感器模块，包括PCB，放置在PCB 的第一平面上并且电连接到PCB的图像传感器芯片，以及被配置成嵌入PCB并且用以处理 从图像传感器输出的处理信号的图像信号处理芯片。所述图像传感器模块还可以包括多个焊线，被配置成将图像传感器芯片电连接 到PCB的第一平面；嵌入PCB并且与图像信号处理芯片连接的多个焊料凸块。此处，图像信 号处理芯片可以通过多个焊线和多个焊料凸块来处理从图像传感器芯片输出的信号。可替换地，图像传感器模块还可以包括多个硅穿孔(TSV)，被配置成将图像传感 器芯片电连接到PCB ；以及嵌入PCB并且与图像信号处理芯片连接的多个焊料凸块。此处， 图像处理芯片可以通过多个TVS和多个焊料凸块来处理从图像传感器芯片输出的信号。图像信号处理芯片的宽高比可以是图像传感器芯片的宽高比至少两倍以上，并且 在图像传感器芯片中实现的金属线的最小特征尺寸可以是在图像信号处理芯片中实现的 金属线的最小特征尺寸的至少1. 5倍以上。
在其它实施例中，图像传感器芯片可以包括像素阵列；定时生成器，被配置成生 成第一水平同步信号和第一垂直同步信号，该第一水平同步信号和第一垂直同步信号各自 的水平消隐期和垂直消隐期已经被根据数字缩放比信息而调整过；以及输出电路，被配置 成根据第一垂直同步信号和第一水平同步信号，从与自像素阵列输出的信号对应的数据信 号中输出对应于缩放区域的数据信号。定时生成器可以根据数字缩放比信息来增大水平消隐期并且同时减小垂直消隐 期。定时生成器可以包括寄存器，被配置成存储数字缩放比信息；地址生成器，被配 置成输出用于选择与像素阵列中的缩放区域对应的像素的地址；同步信号生成器，被配置 成生成第一水平同步信号和第一垂直同步信号；主控制单元，被配置成根据寄存器存储的 数字缩放比信息来控制地址生成器的操作和同步信号生成器的操作；控制单元，被配置成 根据寄存器存储的缩放比信息来控制输出电路输出对应于缩放区域的数据信号。图像传感器芯片还可以包括缩放块，其中缩放块被配置成从输出电路接收对应于 缩放区域的数据信号；根据数字缩放比信息来对数据信号进行插值；从定时生成器接收第 一水平同步信号和第一垂直同步信号；根据数字缩放比信息来调整第一水平同步信号的水 平消隐期；并且根据第一垂直同步信号和具有经调整的水平消隐期的第二水平同步信号来 输出经插值的信号。缩放块可以包括插值器，被配置成根据数字缩放比信息来针对对应于缩放区域 的数字信号进行插值并且生成经插值的数据信号；以及同步信号再生器，被配置成从定时 生成器接收第一水平同步信号和第一垂直同步信号，根据数字缩放比信息来调整第一水平 同步信号的水平消隐期，并且生成第一垂直同步信号和具有经调整的水平消隐期的第二水 平同步信号。此处，插值器可以根据第一垂直同步信号和第二水平同步信号来输出经插值 的数据信号。在其他实施例中，图像处理系统包括图像传感器芯片和图像信号处理芯片，其中 图像传感器芯片包括像素阵列；定时生成器，被配置成生成第一水平同步信号和第一垂 直同步信号，该第一水平同步信号和第一垂直同步信号各自的水平消隐期和垂直消隐期已 经根据数字缩放比信息而被调整过；以及输出电路，被配置成根据第一垂直同步信号和第 一水平同步信号，从与自像素阵列输出的信号对应的数据信号中输出对应于缩放区域的数 据信号，其中图像传感器芯片包括缩放块，其中缩放块被配置成从输出电路接收对应于缩 放区域的数据信号，根据数字缩放比来对数据信号进行插值；从定时生成器接收第一水平 同步信号和第一垂直同步信号；根据数字缩放比信息来调整第一水平同步信号的水平消隐 期；并且根据第一垂直同步信号和具有经调整的水平消隐期的第二水平同步信号来输出经 插值的信号。在其他实施例中，操作图像传感器芯片的方法包括接收数字缩放比信息；以及 根据数字缩放比信息同时调整水平同步信号的水平消隐期和垂直同步信号的垂直消隐期， 并且生成第一水平同步信号和第一垂直同步信号。所述方法还可以包括根据数字缩放比信息，从与自像素阵列输出的信号对应的 数据信号中选择一些数据信号，并且根据第一垂直同步信号和第一水平同步信号来输出这 些数据信号。
所述方法还可以包括根据数字缩放比信息来对一些数据信号进行插值；通过根 据数字缩放比信息调整第一水平同步信号的水平消隐期来生成第二水平同步信号；根据第 一垂直同步信号和第二水平同步信号来输出经插值的数据信号。


通过参考附图具体描述示例实施例，示例实施例的上述和其他特征和优点变得更 加明显。附图意在描述示例实施例并且不应该被解释为限制权利要求的意图范围。除非明 确注明，否则不应该认为附图按比例绘制。图1是根据本发明的示例实施例的图像传感器模块的结构的示意图；图2是根据本发明的示例实施例的图像传感器模块的结构的示意图；图3是根据本发明的示例实施例的图像传感器模块的结构的示意图；图4是图1、图2、图3、图12和图13所例示的图像传感器模块的平面视图；图5是制造根据本发明的示例实施例的照相机的方法的流程图；图6是包括根据本发明的示例实施例的图1、图2、图3、图12、图13、图14或图15 所例示的图像传感器模块的图像处理系统的图；图7是包括根据本发明的示例实施例的图1、图2、图3、图12、图13、图14或图15 所例示的图像传感器模块的图像处理系统的图；图8是包括在根据本发明的示例实施例的图1、图2、图3、图12、图13、图14或图 15所例示的图像传感器模块中的图像传感器芯片的框图；图9是图8所例示的图像传感器芯片的详细的框图；图10是包括根据本发明的示例实施例的图1、图2、图3、图12、图13、图14或图 15所例示的图像传感器模块的图像处理系统的图；图11是图10中所例示的图像处理系统的操作的流程图；图12是根据本发明的示例实施例的图像传感器模块的结构的示意图；图13是根据本发明的示例实施例的图像传感器模块的结构的示意图；图14是根据本发明的示例实施例的图像传感器模块的结构的示意图；图15是根据本发明的示例实施例的图像传感器模块的结构的示意图；图16是根据本发明的示例实施例的图1、图2、图3、图12、图13、图14或图15所 例示的图像传感器芯片的框图；图17是图16所例示的图像传感器芯片中包括的定时生成器的框图；图18是图16所例示的缩放块的框图；图19是说明通过图16所例示的定时生成器调整水平消隐期的长度和垂直消隐期 的长度之前的帧的图；图20是说明通过图16所例示的定时生成器调整水平消隐期的长度和垂直消隐期 的长度之后的帧的图；图21是说明使用图16所例示的定时生成器来调整垂直消隐期的方法的时序图；图22是说明根据本发明的一些实施例的图16所例示的缩放块的输入信号和输出 信号的波形的图；图23是说明根据本发明的示例实施例的图16所例示的缩放块的输入信号和输出信号的波形的图；图M是图23所例示的波形图的部分放大的图；图25是用于说明曝光时间的图；以及图沈是图16所例示的图像传感器芯片的操作的流程图。
具体实施例方式下文中将参考附图，更全面地说明本发明的示例实施例，附图中示出了示例实施 例。然而，本发明可以以许多种不同方式实施，并且不应解释为限于本说明书中阐述的实施 例。相反的，提供了这些实施例使得该公开是彻底的和完整的，并且将向本领域的技术人员 充分传达本发明的范围。在附图中，出于清楚的目的，可能夸大层和区域的大小以及相对大 小。相同的附图标记始终表示相同的元件。因此，尽管示例实施例可以是多种修改和替代方法，但是在附图中以举例的方式 说明其实施例并且在说明书中详细说明。然而，应该理解，不是用来将示例实施例限制为所 公开的具体方式，而是相反，示例实施例用以覆盖所有落入示例实施例的范围的修改、等效 和替换。相同的附图标记表示相同的元件。将理解的是，当一个元件被称作是“连接”或“耦接”到另一个元件时，其可以是直 接连接或耦接到另一个元件，或者可以存在居间元件。相反，当一个元件被称作是“直接连 接”或“直接耦接，，到另一个元件时，没有居间元件存在。如在此使用的，术语“和/或”包 括有关所列的元件的一个或多个的任何和全部的组合，可以缩写为“/”。应该理解，虽然术语第一、第二等在此用作描述不同的元件，但是这些元件可以不 限于这些术语。这些术语仅用于将一个元件与另一个区别开。例如，“第一”信号可以指第 二信号，类似地，“第二”信号可以指第一信号而不背离本公开的教导。此处使用的术语仅用于描述具体的实施例而不是试图限制本发明。如此处所用， 单数形式“一”、“一个”和“该”同样试图包括复数形式，除非上下文另外明确指出不是这 样。还应该理解，当在本说明书中使用“包含”或“包括”时，确定了所述的特征、区域、整数、 步骤、操作、元件和/或组件的存在，但是不排除一个或多个其他特征、区域、整数、步骤、操 作、元件和/或组件的存在和添加。除非另外定义，所有在此使用的术语(包括技术的和科技的术语)具有通常能够 被本发明所属的技术领域的技术人员理解的含义相同的含义。还应该理解，那些定义在通 用词典中的术语应该解释为具有在相关技术领域和/或本申请中的上下文中的含义相一 致的含义，而不应该以理想化或过度正式的感觉解释，除非此处特别定义。还应该注意的是，在一些替代实施中，所注明的功能/动作可以不按附图的顺序 出现。例如，取决于涉及的功能/动作，事实上可以实质上同时发生或可以有时以相反的顺 序执行连续示出的两个附图。图1是根据本发明的示例实施例的图像传感器模块IOA的结构的示意图。图像传 感器模块或多芯片模块IOA可以用于诸如照相机这样的图像处理系统并且包括印刷电路 板(printed circuit board，PCB) 20、图像传感器芯片30和图像信号处理芯片40。PCB 20 可以是柔性PCB(flexible PCB，FPCB)。由于在半导体衬底上，也即PCB 20上，图像传感器 芯片30和图像信号处理芯片40互相分开，因此减少或消除了出现在图像信号处理芯片40中的数字噪声的影响。在PCB 20的第一平面20-1上放置图像传感器芯片30并且将其与PCB20电连接。 图像传感器芯片30将光学信号转换成电子信号。例如，图像传感器芯片30可以包括光电 转换区，其包括将接收的光学信号转换为电子信号的多个转换器件；晶体管区，其包括将从 光电转换区输出的电子信号传送到列线的多个晶体管；和信号处理区，其包括处理从列线 接收的电子信号并且向图像信号处理芯片40输出例如数字信号的处理信号作为输出信号 的多个处理电路。使用诸如130，95，65nm或更小的互补金属氧化物半导体(CMOS)工艺的 精细工艺，可以形成光电转换区、晶体管区和信号处理区。也可以将图像信号处理芯片40放置在PCB 20的第一平面20_1并且将其与PCB 20电连接。图像信号处理芯片40可以作为图像信号处理器(ISP)或数字信号处理器(DSP) 工作。图像信号处理芯片40处理从图像传感器芯片30输出的电子信号并且向显示装置输 出处理信号。通过显示装置可以显示从图像信号处理芯片输出的处理信号。显示装置可以 是例如使用薄膜晶体管液晶显示器(TFT-IXD)的平板显示装置、有机发光二极管(OLED)， 有源矩阵OLED (AMOLED)或发光二极管(LED)。使用95，65，45，32nm或更小的CMOS工艺可 以形成图像信号处理芯片40。在图像传感器芯片30中实现的金属线的最小特征尺寸可以是在图像信号处理芯 片40中实现的金属线的最小特征尺寸的1. 5倍或以上。由于图像信号处理芯片40的最小 特征尺寸小于图像传感器芯片30的最小特征尺寸，因此图像信号处理芯片40的集成度高 于图像传感器芯片30的集成度。结果，可以在图像信号处理芯片40上实现用于提高图像 信号处理功能的电路，因此，能够获得高性能的图像信号处理芯片。例如，当使用90nm CMOS 工艺制造图像传感器芯片30时，可以使用32nm或42nm CMOS工艺制造图像信号处理芯片 40。此时，90nm、45nm和32nm是使用CMOS工艺形成金属线的最小特征尺寸。图像传感器模块10A还包括多个第一焊线30-1和多个第二焊线40_1。图像传感 器芯片30通过第一焊线30-1电连接到PCB 20并且图像信号处理芯片40通过第二焊线 40-1电连接到PCB 20。图像传感器模块10A还包括与PCB 20机械连接的镜头模块。镜头模块包括镜头52 和支持镜头52的固定器(hOlder)50。镜头模块位于允许光学信号通过镜头52精确地输入 到在图像传感器芯片30中实现的像素阵列(未示出)的位置。可以在单个封装(package) 中封装图像传感器模块10A和镜头模块。图2是根据本发明的其他实施例的图像传感器模块10B的结构的示意图。参考图 2，图像传感器模块10B包括PCB 20、图像传感器芯片30、图像信号处理芯片40、第一焊线 (bonding wire) 30-1和多个焊料凸块(solderbump) 42。例如，图像信号处理芯片40可以 是通过焊料凸块42倒装焊接(flip-chip-bonded)形成在PCB 20的第一平面上。为了清楚说明，图2中例示图像传感器芯片30通过第一焊线30-1电连接到PCB 20，图像信号处理芯片40通过焊料凸块42倒装焊接。根据示例实施例，图像传感器芯片30 和图像信号处理芯片40中的至少一个可以是通过形成在PCB 20的第一平面20-1上的多 个焊料凸块倒装焊接的。图3是根据本发明示例实施例的图像传感器模块10C的结构的示意图。参考图3， 图像传感器模块10C包括PCB 20、图像传感器芯片30、图像信号处理芯片40、多个第一硅穿孔(through-silicon vias，TSV)) 32 和多个 TSV44。图像传感器芯片30通过第一 TSV 32电连接到PCB 20并且图像信号处理芯片40 通过第二 TSV 44电连接到PCB 20。因此，图像信号处理芯片40可以处理从图像传感器芯 片30输出的电子信号并且将经处理的信号发送到显示装置。根据图1至图3所示的示例实施例，图像传感器芯片30和图像信号处理芯片40 两者可以通过多个焊线、凸块或TSV电连接到PCB 20。根据示例实施例，图1、图2、图3、图 12、图13、图14或图15所例示的图像传感器模块1(^、1( 、10(、100、1(^、1(^或106可以表 示包括或排除镜头模块的模块。此外，诸如照相机这样的图像处理系统可以包括镜头模块 和图像传感器模块10A、10B、10C、10D、10E、10F或IOG。图4是图1、图2、图3、图14和图15例示的图像传感器模块10A、10B、10C、IOF或 IOG的平面视图的示例。参考图4，可以是图像传感器模块10A、10B、10CU0F或IOG的图像 传感器模块22包括电连接到PCB 20的图像传感器芯片30和图像信号处理芯片40。图像 传感器模块22形状可以是方形。图像传感器芯片30的宽高比，即W1/H1，可以是1到2。图像信号处理芯片40的 宽高比，即W2/H2，可以是3到10。包括图像传感器模块22的封装的宽高比，即W3/H3，可以 是0. 8到1. 2。封装可以具有接近用于光学系统的方形的、0. 8到1. 2的宽高比。图5是制造根据本发明的示例实施例的照相机的方法的流程图。在操作SlO中， 使用第一最小特征尺寸CMOS工艺，例如90nm CMOS工艺，来制造具有第一宽高比(例如1 到2)的图像传感器芯片30。在操作S20中，使用第二最小特征尺寸CMOS工艺，例如45nm 或32nm CMOS工艺，来制造具有第二宽高比(例如3到10)图像信号处理芯片40。由于操 作SlO和S20分别使用不同的CMOS处理，因此可以改变SlO和S20的操作顺序。换句话说，可以使用具有不同最小特征尺寸的CMOS工艺制造图像传感器芯片30 和图像信号处理芯片40，以使得图像传感器芯片30中的金属线的第一最小特征尺寸是图 像信号处理芯片40中的金属线的第二最小特征尺寸的1. 5倍或以上。在操作S30中，具有第一宽高比的图像传感器芯片30和具有第二宽高比的图像信 号处理芯片40中的一个芯片电连接到PCB 20的第一平面20-1。在操作S40中，图像传感 器芯片30和图像信号处理芯片40的另一个芯片电连接到PCB 20的第一平面20-1。在操 作S50中，镜头模块机械连接到PCB20，以使得将通过镜头52的光学信号输入到图像传感器 芯片30的像素阵列。图6是包括根据本发明的示例实施例的分别例示在图1、图2、图3、图12、图13、图 14或图15中的图像传感器模块10A、10B、10C、10D、10EU0F或10G的图像处理系统的示意 图。包括图像传感器模块10A、10B、10C、10D、10EU0F或10G的图像处理系统可以实现为移 动电话、视频电话、智能电话或个人数字助理(PDA)。镜头模块连接到包括在图像传感器模 块10A、10B、10C、10D、10EU0F或10G的图像传感器芯片30。可以将镜头模块和图像传感器 模块10A、10B、10C、10D、10E、10F或10G封装在单个封装中。图7是包括根据本发明的示例实施例的分别例示在图1、图2、图3、图12、图13、图 14或图15中的图像传感器模块10A、10B、10C、10D、10EU0F或10G的图像处理系统的示意 图。包括图像传感器模块10A、10B、10C、10D、10EU0F或10G的图像处理系统可以实现为个 人计算机(PC)、台式PC、笔记本计算机、上网本、闭路电视(CCTV)系统、家庭自动化系统和卫星系统。镜头模块连接到包括在图像传感器模块10A、10B、10C、10D、10EU0F或IOG的图 像传感器芯片30。图8是包括在根据本发明的示例实施例的分别例示在图1、图2、图3、图12、图13、 图14或图15中的图像传感器模块10A、10B、10C、10D、10E、IOF或IOG中的图像传感器芯片 30的框图。参考图1至图8，图像传感器芯片30包括定时控制器90、有源像素阵列(或有 源像素传感器阵列)110、读出电路112和压缩器160。定时控制器90、有源像素阵列110、 读出电路112和压缩器160可以包括具有第一最小特征尺寸的金属线。定时控制器90生成用于控制有源像素阵列110的操作和读出电路112的操作的 控制信号。例如，有源像素阵列110包括从镜头52接收的光学信号中生成像素信号或Bayer 信号的多个像素。有源像素阵列110的宽高比可以是，例如4 3，或可以是用于高清晰度 的 16 9。读出电路112将从有源像素阵列110输出的像素信号或Bayer信号转换成Bayer 数字信号。从读出电路112输出的Bayer数字信号可以不经过任何校正处理。根据示例实 施例，图像传感器芯片30可以不包括用于校正从有源像素阵列输出的像素信号或Bayer信 号，因此，同包括至少一个校正电路块的传统图像传感器的布图区域相比，可以显著减小图 像传感器芯片30的布图区域。此时，“校正处理”可以包括黑点校正(shading correction)、坏像素校正(BPC)、 重新分级(binning)或数字增益调整中的至少一个。黑点校正是补偿用于由在图像传感器 模块10A、10B、10C、10D、10E、IOF或IOG中采用的镜头52的特性引起的、在图像的边缘处 图像传感器芯片30上的入射光的密度降低的处理。BPC是这样的处理过程通过像素间的 比较，校正有源像素阵列110中包括的像素中的由加热受损的死像素或坏像素。重新分级 (binning)是这样的处理过程通过对被放弃的像素和通过抽样选择的像素给予权重并且 将其平均以提高画面质量来消除高频分量。数字增益调整是这样的处理过程将增益调整 到最小化黑电平的噪声的电平以提高能见度。连接到读出电路112的压缩器160可以压缩没有经历过任何校正的Bayer数字信 号，并且向输出接口(未示出)传送压缩后的Bayer数字信号。输出接口可以是串行接口 或并行接口。可替换地，读出电路112可以输出已经经过黑点校正、BPC、重新分级(binning)或 数字增益调整的输出信号。此时，压缩器160可以压缩已经经过黑点校正、BPC、重新分级 (binning)或数字增益调整的信号并且将压缩后的信号发送到输出接口。图9是图8所例示的图像传感器芯片30的详细框图。参考图8和图9，图像传感 器模块1(^、1( 、10(、100、1(^、1(^或106包括的图像传感器芯片30包括定时控制器90、 像素阵列110、垂直解码器/行驱动器100、有效负载块120、模拟读出电路130、数据输出块 140、水平解码器150和压缩器160。在器件90、100、110、120、130、140、150、和160的每一 个中实现的金属线的最小特征尺寸是在图像信号处理芯片40中实现的金属线的最小特征 尺寸的1.5倍或以上。定时控制器90生成用于控制图像传感器芯片30的总体操作的多个控制信号。像 素阵列110包括可以包括多个像素，其可以包括多个色彩像素，例如至少一个红色像素、至 少一个绿色像素和至少一个蓝色像素的多个像素。当图像传感器芯片30被实现为三维图像传感器时，所述多个像素还可以包括至少除了色彩像素之外的至少一个深度(或距离) 像素。所述至少一个深度像素可以生成与红外线范围的波长对应的光电荷。像素阵列110 可以包括多个列线。以列方向排列的多个像素可以连接到列线的每一个。有效负载块120包括多个有效负载电路，其中响应于从定时控制器90输出的控制 信号CTL1，所述多个有效负载电路的每一个可以被使能或被禁用。此处，“被使能”意思是 连接到列线的像素能够执行用于输出像素信号的处理并且将从像素输出的像素信号输出 给模拟读出电路130。相反，“被禁用”意思是连接到列线的像素不能执行用于输出像素信 号的处理并且没有信号从像素输出。模拟读出电路130是处理分别从列线输出的像素信号PXl到PXm的信号处理电 路。模拟读出电路130可以包括，例如，双相关采样(CDQ电路。CDS电路可以分别连接到 列线。⑶S的每一个可以对于从对应的列线输出的像素信号执行⑶S并且输出⑶S像素信 号。模拟读出电路130还可以包括分别连接到CDS电路的多个模拟-数字转换器(ADC)电 路。ADC电路的每一个将CDS像素信号转换成数字信号。数据输出块140向压缩器160传送从模拟读出电路130输出的输出信号Dl至Dm。 例如，分别响应于列线选择信号CSELl至CSELm，数据输出块140可以向压缩器160输出模 拟读出电路130的输出信号Dl至Dm。水平解码器150，其可以称作列解码器，将从定时控制器90输出的列地址HAD解码 并且根据解码结果输出列选择信号CSELl至CSELm。定时控制器90生成用于控制垂直解码 器/行驱动器100的操作的控制信号，至少一个用于控制模拟读出电路130的操作的控制 信号，用于控制数据输出块140的操作的控制信号，用于控制水平解码器150的操作的控制 信号。在一些实施例中，行地址VDA和列地址HAD分别从外部输入。读出电路112可以是包括器件100、120、130、140和150的电路。压缩器160压缩 从例如数据输出块这样的读出电路112输出的像素信号或Bayer数字信号，并且通过输入/ 输出接口向图像信号处理芯片40传输压缩的Bayer数字信号。从数据输出块140输出的 像素信号或Bayer数字信号尚未经过任何校正处理。图10是包括根据本发明的另一个示例实施例的图1、图2、图3、图12、图13、图14 或图15所例示的图像传感器模块10A、10B、10C、10D、10EU0F或IOG的图像处理系统的示 意图。在图10中，图像传感器模块(或多芯片封装(MCP))10A、10B、10C、10D、10EU0F或 IOG 一般以标记10表示。图像处理系统200包括图像传感器模块10和控制图像传感器模块10的操作的处 理器220。图像处理系统200还可以包括存储经图像传感器模块10处理的数据的存储装置 230。存储装置230可以通过非易失性存储装置实现。图像处理系统200还可以包括输入 / 输出(I/O)接口 240。处理器220控制存储装置230中存储的数据用以通过系统总线210和I/O接口 240发送到外部装置。I/O接口 240可以是显示装置或输入装置，诸如鼠标、键盘或触摸板。图11是图10所例示的图像处理系统200的操作的流程图。参考图1至图11，在 操作SllO中，图像传感器芯片30的有源像素阵列110从光学信号中生成Bayer信号。在 操作S120中，图像传感器芯片30的压缩器160压缩从读出电路112输出的信号并且向图 像信号处理芯片40输出压缩后的信号。从读出电路112输出的信号可以是尚未经过校正处理的Bayer信号。在操作130中，图像信号处理芯片40对从图像传感器芯片30输出的 压缩后的信号进行诸如插值法和色彩校正之类的处理中的至少一项处理。可以将经图像信 号处理芯片40处理后的信号发送到显示装置用以显示。图12是根据本发明的其他实施例的图像传感器模块IOD的结构的示意图。图像 传感器模块IOD包括PCB 20、图像传感器芯片30、图像信号处理芯片40和多个TSV 32。图像传感器芯片30通过TSV 32电连接到PCB 20。在PCB 20中嵌入图像信号处 理芯片40。TSV 32可以与多个凸块42-1电连接。从而，通过TSV32和凸块42_1向图像信 号处理芯片40传送从图像传感器芯片30输出的信号，因此，图像信号处理芯片40可以处 理从图像传感器芯片30输出的信号并且向显示装置传送处理后的信号用以显示。为了避免图像信号处理芯片40生成的加热影响图像传感器芯片30中包括的像 素，图像信号处理芯片40的宽高比是图像传感器芯片30的宽高比至少两倍以上并且图像 传感器芯片30中包括的金属线的最小特征尺寸是图像信号处理芯片40中包括的金属线的 最小特征尺寸的至少1. 5倍或以上。图13是根据本发明的另一个其他实施例的图像传感器模块IOE的结构的示意图。 图像传感器模块IOE包括PCB 20、图像传感器芯片30、图像信号处理芯片40和多个焊线 30-1。图像传感器芯片30通过焊线30-1电连接到PCB 20并且图像信号处理芯片40嵌 入在PCB 20中。通过焊线30-1和多个凸块42-2向图像信号处理芯片40传送从图像传感 器芯片30输出的信号，图像信号处理芯片40可以处理从图像传感器芯片30输出的信号并 且向显示装置传送处理后的信号用以显示。为了避免图像信号处理芯片40生成的加热影响图像传感器芯片30包括的像素， 图像信号处理芯片40的宽高比是图像传感器芯片30的宽高比至少两倍以上并且图像传感 器芯片30中包括的金属线的最小特征尺寸是图像信号处理芯片40中包括的金属线的最小 特征尺寸的至少1.5倍或以上。图12和图13所例示的实施例示出在其中图像信号处理芯片40嵌入到包括多个 层的PCB 20中的例子。因此，通过任何电连接的手段可以向图像信号处理芯片40传送从 图像传感器芯片30输出的信号。如图12或图13所例示，可以在PCB 20中嵌入图像信号 处理芯片40用以使图像信号处理芯片40位于镜头模块的下面或旁边。图14是根据本发明的实例实施例的图像传感器模块IOF的结构的示意图。图像 传感器模块IOF包括PCB 20、图像传感器芯片30、图像信号处理芯片40和多个TSV 32-1 和32-2。图像传感器芯片30通过TSV 32-1和32-2连接到嵌入PCB 20中的图像信号处理 芯片40。图像传感器芯片30形成在图像信号处理芯片40之上。图15是根据本发明的另一个实施例的图像传感器模块IOG的结构的示意图。图像 传感器模块IOG包括PCB 20、图像传感器芯片30、图像信号处理芯片40和多个焊线30_2。 图像传感器芯片30通过焊线30-1连接到嵌入PCB 20中的图像信号处理芯片40。图像传 感器芯片30形成在图像信号处理芯片40之上。图16是根据本发明的示例实施例的图1、图2、图3、图12、图13、图14或图15所 例示的图像传感器芯片的框图。参考图16，能够执行高速数据传输过程中(on-the-fly) 数字缩放的图像传感器芯片30，不需要用于数字缩放的帧缓冲存储器。图像传感器芯片30包括图像信号处理电路310、控制寄存器块340、定时生成器350和缓冲器360。缩放块370 可以在如图16所示的图像传感器芯片中实现或者可以在图1、图2、图3、图12、图13、图14 或图15所例示的图像信号处理芯片40中实现。图像信号处理电路310输出对应于光学图像的数据信号。图像信号处理电路310 包括有源像素(传感器)阵列110、行驱动器315、模拟读出电路320和ADC块330。有源像 素阵列110包括多个参照如上图9所述的像素。像素的每一个包括光敏器件(例如光敏二 极管)和多个晶体管。响应于从定时生成器350输出的至少一个控制信号，行驱动器315从多个像素中 选择位于一行中的多个像素。响应于从控制寄存器块340或定时生成器350输出的至少一 个控制信号，模拟读出电路320处理从有源像素阵列110的行中选择的像素输出的像素信号。模拟读出电路320，其具有噪声消除功能，对从有源像素阵列110输出的像素信号 中的每一个执行⑶S并且输出⑶S像素信号。模拟读出电路320可以包括多个⑶S电路。 CDS电路可以分别对于分别从包括在有源像素阵列110的多个列输出的像素信号执行CDS。ADC块330对从模拟读出电路320输出的像素信号或⑶S像素信号执行模拟_数 字转换并且向缓冲器360输出数字信号或数据信号。控制寄存器块340根据从外部，例如图像信号处理芯片40，接收的数据的信息，控 制定时生成器350、图像信号处理电路310或缓冲器的操作。例如，控制寄存器块340可以 根据从外部，例如图像信号处理芯片40，输出的数字缩放比(zoom ratio)信息RSV，来改变 定时生成器350中包括的寄存器351 (图17)的设置。数字缩放比信息RSV是表示数字缩 放比的信息。根据从控制寄存器块340输出的数字缩放比信息RSV或对应于数字缩放比信息 RSV的信息，定时生成器350生成水平消隐期经调整过的第一水平同步信号Hsync，垂直消 隐期经调整过的第一垂直同步信号Vsync，以及第一数据时钟信号DCLK。下文中，数字缩放 比信息RSV包括从外部，例如图像信号处理芯片40或数字信号处理器(DSP)，接收到的数字 缩放比信息RSV和对应于数字缩放比的信息。换句话说，定时生成器350根据数字缩放比信息RSV调整第一水平同步信号 Hsync的水平消隐期并且同时调整第一垂直同步信号Vsync，以便不论数字缩放比为何都 保持帧速率恒定。因此，定时生成器350输出具有调整过的垂直消隐期的第一垂直同步信 号Vsync，具有调整过的水平消隐期的第一水平消隐期信号Hsync，以及第一数据时钟信号 DCLK0缓冲器360缓冲从图像信号处理电路310的ADC块330输出的数据信号，例如对 应于缩放区域的数据信号，并且根据控制寄存器块340向缩放块370输出缓冲的数据信号。 输出电路可以表示包括行驱动器315、模拟读出电路320、ADC块330的电路，或者包括行驱 动器315、模拟读出电路320、ADC块330和缓冲器360的电路。缩放块370，其执行在高速数据传输过程中(on-the-fly)的数字缩放，针对从输 出电路输出的、对应于缩放区域的数据信号(例如用于数字缩放的一部分数据信号或显示 器上所选择的用于数字缩放的区域)进行插值，即根据数字缩放比信息RSV从全部区域的 数据信号中根据缩放比选择的数据信号。缩放功能区370从定时生成器350接收第一水平同步信号Hsync、第一垂直同步信号Vsync和第一数据时钟信号DCLK ；根据数字缩放比信息 RSV重新调整第一水平同步信号Hsync的水平消隐期；根据第二水平同步信号Vsynca、具有 重新调整的水平消隐期的第二水平同步信号Hsynca和第二数据时钟信号DCLK来输出经插 值的数据信号DATAa。此时，第二垂直同步信号Vsynca与第一垂直同步信号Vsync相同并 且第二数据时钟信号DCLK与第一数据时钟信号DCLK相同。可替换地，缩放功能区370可 以旁路第一垂直同步信号Vsync和第一数据时钟信号DCLK。
图17是图16所例示的图像传感器芯片30中包括的定时生成器350的框图。参 考图16和图17，定时生成器350包括寄存器351、主控制单元353、地址生成器355、同步信 号生成器357和控制单元359。寄存器351从控制寄存器块340接收数字缩放比信息RSV并且将其储存。例如， 数字缩放比信息RSV可以包括一个或多个比特。根据储存在寄存器351的数字缩放比信息 RSV，主控制单元353控制地址生成器355的操作和同步信号生成器357的操作。地址生成器355根据主控制单元353输出地址X-ADD和Y-ADD，该地址用于从多个 有源像素阵列110包括的所有像素中选择对应于缩放区域的多个像素。因此，图像信号处 理电路310能够根据行地址X-ADD和列地址Y-ADD来仅仅选择对应于缩放区域的像素。同步信号生成器357根据主控制单元353同时调整垂直同步信号的垂直消隐期和 水平同步信号的水平消隐期并且生成具有经调整的垂直消隐期的第一垂直同步信号Vsync 和具有经调整的水平消隐期的第一水平同步信号Hsync。同步信号生成器357还可以根据 主控制单元353生成第一数据时钟信号DCLK。此处，第一垂直同步信号Vsync定义了帧的 起始和结束(或者单个帧的数据)，第一水平同步信号Hsync定义了线(line)的开始和结 束(单个线的数据)，并且使用第一数据时钟信号DCLK来传送像素数据。控制单元359根据存储在检测器351中的数字缩放比信息RSV来控制输出电路输 出对应于有源像素阵列110的缩放区域的数据信号。控制单元359可以根据由地址生成器 355生成的地址X-ADD和Y-ADD和数字缩放比信息RSV来控制缩放区域，并且控制从选择的 缩放区域中包括的多个像素输出的数据信号被发送到向缓冲器360或缩放块370。图18是图16所例示的缩放块370的框图。参考图16至图18，缩放块370包括插 值器371和同步信号再生器373，其中缩放块370可以以图像传感器芯片或图像信号处理芯 片40实现。插值器371根据数字缩放比信息RSV针对已经被缓冲器360缓冲的、对应于缩 放区域的数据信号DATA进行插值，并且生成经插值的数据信号DATAa。同步信号再生器373从定时生成器350接收第一垂直同步信号Vsync、第一水平同 步信号Hsync和第一数据时钟信号DCLK，根据数字缩放比信息RSV调整第一水平同步信号 Hsync的水平消隐期，并且生成具有重新调整的水平消隐期的第二水平同步信号Hsynca。 同步信号再生器373还生成基本上与第一垂直同步信号Vsync相同的第二垂直同步信号 Vsynca并且第二数据时钟信号DCLKa基本上与第一数据时钟信号DCLK相同。插值器371 可以根据第二垂直同步信号Vsynca、第二水平同步信号Hsynca和第二数据时钟信号DCLKa 来输出经插值的数据信号。图19是说明通过图16所例示的定时生成器350调整水平消隐期的长度和垂直消 隐期的长度之前的帧的示意图。参考图19，单个帧(或从图像传感器芯片30输出的数据信 号的示意图)包括图像信号区域(或有效区域)A11、水平空白(HB)区域(或非有效区域)A12和垂直空白(VB)区域(或非有效区域)A13。当第一垂直同步信号Vsync和第一水平 同步信号Hsync保持第一电平，例如高电平(或第二电平，例如低电平)时，仅在图像信号 区域All显示对应于数据信号的图像。图20是说明通过图16所例示的定时生成器350调整水平消隐期的长度和垂直 消隐期的长度之后的帧的示意图。参考图19和图20，当数字缩放比大于1时，第一水平同 步信号Hsync的水平消 隐期从HBI增大到HBI，(即HBI，> HBI)并且第一垂直同步信号 Vsync的垂直消隐期从VBI降到VBI，(即VBI，< VBI)。当数字缩放比增加时，第一水平同步信号Hsync的水平消隐期从HBI增大到HBI， 并且第一垂直同步信号Vsync的垂直消隐期从VBI降到VBI’。因此，图像的水平长度从IHI 降到IHI’并且图像的垂直长度从IVI降到IVI’。因此，即使当由于第一水平同步信号Hsync的水平消隐期从HBI增大到HBI，而使 得总水平长度从THI增大到THI ’，但是由于第一垂直同步信号Vsync从VBI降到VBI ’，因此 VB区A23与VB区A13相同。结果，无论数字缩放比如何，帧速率均保持恒定。换句话说，缩 放区370实时地或在高速数据传输过程中(on-the-fly)调整第一垂直同步信号Vsync的 垂直消隐期，以保持帧速率恒定，而无论数字缩放比如何。图21是说明使用图16所例示的定时生成器350来调整垂直消隐期的方法的时序 图。参考图21，情况I表示当数字缩放比是1时的第一垂直同步信号Vsync的波形；情况 II表示当数字缩放比是2，增大第一水平同步信号Hsync的水平消隐期但是不减小第一垂 直同步信号Vsync的垂直消隐期时的第一垂直同步信号Vsync。参考图19到图21，当随着第一水平同步信号Hsync的水平消隐期从HBI增大到 HBI’而没有减小第一垂直同步信号Vsync的垂直消隐期时，总水平长度THI’减小，因此，VB 区A23增大，这使得帧速率降低。为了防止帧速率的降低，定时生成器350将第一水平同步 的水平消隐期增大到HBI ’并且同时将第一垂直同步号Vsync的垂直消隐期减小到VBI ’，如 图16、图20和图21(情况III)所示。结果，无论数字缩放比如何变化，定时生成器350都 生成恒定的第一垂直同步信号Vsync。图22是示出根据本发明的一些实施例的、图16所例示的缩放块370的输入信号 和输出信号的波形的示意图。具体地，图22示出当数字缩放比是1时的缩放块的输入信号 Vsync,Hsync和DATA以及输出信号Vsynca、Hsynca和DATAa的输出信号的波形。图23是 示出根据本发明的示例实施例的、图16所例示的缩放块370的输入信号和输出信号的波形 的示意图。具体地，图23示出当数字缩放比是2时的缩放块370的输入信号VSync、HSync 禾口 DATA以及输出信号Vsynca、Hsynca和DATAa的波形。参考图16、图20、图22和图23，当数字缩放比是2时，根据表示数字缩放比是2的 数字缩放比信息RSV，定时生成器350增大第一水平同步信号Hsync的水平消隐期并且同时 减小第一垂直同步信号Vsynca的垂直消隐期以保持帧速率恒定，并且输出具有减小的垂 直消隐期VBI’的第一垂直同步信号Vsync以及具有增大的水平消隐期HBI’的第一水平同 步信号Hsync。图像信号处理电路310根据响应于数字缩放比信息RSV的第一垂直同步信号 Vsync和第一水平同步信号Hsync，仅输出对应于有源像素阵列110的缩放区域的数据信号 DATA。
图24是图23所例示的波形图的部分放大的示意图。参考图16、图22、图23和图 24，缩放区370根据指示数字缩放比是2的数字缩放比信息RSV对数据信号DATA进行插值 并且生成插值的数据信号DATAa。例如，缩放区370还根据数字缩放比信息RSV调整减小第 一水平同步信号Hsync的水平消隐期，并且生成具有重新调整的水平消隐期的第二水平同 步信号Hsynca0 如图24所例示，缩放块370根据第二水平同步信号Hsynca对第一数据信号Hl 进行插值，生成经插值的第一数据信号ΗΓ -1和ΗΓ -2并且输出经插值的第一数据信号 HI’ -1和ΗΓ -2。缩放区370还根据第二水平同步信号Hsynca对第二数据信号Hl进行插 值，生成经插值的第二数据信号H2’ -1和H2’ -2并且输出经插值的第二数据信号H2’ -1和 H2’ -2。如图22和图23所示，当数字缩放比增加时，根据哪些经插值的数据信号被输出的 第二水平同步信号Hsynca的触发(toggle)的数目也增加。图25是用于说明曝光时间的示意图。当来自图像传感器芯片30的图像输出如图 25所示时，水平图像长度IHI和水平消隐期HBI可以以像素为单位表示，垂直图像长度IVI 和垂直消隐期VBI可以以线为单位表示。显示在显示装置上的图像的亮度由两个值cintr和cintc定义，这两个值设置了 显示装置中包括的像素中每一个的曝光时间。此处，“cintr”表示线的数目并且“cintc”表 示像素的数目。因此，曝光时间定义为(cintr*THI)+cintc。参考图19、图20和图25，当增大第一水平同步信号Hsync的水平消隐期HBI用 于数字缩放时，总水平长度THI也被增大。因此，曝光时间被改变。因此，为了保持图像 的亮度而无论数字缩放比为何，需要改变值cintr和cintc使得(cintr*THI)+cintc = (cintr' *ΤΗΓ )+cintc'。此处，“cintr”和“cintc”分别表示经插值的图像的线的数 目和像素的数目，并且THI’表示改变后的总水平长度。图26是图16所例示的图像传感器芯片30的操作的流程图。参考图16至图26， 在操作S210中，定时生成器350接收指示数字缩放比的数字缩放比信息RSV。在步骤S220 中，定时生成器350根据数字缩放比RSV，同时调整水平同步信号的水平消隐期和垂直同步 信号的垂直消隐期，并且生成具有经调整的水平消隐期的第一水平同步信号Hsync和具有 经调整的垂直消隐期的第一垂直同步信号Vsync以及第一数据时钟信号DCLK。在操作S230中，输出电路根据数字缩放比信息RSV，从与自有源像素阵列110输出 的像素信号对应的数据信号中，选择对应于缩放区域的数据信号DATA，并且根据第一垂直 同步信号Vsync、第一水平同步信号Hsync和第一数据时钟信号DCLK输出对应于缩放区域 的数据信号DATA。缩放块370根据数字缩放比信息RAV对从缓冲器360输出的数据信号DATA进行 插值，并且生成经插值的数据信号DATAa。缩放块370还根据数字缩放比信息RSV来调整第 一水平同步信号Hsync的水平消隐期并且生成具有经调整的水平消隐期的第二水平同步 信号Hsynca。换句话说，参考图22和图23，如上所述，缩放块370根据数字缩放比信息RSV 来控制触发的数目和第一水平同步信号的脉冲宽度，以便处理经插值的数据信号DATAa。缩放块370根据第一水平同步信号Vsync ( = Vsynca)，输出插值数据信号DATAa、 第二水平同步信号Hsynca和第一数据时钟信号DCLK ( = DCLKa)。因此，在操作S240中， 缩放块370针对对应于缩放区域的数据信号DATA进行插值并且执行高速数据传输过程(on-the-fly)中的数字缩放。如上所述，图16所例示的图像传感器芯片20不要求用于数字缩放的帧存储器，因此，省去帧缓冲存储器和用于控制帧缓冲存储器的操作的控制器。结果，图像传感器芯片30 的尺寸得以减小。根据本发明的一些实施例，图像传感器模块包括具有不同的最小特征尺寸的图像 传感器芯片和图像传感器处理芯片，使得图像传感器芯片上的图像信号处理芯片中所生成 的数字噪声的影响被减少或消除。此外，图像处理芯片的金属线的最小特征尺寸小于图像 传感器芯片的金属线的最小特征尺寸，使得图像信号处理芯片的集成度得以提高，同时图 像信号处理芯片的尺寸得以减小。此外，图像传感器芯片不要求用于数字缩放的帧缓冲存 储器，并且因此，帧缓冲存储器和用于控制帧缓冲存储器的操作的控制器得以省去。结果， 图像传感器芯片的尺寸得以减小。已经如此描述了示例实施例，显然其可以许多方式变化。这样的变化不应被视为 脱离示例实施例的意图的精神和范围，并且对于本领域技术人员明显可见，所有这样的修 改意图被包括在以下权利要求的范围内。
权利要求
1.一种图像传感器模块，包括 印刷电路板PCB ；图像传感器芯片，在所述PCB的第一平面上并且电连接到所述PCB ；以及 图像信号处理芯片，在所述PCB的第一平面上并且与所述PCB电连接， 其中，所述图像信号处理芯片的宽高比是所述图像传感器芯片的宽高比的至少两倍以 上，并且在所述图像传感器芯片中实现的金属线的最小特征尺寸是在所述图像信号处理芯 片中实现的金属线的最小特征尺寸的至少1. 5倍以上。
2.根据权利要求1所述的图像传感器模块，其中，所述图像传感器的宽高比是1.0至 2. 0，所述图像信号处理芯片的宽高比是3至10。
3.根据权利要求1所述的图像传感器模块，还包括多个焊线，被配置成将所述图像传感器芯片电连接到所述PCB的第一平面；以及 多个焊料凸块，被配置成将所述图像信号处理芯片倒装焊接到所述PCB的第一平面。
4.根据权利要求1所述的图像传感器，其中，所述图像传感器包括 像素阵列；定时生成器，被配置成生成第一水平同步信号和第一垂直同步信号，该第一水平同步 信号和第一垂直同步信号各自的水平消隐期和垂直消隐期已经根据数字缩放比信息而被 调整；以及输出电路，被配置成根据所述第一垂直同步信号和第一水平同步信号，从与自所述像 素阵列输出的信号对应的数据信号中输出对应于缩放区域的数据信号。
5.根据权利要求4所述的图像传感器模块，其中，所述定时生成器根据所述数字缩放 比信息来增大水平消隐期并且同时减小垂直消隐期。
6.根据权利要求4所述的图像传感器模块，其中，所述图像传感器芯片还包括缩放块， 该缩放块被配置成从所述输出电路接收对应于缩放区域的数据信号，对所述数据信号进行 插值，从所述定时生成器接收所述第一水平同步信号和所述第一垂直同步信号，根据所述 数字缩放比信息来调整所述第一水平同步信号的水平消隐期，并且根据所述第一垂直同步 信号和具有经调整的水平消隐期的第二水平同步信号来输出经插值的数据信号。
7.根据权利要求4所述的图像传感器模块，其中，所述图像信号处理芯片包括缩放块， 该缩放块被配置成从所述图像传感器芯片的输出电路接收对应于缩放区域的数据信号，对 所述数据信号进行插值，从所述定时生成器接收所述第一水平同步信号和所述第一垂直同 步信号，根据所述数字缩放比信息来调整所述第一水平同步信号的水平消隐期，并且根据 所述第一垂直同步信号和具有经调整的水平消隐期的第二水平同步信号来输出经插值的 数据信号。
8.一种封装，包括根据权利要求1所述的图像传感器模块； 其中，所述封装的宽高比是0. 8至1. 2。
9.根据权利要求8所述的封装，其中，所述图像传感器芯片包括 像素阵列；定时生成器，被配置成生成第一水平同步信号和第一垂直同步信号，该第一水平同步 信号和第一垂直同步信号各自的水平消隐期和垂直消隐期已经根据数字缩放比信息而被调整；以及输出电路，被配置成根据所述第一垂直同步信号和第一水平同步信号，从与自所述像 素阵列输出的信号对应的数据信号中输出对应于缩放区域的数据信号。
10.根据权利要求9所述的封装，其中，所述图像传感器芯片还包括缩放块，该缩放块 被配置成从所述输出电路接收对应于缩放区域的数据信号，对所述数据信号进行插值，从 所述定时生成器接收所述第一水平同步信号和所述第一垂直同步信号，根据所述数字缩放 比信息来调整所述第一水平同步信号的水平消隐期，并且根据所述第一垂直同步信号和具 有经调整的水平消隐期的第二水平同步信号来输出经插值的数据信号。
11.根据权利要求9所述的封装，其中，所述图像信号处理芯片包括缩放块，该缩放块 被配置成从所述图像传感器芯片的输出电路接收对应于缩放区域的数据信号，对所述数据 信号进行插值，从所述定时生成器接收所述第一水平同步信号和所述第一垂直同步信号， 根据所述数字缩放比信息来调整所述第一水平同步信号的水平消隐期，并且根据所述第一 垂直同步信号和具有经调整的水平消隐期的第二水平同步信号来输出插值的数据信号。
12.—种照相机，包括镜头；以及根据权利要求1所述的图像传感器，其中，所述图像传感器芯片将通过所述镜头的光学信号转换为电子信号，并且所述图 像信号处理芯片处理从所述图像传感器芯片输出的所述电子信号。
13.根据权利要求12所述的照相机，其中，所述图像传感器芯片包括像素阵列；定时生成器，被配置成生成第一水平同步信号和第一垂直同步信号，该第一水平同步 信号和第一垂直同步信号各自的水平消隐期和垂直消隐期已经根据数字缩放比信息而被 调整过；以及输出电路，被配置成根据所述第一垂直同步信号和第一水平同步信号，从与自所述像 素阵列输出的信号对应的数据信号中输出对应于缩放区域的数据信号。
14.根据权利要求13所述的照相机，其中，所述图像传感器芯片还包括缩放块，该缩放 块被配置成从所述输出电路接收对应于缩放区域的数据信号，对所述数据信号进行插值， 从所述定时生成器接收所述第一水平同步信号和所述第一垂直同步信号，根据所述数字缩 放比信息来调整所述第一水平同步信号的水平消隐期，并且根据所述第一垂直同步信号和 具有经调整的水平消隐期的第二水平同步信号来输出经插值的数据信号。
15.根据权利要求14所述的照相机，其中，所述图像信号处理芯片包括缩放块，该缩 放块被配置成从所述图像传感器芯片的输出电路接收对应于缩放区域的数据信号，对所述 数据信号进行插值，从所述定时生成器接收所述第一水平同步信号和所述第一垂直同步信 号，根据所述数字缩放比信息来调整所述第一水平同步信号的水平消隐期，并且根据所述 第一垂直同步信号和具有经调整的水平消隐期的第二水平同步信号来输出经插值的数据 信号。
16.根据权利要求12所述的照相机，其中，所述图像传感器芯片的宽高比是1.0至 2. 0，所述图像信号处理芯片的宽高比是3至10。
17.根据权利要求12所述的照相机，其中，所述图像传感器模块还包括多个焊线，被配置成将所述图像传感器芯片电连接到所述PCB的第一平面；以及 多个焊料凸块，被配置成将所述图像信号处理芯片倒装焊接到所述PCB的第一平面。
18.根据权利要求12所述的照相机，其中，所述照相机被实施为从由移动电话、智能电 话、网络照相机、个人数字助手、个人计算机、上网本和笔记本计算机所组成的组中选择的 成员的一部分。
19.一种图像传感器模块，包括 印刷电路板PCB ；图像传感器芯片，在所述PCB的第一平面上并且电连接到所述PCB ；以及 图像信号处理芯片，被配置成嵌入所述PCB并且处理从所述图像传感器芯片输出的信号。
20.根据权利要求19所述的图像传感器模块，还包括多个焊线，被配置成将所述图像传感器芯片电连接到所述PCB;以及 多个凸块，被嵌入所述PCB并且与所述图像信号处理芯片连接， 其中，所述图像信号处理芯片通过所述多个焊线和所述多个凸块来处理从所述图像传 感器芯片输出的信号。
21.根据权利要求19所述的图像传感器模块，还包括多个硅穿孔TSV，被配置成将所述图像传感器芯片电连接到所述PCB ；以及 多个凸块，被嵌入所述PCB并且连接到所述图像信号处理芯片， 其中，所述图像信号处理芯片通过所述多个TSV和所述多个凸块来处理从所述图像传 感器芯片输出的信号。
22.根据权利要求19所述的图像传感器模块，其中，所述图像信号处理芯片的宽高比 是所述图像传感器芯片的宽高比的至少两倍以上，并且在所述图像传感器芯片中实现的金 属线的最小特征尺寸是在所述图像信号处理芯片中实现的金属线的最小特征尺寸的至少 1.5倍以上。
23.根据权利要求19所述的图像传感器模块，其中，所述图像传感器芯片包括 像素阵列；定时生成器，被配置成生成第一水平同步信号和第一垂直同步信号，该第一水平同步 信号和第一垂直同步信号各自的水平消隐期和垂直消隐期已经根据数字缩放比信息而被 调整；以及输出电路，被配置成根据所述第一垂直同步信号和第一水平同步信号，从与自所述像 素阵列输出的信号对应的数据信号中输出对应于缩放区域的数据信号。
24.根据权利要求23所述的图像传感器模块，其中，所述定时生成器根据所述数字缩 放比信息来增大水平消隐期并且同时减小垂直消隐期。
25.根据权利要求23所述的图像传感器模块，其中，所述图像传感器芯片还包括缩放 块，该缩放块被配置成从所述输出电路接收对应于缩放区域的数据信号，对所述数据信号 进行插值，从所述定时生成器接收所述第一水平同步信号和所述第一垂直同步信号，根据 所述数字缩放比信息来调整所述第一水平同步信号的水平消隐期，并且根据所述第一垂直 同步信号和具有经调整的水平消隐期的第二水平同步信号来输出经插值的数据信号。
26.根据权利要求23所述的图像传感器模块，其中，所述图像信号处理芯片包括缩放块，该缩放块被配置成从所述图像传感器芯片的输出电路接收对应于缩放区域的数据信 号，对所述数据信号进行插值，从所述定时生成器接收所述第一水平同步信号和所述第一 垂直同步信号，根据所述数字缩放比信息来调整所述第一水平同步信号的水平消隐期，并 且根据所述第一垂直同步信号和具有经调整的水平消隐期的第二水平同步信号来输出经 插值的数据信号。
全文摘要
本发明提供了图像传感器模块、其制造方法和包括其的图像处理系统。图像传感器模块包括印刷电路板(PCB)、部署在PCB的第一平面上并且电连接到PCB的图像传感器芯片以及部署在PCB的第一平面上并且电连接到PCB的图像信号处理芯片。图像信号处理芯片的宽高比是图像传感器芯片的宽高比至少两倍以上。在图像传感器芯片中实现的金属线的最小特征尺寸是在图像信号处理芯片中实现的金属线的最小特征尺寸的至少1.5倍以上。
文档编号H04N5/335GK102110699SQ20101058902
公开日2011年6月29日 申请日期2010年12月15日 优先权日2009年12月16日
发明者朴埈佑, 朴宰用, 李济硕, 李润泰, 李秀永, 林埈绪 申请人:三星电子株式会社