专利名称：时钟数据恢复装置的制作方法
技术领域：
本实用新型涉及通讯领域，尤其涉及一种时钟数据恢复装置。
背景技术：
随着INTERNET的高速发展，用户对网络带宽日益增长的需求和光纤成本的下降， 使光纤入户(FTTH)等光接入的应用前景更为广阔；同时随着微电子技术进入纳米时代，芯 片成本下降，高速高集成的芯片不断推出，进一步使FTTH的设备成本下降，进入规模部署 的时代。标志性的是局端设备OLT和终端设备ONU的速率达到lOGbps。然而，在局端设备OLT (Optical Line Terminal，光缆终端设备)，上有一种关键的 ⑶R(Clock and Data Recovery，时钟数据恢复电路)芯片，这种芯片工作频率高，锁定时间 快，还要满足一定的抖动要求，对FTTH芯片成本的下降带来挑战，对芯片的设计者提出了 很高的要求。传统基于HOGGE (霍戈)鉴相器的双环CDR结构抖动性能好，但锁定时间慢，原因 是关键模块鉴相器是线性鉴相器、同时利用电荷泵的积累是缓慢积累的特点，一点点地拉 动VCO (压控振荡器)的频率，所以具有慢速的锁定时间，这就导致传统的CDR无法在OLT 上获得使用。而基于GVC0(Gated Voltage-Controlled Oscillator，门控压控振荡器)结构的 BMCDR(Burst Mode⑶R，突发模式⑶R)，虽然锁定时间短，但需要两套完全一样的GVCO分开 频率环和相位环(参考图1)。由于制造限制的原因，两个GVCO有着固有的偏差，使频率环 和相位环的联系松动；同时一旦锁定了之后，由于相位环是开环结构，失去很大的跟随数据 继续调整相位的能力。而且，这种GVCO主要是以门(GATE)式的环形振荡器为主，在支持比 2. 5Gbps更高的IOGbps时显得相噪更差。另外，如果采用GLCVC0(门式电感电容型振荡器)，每一套占用比较大的面积，采 用两套会使设计成本增加很多。综上所述，可知现有技术中的高速突发模式的CDR技术方案锁定数据时间较慢或 者成本较高的问题，因此有必要提出改进的技术手段，来解决此问题。
实用新型内容有鉴于现有技术存在现有的高速突发模式的CDR技术方案锁定数据时间较慢或 者成本较高的问题而做出本实用新型，为此本实用新型的主要目的在于提供一种时钟数据 恢复装置，其中根据本实用新型实施例的时钟数据恢复装置包括锁相环器，其包括LC振荡器，LC振荡器用于对参考时钟信号进行处理产生高速 的时钟信号；门式触发器，用于对输入的高速差分输入信号进行整形并输出极性翻转信号； 极性选择器，用于根据门式触发器输出的极性翻转信号从LC振荡器产生的时钟信号中选 取互补的一对时钟信号；相位移动器，用于对极性选择器选取的时钟信号进行相位调整产生相位时钟信号；延迟器，用于对输入的高速差分输入信号进行延迟处理；采样判决器，用 于根据相位移动器产生的相位时钟信号对经过延迟器处理的数据进行采样判决。其中，锁相环器还包括鉴频器，用于对参考时钟信号的快慢进行比较；电荷泵/滤波器，用于将鉴频器输出信号的频差转化成电压信号并进行滤波；分 频器，用于对LC振荡器的信号进行分频。其中，采样判决器为高速差分的D触发器。其中，采样判决器通过极性翻转根据相位时钟信号在经过延迟器处理的数据的中 部进行数据采集。其中，采样判决器为线性鉴相器，线性鉴相器将产生的相位调整信号回馈至相位 移动器。与现有技术相比，根据本实用新型的技术方案，通过使用一个LC振荡器的互补输 出时钟，根据数据翻转电压，产生极性转换的高速时钟，实现了快速的锁定数据，并节约了 成本。
此处所说明的附图用来提供对本实用新型的进一步理解，构成本申请的一部分， 本实用新型的示意性实施例及其说明用于解释本实用新型，并不构成对本实用新型的不当 限定。在附图中图1是传统的高速突发模式的CDR的电路结构示意图；图2是根据本实用新型实施例的时钟数据恢复装置的结构框图；图3是根据本实用新型实施例的极性翻转电路的结构示意图；图4是根据本实用新型实施例的一个优选结构的框图；图5是根据本实用新型实施例的极性时钟翻转和数据的关系的示意图；图6是根据本实用新型实施例的另一优选结构的框图。
具体实施方式
为使本实用新型的目的、技术方案和优点更加清楚，
以下结合附图及具体实施例， 对本实用新型作进一步地详细说明。根据本实用新型的实施例，还提供了 一种时钟数据恢复装置。图2是根据本实用新型实施例的时钟数据恢复装置的结构框图，如图2所示，该装 置包括锁相环器10，门式触发器20，极性选择器30，相位移动器40，延迟器50，采样判决 器60，其中锁相环器10主要包括LC振荡器110，LC振荡器110用于对参考时钟信号(REFCLK) 进行处理产生高速的、且相噪良好的互补的时钟信号CLKP和CLKN。参考图3，图3是根据 本实用新型实施例的一个优选结构的框图，如图3所示，锁相环器10还包括鉴频器120， 用于对参考时钟信号REFCLK的快慢进行比较；电荷泵/滤波器130，用于将鉴频器120输出 信号的频差转化成电压信号并进行滤波，并将处理后的信号输出给LC振荡器110 ；分频器 140，用于对LC振荡器110的信号进行分频，具体地，分频比的选取是以RxDataIn和REFCLK 的频率商为准的，为减少抖动，取整数分频为佳。参考时钟(REFCLK)的输入直接影响LC振荡器、分频器、鉴频器、电荷泵/滤波器的环路的处理工作。门式触发器20，用于接收高速(例如10Gbps)差分输入信号(RxDataIn)，并对高 速差分输入信号进行整形形成极性翻转信号，将形成的极性翻转信号输出到极性选择器30 的控制端。极性选择器30，用于根据门式触发器20输出的极性翻转信号从LC振荡器110产 生的时钟信号中选取互补的一对时钟信号。极性选择器30选取的时钟信号可以选择正极 性，也可以选择反极性，如图4所示，极性选择器30是一个双端的二选一器件，一端接LC振 荡器的输出的P极(即差分的正极)和N极(即差分的负极)，另一个反向接LC振荡器的 输出，即N极和P极。相位移动器40，用于对极性选择器30选取的时钟信号进行相位调整产生相位时 钟信号(PhaseCLK)；相位移动器40将极性选择器30选取的时钟信号的进行相位调整形成 最适合采样判决器60采样判决的时钟信号。延迟器50，用于对输入的高速差分输入信号(RxDataIn)进行延迟处理，输出延迟 处理后的数据(RDIN)，平衡高速差分输入信号(RxDataIn)和相位移动器40输出的相位时 钟信号(PhaseCLK)的延迟，使采样判决器60的建立时间得到保证。。采样判决器60，用于对经过延迟器处理的数据RDIN进行采样判决。在实际使用 中，采样判决器60可以是一个高速全差分的D触发器(DFF)。在门式触发器20的控制下，根据输入RxDataIn的数据流而不停地在正极性和反 极性之间变换，通过极性选择器30选择后的高速时钟信号，通过相位移动器40的移动在一 个合适的相位(初始的相位设置在最大相移和最小相移的中间点)对采样判决器中的高速 数据进行采集，产生输出的高速数据RxDataOut。通过数字控制相位移动器40使采样的统 计准确率得到提高。图5是根据本实用新型实施例的极性时钟翻转和数据的关系的示意图。具体地说 明了当时钟落后于数据，通过极性翻转PhaseCLK在RDIN的数据中部采集到数据；以及当时 钟领先于数据，通过极性翻转PhaseCLK在RDIN的数据中部采集到数据。极性翻转是发生 在输入的数据变化的一刻，然后通过相位移动器的移动，到达数据的中部，以最优位置对数 据进行采样判决。采用时钟在数据中部采样的算法进行固定相位调整，不需要采样判决器 60向相位移动器40反馈调整信号。通过本实用新型，能够在保证一定的抖动要求的情况下，实现快速的锁定数据，下 面进行具体描述。为了能正确地恢复数据，数据和时钟的相差要满足| (KDIN-cKxD。utQut| <0.5UI。由于RxDataOut 是 PhaseCLK 对 RDIN 采集出去的，所以 | Φ EDIN- Φ PhaseCLK | < 0. 5UI其中在研究抖动时RDIN和PhaseCLK要用正弦波来模拟。φ 厭ν = Acos ω (ηΤ)φ PhaseCLK = Acos2 ω (n_k) (T/2)A是采样时波形抖动的幅度，T是数据流的周期，T/2是时钟的周期，η是序列数，k 是连续的初始识别码数据，则I Acos ω (nT)-Acos ω (n-k)T < 0. 5_U(t)U(t)是抖动的不确定因子。计算后得到[0044]长时间的运行下的抖动发生在数据转换最陡峭的地方，所以抖动幅值是很小的， 因此最大的抖动幅度是由于 coTk <<1， Amsvi^~—这样，通过Amax和设计指标的比较，在一定的Ut (通常由工艺和版图的匹配决定) 下，就可计算出k值的具体数目，该kT值也就是快速锁定的最少时间。图6是根据本实用新型实施例的另一优选结构的框图，在图2所示结构的基础上， 如图6所示，采样判决器60为线性鉴相器，在这种情况下，会增加产生RDIN和PhaseCLK的 相位差以及相差基准(REFERENCE)的输出，把该输出回馈至相位移动器。通常相位移动器 的移动在一个合适的相位(初始的相位设置在最大相移和最小相移的中间点)对高速数 据进行采样，产生输出的高速数据RxDataOut。在有采样判决器的回馈相位差信号下，该相 位移动器就进行相应的后移或前移。线性鉴相器根据采样判决器60反馈的相位调整信号 选择合适的时钟信号；具体地，实际是从LC振荡器的两相相反的时钟中用延迟链抽取出来 的，根据相位调整信号选择合适的时钟，当相位调整信号为正，就相前移一位，当相位调整 信号为负，就相后移一位。采样判决器选用线性鉴相器，对比采样判决器选用DFF能够提高抖动性能，但降 低了锁定数据的速度，在实际使用中，可以根据具体情况进行选择。当然，采样判决器还可 选用其他的组件，此处不赘述。通过上述实施例，LC振荡器的频率是高速输入数据RxDoutln的两倍，如果将LC振 荡器的频率设定在和高速输入数据RxDoutln同频率上，这样可以节省大约一半的功耗。综上所示，根据本实用新型上述技术方案，通过使用一个LC振荡器的互补输出时 钟，根据数据翻转电压，产生极性转换的高速时钟，实现了快速的锁定数据，并节约了成本。以上所述仅为本实用新型的实施例而已，并不用于限制本实用新型，对于本领域 的技术人员来说，本实用新型可以有各种更改和变化。凡在本实用新型的精神和原则之内， 所作的任何修改、等同替换、改进等，均应包含在本实用新型的权利要求范围之内。
权利要求一种时钟数据恢复装置，其特征在于，包括锁相环器，其包括LC振荡器，所述LC振荡器用于对参考时钟信号进行处理产生高速的时钟信号；门式触发器，用于对输入的高速差分输入信号进行整形并输出极性翻转信号；极性选择器，用于根据所述门式触发器输出的极性翻转信号从所述LC振荡器产生的时钟信号中选取互补的一对时钟信号；相位移动器，用于对所述极性选择器选取的时钟信号进行相位调整产生相位时钟信号；延迟器，用于对输入的所述高速差分输入信号进行延迟处理；采样判决器，用于根据所述相位移动器产生的相位时钟信号对经过所述延迟器处理的数据进行采样判决。
2.根据权利要求1所述的装置，其特征在于，所述锁相环器还包括 鉴频器，用于对参考时钟信号的快慢进行比较；电荷泵/滤波器，用于将所述鉴频器输出信号的频差转化成电压信号并进行滤波； 分频器，用于对所述LC振荡器的信号进行分频。
3.根据权利要求1所述的装置，其特征在于，所述采样判决器为高速差分的D触发器。
4.根据权利要求3所述的装置，其特征在于，所述采样判决器通过极性翻转根据所述 相位时钟信号在经过所述延迟器处理的数据的中部进行数据采集。
5.根据权利要求1所述的装置，其特征在于，所述采样判决器为线性鉴相器，所述线性 鉴相器将产生的相位调整信号回馈至所述相位移动器。
专利摘要本实用新型公开了一种时钟数据恢复装置，该装置包括锁相环器，其包括LC振荡器，LC振荡器用于对参考时钟信号进行处理产生高速的时钟信号；门式触发器，用于对输入的高速差分输入信号进行整形并输出极性翻转信号；极性选择器，用于根据门式触发器输出的极性翻转信号从LC振荡器产生的时钟信号中选取互补的一对时钟信号；相位移动器，用于对极性选择器选取的时钟信号进行相位调整产生相位时钟信号；延迟器，用于对输入的高速差分输入信号进行延迟处理；采样判决器，用于根据相位移动器产生的相位时钟信号对经过延迟器处理的数据进行采样判决。通过该装置实现了快速的锁定数据，节约了成本。
文档编号H04L7/033GK201690458SQ20102018570
公开日2010年12月29日 申请日期2010年4月23日 优先权日2010年4月23日
发明者易律凡 申请人:中兴通讯股份有限公司