图像拍摄装置的制作方法

专利名称：图像拍摄装置的制作方法
技术领域：
本发明涉及一种图像拍摄装置。
背景技术：
电荷耦合器件(CXD)、互补金属氧化物半导体(CMOS)传感器等已被用作摄像器 件，并且图像拍摄设备的多像素化和小型化也已取得了进展。像素数量的增加和图像拍摄设备的小型化使像素的单元尺寸缩小，晶体管面积与 像素面积的比例增大，并使得光电二极管的面积变小。结果，每个像素的饱和电荷量和灵敏 度可能降低，并且图像的质量也可能下降。日本未审查专利申请公开第2006-340044号公开了具有以矩阵状形成的像素的 每一列设置了 ADC的CMOS传感器(下文根据需要称为安装列并列模数转换器(ADC)的CMOS 传感器)，并且平行设置这些ADC。图1是示出安装列并列ADC的CMOS传感器的结构实例的框图。在图1中，CMOS传感器11包括定时控制电路12、行扫描器13、像素阵列14、m个 负载MOS 151 15m、DAC (数模转换器)16、列处理单元17、列扫描器18和水平输出线19。基于具有预定频率的主时钟，定时控制电路12向行扫描器13、DAC16、列处理单元 17和列扫描器18提供这些组件操作所需的时钟信号、定时信号等。行扫描器13以预定定时将用于控制像素信号输出的信号顺序提供给像素阵列14 的垂直方向上设置的像素。像素阵列14有m列η行的像素21ia 21m,n、n条水平信号线22i 22n和m条垂 直信号线23i 23m。像素21^ 21m,n的每一个都包括光电二极管(未示出)。响应于经由每条水平 信号线22i 22n从行扫描器13提供的信号，对应于每个光电二极管中累积的电荷的像素 信号被输出至每条垂直信号线23i 23m。水平信号线22i 22n在水平方向上将行扫描器13连接至像素21ia 21m,n。艮口， 像素21^ 21^连接至水平信号线22i，像素211>2 21m,2连接至水平信号线222，以类似 的方式，像素21i,n 21m,n连接至水平信号线22n。垂直信号线23i 23m在垂直方向上将列处理单元17连接至像素 21m,n。 艮口，像素21^ 21i,n连接至垂直信号线23i，像素212>1 212,n连接至垂直信号线232，以类 似的方式，像素21^ 21m,n连接至垂直信号线23m。负载MOS战 15m的漏极连接至垂直信号线23i 23m。将偏置电压施加给栅极， 并且源极接地。负载MOS和每个像素 21m,n中的放大晶体管(未示出)构成了源极 跟随电路。
根据来自定时控制电路12的定时信号等，DAC 16生成斜坡信号(具有稍后描述的图2所示的波形)，并将斜坡信号提供给列处理单元17。列处理单元17包括并列设置的ADC 24! 24m，其中，ADC的数量为m。ADC 24, 24m分别连接至垂直信号线23i 23m，并通过使用由DAC16提供的斜坡 信号，对经由垂直信号线23i 23m提供的像素信号执行A/D转换。ADC ？+ ？乂的每一个均包括比较器、计数器、开关和存储器。S卩，ADC 2+包括 比较器25i、计数器(CNTUei、开关27i和存储器28lt) ADC242包括比较器252、、计数器262、 开关272和存储器282，以类似的方式，ADC 24m包括比较器25m、计数器26m、开关27m和存储 器 28mo经由垂直信号线23i 23m，像素信号从像素21。 21m,n分别提供给比较器25工 25m。来自DAC 16的斜坡信号被分别提供给比较器25i 25m。比较器25i 25m将由DAC 16提供的斜坡信号与经由垂直信号线23i 23m提供 的像素信号进行比较，并将表示比较结果的比较信号提供给计数器26i 26m。S卩，比较器 25i将来自DAC 16的斜坡信号和经由垂直信号线23i从像素 2k n提供的像素信号 之间的比较信号提供给计数器26lt)比较器252将来自DAC 16的斜坡信号和经由垂直信号 线232从像素212>1 212,n提供的像素信号之间的比较信号提供给计数器262，以类似的方 式，比较器25m将来自DAC 16的斜坡信号和经由直信号线23m从像素2。 21m, n提供的 像素信号之间的比较信号提供给计数器26m。计数器26i 26m提供有来自定时控制电路12的时钟信号，并基于来自比较器 25i 25m的比较信号对时钟信号计数。表示计数器26i 26m对时钟信号的计数结果的计 算值经由开关27i 27m提供给存储器28i 28m，作为通过像素信号的A/D转换获得的像 素数据。响应于来自定时控制电路12的定时信号，开关27i 27m连接计数器26i 存储器28i 28m。存储器28i 28m临时存储由计数器26工 26m提供的像素数据，并在列扫描器18 的控制下将像素数据输出至水平输出线19。列扫描器18以预定定时将存储在存储器28i 28m中的像素数据顺序输出至水平 输出线19。水平输出线19连接至后级的图像处理电路等，并将从存储器28i 28m输出的像 素数据提供给图像处理电路等。图2是示出图1所示CMOS传感器11的操作时序图。例如，如图2最上部所示，在IH周期(一个水平扫描周期)内，从第N行的像素 21n读取像素信号，并通过列处理单元17进行A/D转换。在下一个IH周期内，从第N+1行 的像素21n+1读取像素信号时，如图2从上往下第二部分所示，输出由第N行像素信号的A/ D转换得到的像素数据。从像素21读取的像素信号具有如图2第三部分所示的波形，并且从DAC 16输出 的斜坡信号具有如图2第四部分(最底部)所示的波形。图1中的比较器25将斜坡信号 与具有这些波形的像素信号进行比较。如上所述，在CMOS传感器11中，以与像素21。 21m,n的水平方向上的间距相似的间距设置ADC ？+ 〗、。结果，ADC ？+ 〗、并行执行像素信号的A/D转换。如上所述， 由于近年来安装列并列ADC的CMOS传感器11变小，所以像素阵列14也变小。相应地，水 平方向上像素21^ 21m,n的间距变窄，使得难于以与像素间距相同的间距设置ADC 21 24mo从而，例如，在两个区域中设置列处理单元17。结果，ADC ？+ ？乂可以以宽于像 素21^ 21m,n在水平方向上的间距而设置。图3是示出具有两个列处理单元17A和17B的CMOS传感器11’的结构实例的框图。在图3中，CMOS传感器11’包括定时控制电路12、行扫描器13、像素阵列14、m个 负载MOS 15: 15m、两个DAC 16A和16B、两个列处理单元17A和17B、两个列扫描器18A禾口 18B以及两条水平输出线19A和19B。如图3所示，在安装列并列ADC的CMOS传感器11，中，将列处理单元17A和17B 设置为在垂直方向(上/下)上夹置像素阵列14。虽然图1所示的列处理单元17包括m个ADC 24, 24m，但列处理单元17A和17B 的每一个均具有m/2个ADC(未示出)。S卩，列处理单元17A设置有用于对从像素 21m,n读取的像素信号中的偶数列的像素信号进行A/D转换的ADC。列处理单元17B设置有 用于对从像素21。 21m,n读取的像素信号中的奇数列的像素信号进行A/D转换的ADC。 因此，在列处理单元17A和17B中，ADC可以以像素21^ 21m,n在水平方向上的 两倍间距而设置。两个列处理单元17A和17B可以在水平方向上夹置像素阵列14，或者可以以两级 设置在像素阵列14的相同侧。CMOS传感器11’中的两个列处理单元17A和17B可具有不同的特性。在这种情况 下，拍摄的图像可能出现纵向条纹，使得图像质量下降。例如，日本未审查专利申请公开第2006-80861号公开了一种CMOS传感器，其中， 一个ADC对多列的像素进行A/D转换，使得ADC可以比像素在水平方向的间距更宽的间距 进行设置。图4是示出一个ADC对两列像素信号进行A/D转换的CMOS传感器11”的结构实 例的框图。在图4中，CMOS传感器11”包括定时控制电路12、行扫描器13、像素阵列14、列处 理单元17’、列扫描器18以及水平输出线19。图4所示CMOS传感器11”的列处理单元17，的结构与图1所示CMOS传感器11 的列处理单元17的结构不同。S卩，列处理单元17’包括数量为m个的电容器 31m、数量为m个的开关32i 32m、数量为m/2个的ADC SS1 33m/2、数量为m个的开关 34m以及数量为m个的存储 -^ τ 35i 35mo电容器Sl1-Slm分别连接至垂直信号线23i 23m，并保持经由垂直信号线23工 23m提供的像素信号。开关32i 32m切换电容器3“ 31m和ADC SS1 33m/2的连接。例如，开关 切换电容器33i的连接以及电容器312*ADC 33i的连接。当电容器3“连接至ADC 33i时，电容器中保持的像素信号被提供给ADC 当电容器312连接至ADC SS1 时，电容器312中保持的像素信号被提供给ADCADC SS1-SSmZ2对由电容器311-Slm提供的像素信号进行A/D转换。即，ADC SS1 对由电容器和312提供的像素信号进行A/D转换。ADC 332对由电容器313和314提供 的像素信号执行A/D转换，以类似的方式，ADC33m/2对由电容器31m和31m提供的像素信号 执行A/D转换。开关31 34m切换ADC SS1 33m/2和存储器35i 35m的连接。例如，在ADC SS1 对经由垂直信号线23i提供的像素信号进行A/D转换时，开关31连接33i和存储器35lt)在 ADC 33i对经由垂直信号线232提供的像素信号执行A/D转换时，开关342连接332和存储
ο存储器35i 35m临时存储从ADC SS1 33m/2输出的像素数据，并在列扫描器18 的控制下将像素数据输出至水平输出线19。在如上构造的CMOS传感器11”中，ADC SS1 33m/2可以以像素21^ 21m,n在水 平方向的两倍间距而设置。在CMOS传感器11”中，电容器3L 31m保持从像素21^ 21m,n读取的模拟像 素信号。如果电 容器Sl1 31m的电容变化或者存在从像素信号保持到像素信号被提供给 ADC 33! 33m/2的时间差，电容器 31m中的像素信号可能会泄漏变化。因此，由CMOS 传感器11”拍摄的图像质量可能会有所下降。如上所述，由于像素的单元尺寸变小，所以光电二极管的面积也变小，并且如果饱 和电荷数量和像素灵敏度下降，图像质量也将下降。作为避免饱和电荷数量和灵敏度下降的方法，存在通过使用垂直方向上的像素共 享浮置扩散节点(floatng diffusion)的方法。参照图5对共享浮置扩散进行说明。图5的上部区域示出了具有没有共享浮置扩散节点结构的像素21,和21n+1。图5 的下部区域示出了具有共享浮置扩散节点结构的像素21/。如图5所示，像素21n包括光电二极管M1、转移晶体管42i、复位晶体管43i、放大 晶体管41、选择晶体管45i以及浮置扩散节点46lt)对应于光电二极管钆的光接收量的电荷经由转移晶体管42i被转移到浮置扩散 节点46i，并在其中累积。浮置扩散节点46i被复位晶体管43i钳位至预定基准电位，并且在 复位晶体管43i累积的电荷被放大晶体管41放大并经由选择晶体管45i输出至垂直信号 线23。与像素21n类似，像素21n+1包括光电二极管412、转移晶体管422、复位晶体管432、 放大晶体管442、选择晶体管452以及浮置扩散节点462。像素21n’包括光电二极管41和412、转移晶体管42i和422、复位晶体管43、放大 晶体管44、选择晶体管45以及浮置扩散节点46。在像素21/中，对应于光电二极管M1的 光接收量的电荷和对应于光电二极管412的光接收量的电荷交替累积在浮置扩散节点46 中。因此，像素21n’共享了浮置扩散节点46，使得可以避免饱和电荷量和像素灵敏度 的下降。
然而，在具有由共享浮置扩散节点的像素构成的像素阵列的CMOS传感器中，ADC 以与像素相同的间距设置。

发明内容
如上所述，由于CMOS传感器的小型化，所 以难以以与像素相同的间距设置ADC。因 为饱和电荷量和像素灵敏度的下降，图像质量也下降。因此，期望抑制由小型化CMOS传感器所导致的图像质量下降。根据本发明的一个方面，提供了一种图像拍摄装置，包括光电转换器、转移元件、 转换器、复位元件和放大器。光电转换器将入射光转换为电信号并累积电信号。转移元件 转移累积在光电转换器中的电荷。转换器将经由转移元件转移的光电转换器中的电荷转换 为电压。复位元件复位转换器的电位。放大器放大由转换器转换的电压以生成像素信号， 并将像素信号输出至用于读取像素信号的读取信号线。至少设置在水平方向上的多个光电 转换器和转移元件共享放大器和读取信号线。根据本发明的一个实施例，可以抑制由小型化CMOS传感器所导致的图像质量下 降。本发明的上述概述并非用于描述本发明的每个示出的实施例或每种实施方案。下 面的附图和详细描述将更具体地举例说明这些实施例。


图1是示出安装列并列ADC的CMOS传感器的结构实例的框图；图2是解释CMOS传感器11操作的时序图；图3是解释CMOS传感器11’操作的时序图；图4是解释CMOS传感器11，，操作的时序图；图5是解释共享的浮置扩散节点的示图；图6是示出根据本发明实施例的CMOS传感器的结构实例的框图；图7是解释由四个像素构成的2X2共享像素的示图；图8是示出CMOS传感器51操作实例的时序图；图9是示出CMOS传感器51操作的另一实例的时序图；图10是示出根据另一个实施例的CMOS传感器的结构实例的框图；以及图11是示出CMOS传感器51，操作实例的时序图。
具体实施例方式以下对本发明实施例的描述中，所披露的发明和实施例之间的对应关系如下。这 些描述用于证实在本说明书中描述了支持说明书中描述的本发明的实施例。因此，与部分 发明不对应的本说明书中描述的实施例并不意味着该实施例与本发明不对应。相反，与部 分发明相对应的本说明书中描述的实施例并不意味着该实施例与除所述部分发明以外的 本发明不对应。根据本发明的一个实施例，提供了一种用于拍摄图像的图像拍摄装置，包括光电转换器(例如，图7中的光电二极管713、7113、71(3、71(1)，用于将入射光转换为电信号并累积电荷；转移元件(例如，图7中的转移晶体管72a、72b、72c、72d)，用于转移在光电转换器 中累积的电荷；转换器(例如，图7中的浮置扩散节点76)，用于将经由转移元件转移的光电转换 器中的电荷转换为电压；复位元件(例如 ，图7中的复位晶体管73)，用于复位转换器的电位；以及放大器(例如，图7中的放大晶体管74)，用于放大由转换器转换的电压，并将通过 放大电压值获得的像素信号输出至用于读取像素信号的读取信号线，其中，至少设置在水平方向上的多个光电转换器和转移元件共享放大器和读取信 号线。根据本发明实施例的图像拍摄装置还包括控制线(例如，图6中的水平信号线 eii-eij，用于传输用于控制转移元件的电荷转移的信号，其中，控制线独立用于共享放 大器和读取信号线的多个转移元件的每一个。根据本发明实施例的图像拍摄装置还可以包括连接至读取信号线的负载金属氧 化物半导体(MOS)(例如，图6中的负载MOS SS1-SSmZ2),并且负载MOS和放大器构成源极 跟随电路。根据本发明实施例的图像拍摄装置还可以包括模数(A/D)转换器(例如，图6中 的ADC 61 64m/2)，用于将经由读取信号线读取的像素信号转换为数字信号。在根据本发明实施例的图像拍摄装置中，A/D转换器还可包括比较元件(例如，图6中的比较器65i 65m/2)，具有用于接收像素信号的第一输 入端和用于接收恒定斜率从预定基准电位开始降低的基准电压的第二输入端，其中，在第 一和第二输入端的电位被复位之后，比较元件将输入至第一输入端的像素信号和输入至第 二输入端的基准电压进行比较；以及测量元件(例如，图6中的计数器66i 66m/2)，用于测量从基准电压以恒定斜率 从预定基准电位开始下降到比较元件判断出基准电压低于像素信号时的时间。参照附图，详细描述采用本发明的具体实施例。图6是示出根据本发明实施例的CMOS传感器的结构实例的框图。在图6中，CMOS传感器51包括定时控制电路52、行扫描器53、像素阵列54、m/2 个负载MOS SS1NSSm^DAC 56、列处理单元57、列扫描器58和水平输出线59。基于具有预定频率的主时钟，定时控制电路52向行扫描器53、DAC56、列处理单元 57和列扫描器58提供这些组件操作所需的时钟信号、定时信号等。行扫描器53以预定定时将用于控制像素信号输出的信号顺序提供给像素阵列54 垂直方向上设置的像素。像素阵列54包括具有m列η行的像素61^ 61m,n、n条水平信号线62i 62n和 m/2条垂直信号线63i 63m/2。如稍后参照图7所描述的，像素61^ 61m,n的每一个均包括光电二极管71和转 移晶体管72。两个水平像素和两个垂直像素的共四个像素共享复位晶体管73、放大晶体管 74、选择晶体管75和浮置扩散节点76。在该实例中，作为CMOS传感器51拍摄的图像构成元素的像素被定义为具有用于光电转换的光电二极管71和用于转移电荷的转移晶体管72的像素61。然而，硬件像素不 仅包括光电二极管和转移晶体管，还包括复位晶体管、放大晶体管、选择晶体管和浮置扩散 节点。例如，由两个水平像素和两个垂直像素的四个像素、复位晶体管、放大晶体管、选择晶 体管和浮置扩散节点构成的组件在下文应用中称作“2X2共享像素”。即，例如，由图6中虚线包围的像素61ia,612jl,61lj2和612,2构成一个2X2共享像 素，像素61^614,i、613,2和614,2构成一个2X2共享像素，以类似的方式，像素Slmh1Alm, P1Aln^n和61m,n构 成一个2X2共享像素。像素eiu 61m,n将与两列光电二极管61中累积的电荷相对应的像素信号同时输 出至一条垂直信号线63。即，第一列的像素61^ 61i,n和第二列的像素612>1 612,n输 出像素信号至垂直信号线631;第三列的像素613>1 613,n和第四列的像素614>1 614,n输 出像素信号至垂直信号线632，以类似的方式，第m-1列的像素61m,i 61m, n和第m列的 像素61^ 61m,n输出像素信号至垂直信号线63m/2。水平信号线62i 62n在水平方向上连接行扫描器53和像素Sl1,i 61m,n。S卩，像 素61^ 61m, n连接至水平信号线62i，像素611>2 61m,2连接至水平信号线622，以类似的 方式，像素61i,n 61m,n连接至水平信号线62n。垂直信号线63i 63m/2在垂直方向上连接列处理单位57和两列像素61^ 61m, n。即，像素61^ 611>n和像素612>1 612,n连接至垂直信号线63i，像素613>1 613,n和像 素614>1 614,n连接至垂直信号线632，以类似的方式，像素Sl11^1 Sl1^n和像素61^ 61m,n连接至垂直信号线63m/2。负载MOS 55i 55m/2的漏极连接至垂直信号线63i 63m/2，偏置电压施加到栅极， 并且源极接地。负载MOS和像素61m 61m,n每一个中的放大晶体管74(图7)构成了源 极跟随电路。根据来自定时控制电路52的定时信号等，DAC 56生成斜坡信号，并将斜坡信号提 供给列处理单元57。在列处理单元57中，并列设置m/2个ADC 64丨 64m/2。ADC 61 64m/2分别连接至垂直信号线63i 63m/2，并通过使用由DAC 56提供的 斜坡信号将经由垂直信号线63i 63m/2提供的像素信号进行A/D转换。ADC 61 64m/2的每一个均具有比较器、计数器、开关和存储器。SP，ADC 具有 比较器65i、计数器(CNIOeei、开关67i和存储器681; ADC642具有比较器652、计数器662、开 关672和存储器682，以类似的方式，ADC 64ffl/2具有比较器65m/2、计数器66m/2、开关67m/2和存 储器68m/2。像素信号经由垂直信号线63i 63m/2从像素61^ 64m,n提供给比较器65i 65m， 并从DAC 56提供斜坡信号。比较器65i 65m/2将由DAC 56提供的斜坡信号与经由垂直信号线63i 63m/2提 供的像素信号进行比较，并将表示比较结果的比较信号提供给计数器66i 66m/2。S卩，比较 器65i将来自DAC 56的斜坡信号与经由垂直信号线63i从像素Gl1,i Gl1,n和像素612>1 612, n提供的像素信号之间的比较信号提供给计数器66lt)比较器652将来自DAC 56的斜坡信号与经由垂直信号线632从像素613>1 613,n 和像素614>1 614,n提供的像素信号之间的比较信号提供给计数器662，以类似的方式，比较器65m/2将来自DAC 56的 斜坡信号与经由垂直信号线63m/2从像素61m_ia Gln^n和像素 611^1 61m,n提供的像素信号之间的比较信号提供给计数器66m/2。计数器66i 66m/2提供有来自定时控制电路52的时钟信号，并基于来自比较器 65! 65m/2的比较信号对时钟信号进行计数。表示计数器66i 66m/2对时钟信号的计数结 果的计算值经由开关67i 67m/2提供给存储器68i 68m/2，作为A/D转换像素信号所获得 的像素数据。响应于来自定时控制电路52的定时信号，开关67i 67m/2分别连接计数器66工 66m/2和存储器68i 68m/2。存储器68i 68m/2临时存储由计数器66i 66m/2提供的像素数据，并在列扫描器 58的控制下将像素数据输出至水平输出线59。列扫描器58以预定定时将存储在存储器68i 68m/2中的像素数据顺序输出至水 平输出线59。水平输出线59连接至后级的图像处理电路等，并将从存储器68i 68m/2输出的像 素数据提供给图像处理电路等。如上所述，在CMOS传感器51中，两列像素61^ 61m,n，同时连接至一条垂直信号 线63，并且两列像素信号由一个ADC 64进行A/D转换。下面将参考图7描述由四个像素构成的2X2共享像素。如图7所示，2X2共享像素由四个像素61a 61d构成。像素61a是奇数列中第 N行的像素，像素61b是偶数列中第N行的像素，像素61c是奇数列中第N+1行的像素，而像 素61d是偶数列中第N+1行的像素。像素61a包括光电二极管71a和转移晶体管72a，像素61b包括光电二极管71b和 转移晶体管72b。像素61c包括光电二极管71c和转移晶体管72c，像素61d包括光电二极 管71d和转移晶体管72d。在2X2共享像素中，四个像素61a 61d共享复位晶体管73、放大晶体管74、选 择晶体管75和浮置扩散节点76。即，光电二极管71a 71d经由转移晶体管72a 72d连 接至浮置扩散节点76。在响应于用于控制复位晶体管73的复位信号RST(N)将浮置扩散节点76钳位至 预定基准电位之后，由光电二极管71a产生的电荷响应于用于控制转移晶体管72a的转移 信号TRl (N)被转移至浮置扩散节点76，并在其中累积。在浮置扩散节点中累积的电荷经由 选择晶体管75输出至垂直信号线63，作为像素61a的像素信号。继输出像素61a的像素信号之后，在响应于用于控制复位晶体管73的复位信号 RST(N)将浮置扩散节点76钳位至预定基准电位之后，由光电二极管71b产生的电荷响应于 用于控制转移晶体管72b的转移信号TR2(N)转移至浮置扩散节点76，并且类似像素61a， 像素61b的像素信号输出至垂直信号线63。以相同的方式，由光电二极管71c产生的电荷转 移至浮置扩散节点76，并且像素61c的像素信号输出至垂直信号线63，以及由光电二极管 71d产生的电荷转移至浮置扩散节点76，并且像素61d的像素信号输出至垂直信号线63。如上所述，在四个像素61a 61d构成的2X2共享像素中，浮置扩散节点76和垂 直信号线63提供用于像素61a 61d。图8是示出CMOS传感器51操作的时序图。
在用于读取第N行的像素信号的IH周期开始时，用于控制如图7所示选择晶体管 75的选择信号SEL (N)从L电平转变为H电平，从而开始从图7所示四像素61a 61d构成 的2 X 2共享像素读取像素信号。在选择信号SEL(N)由L电平转变为H电平之后，用于控制复位晶体管73的复位 信号RST (N)变为脉冲形式的H电平，并且响应于该复位信号RST (N)，浮置扩散节点76被钳 位为预定基准电位，以在复位电平(P相位)执行A/D转换。此后，用于控制转移晶体管72a的转移信号TRl (N)变为脉冲形式的H水平，并且 响应于该转移信号TRl (N)，由像素61a的光电二极管71a产生的电荷转移至浮置扩散节点 76，以在数据电平(D相位)执行A/D转换。以下将描述复位电平的A/D转换和数据电平的A/D转换。如图8的倒数第二部分所示，当浮置扩散节点76被钳位为预定基准电位时，输出 对应于基准电位的像素信号。此后，由于由光电二极管71a产生的电荷转移至浮置扩散节 点76，所以输出对应于电荷的像素信号。像素信号经由选择晶体管75和垂直信号线63输入至比较器65(图6)的一端。图 8最底部所示的斜坡信号被提供给比较器65的另一端。比较器65在通过内部短路两个输入端复位输入端的电位之后，比较像素信号与 斜坡信号。比较器65将表示比较结果的比较结果信号提供给计数器66。例如，如果像素 信号不小于斜坡信号，则比较器65输出L电平的比较结果信号，如果像素电平小于斜坡信 号，则比较器65输出H电平的比较结果信号。S卩，在斜坡信号的电压值以恒定斜率降低的 同时，当斜坡信号变得等于像素信号时，比较器65输出从H电平转变为L电平的比较结果 信号。当输出复位电平的像素信号时，计数器66使用从斜坡信号开始以恒定斜率降低 的时刻到比较结果信号从H电平转变到L电平的时刻的计数值(时间)，作为复位电平的像 素信号的A/D转换值。当输出数据电平的像素信号时，计数器66使用从斜坡信号开始以恒 定斜率下降的时刻到比较结果信号从H电平转变为L电平的时刻的计数值，作为数据电平 的像素信号的A/D转换值。复位电平的像素信号的A/D转换值和数据电平的像素信号的A/D转换值之间的差 作为像素数据被存储在存储器68 (图6)中。以上述方式，从像素61a读取的像素数据进行A/D转换，并且像素61a的像素数据 被存储到存储器68中。此后，用于控制复位晶体管73的复位信号RST(N)变为脉冲形式的 H电平，并且响应于该复位信号RST(N)，浮置扩散节点76被钳位为预定基准电位。即，由像 素光电二极管71a产生并累积在浮置扩散节点76中的电荷被复位。此后，用于控制转移晶体管72b的转移信号TR2(N)变为脉冲形式的H电平，并且 响应于转移信号TR2(N)，由像素61b的光电二极管71b产生的电荷被转移至浮置扩散节点 76。此后，与从像素61a读取的像素信号的A/D转换类似，从像素61b读取的像素信号进行 A/D转换。在像素61b的像素信号的A/D转换的同时，存储在存储器68中的像素61a的像 素数据在列扫描器58的控制下被输出至水平输出线59。 在用于读取第N行像素信号的IH周期结束之后，另一个用于读取第N+1行像素信 号的IH周期开始。用于控制复位晶体管73的复位信号RST(N)变为脉冲形式的H电平，从而复位由像素61b的光电二极管71b产生并累积在浮置扩散节点76中的电荷。此后，用于控制转移晶体管72c的转移信号TR3(N)变为脉冲形式的H电平，并且 响应于该转移信号TR3(N)，由像素61c的光电二极管71c产生的电荷转移至浮置扩散节点 76。在像素61c的像素信号的A/D转换的同时，存储在存储器68中的像素61b的像素数据 在列扫描器58的控制下输出至水平输出线59。此后，用于控制复位晶体管73的复位信号RST (N)变为脉冲形式的H电平，从而复 位由像素61c的光电二极管71c产生并累积在浮置扩散节点76中的电荷。此后，用于控制转移晶体管72d的转移信号TR4(N)变为脉冲形式的H电平，并且 响应于该转移信号TR4(N)，由像素61d的光电二极管71d产生的电荷转移至浮置扩散节点 76。在像素61d的像素信号的A/D转换的同时，存储在存储器68中的像素61c的像素数据 在列扫描器58的控制下输出至水平输出线59。在下一个IH周期内，存储在存储器68中的 像素61d的像素数据输出至水平输出线59。如上所述，在CMOS传感器51中，ADC 64在IH期间内执行两次A/D转换来输出一 行的像素数据。如图8最上部分所示，CMOS传感器51以奇数列中第N行的像素61a、偶数列中第 N行的像素61b、奇数列中第N+1行的像素61c和偶数列中第N+1行的像素61d的顺序读取 像素信号并执行A/D转换。像素数据以奇数列中第N行的像素61a、偶数列中第N行的像素 61b、奇数列中第N+1行的像素61c和偶数列中第N+1行的像素61d的顺序输出至水平输出 线。S卩，在CMOS传感器51中，由于先输出奇数列的像素数据再输出偶数列的像素信号，所 以后级的处理电路重新配置像素数据的顺序，以使像素数据具有像素的相同顺序，从而形 成图像。 由于一个DAC 64执行两列像素信号的A/D转换，所以ADC 6+ 64m/2可以以两倍 于像素61^ 61m,n的间距来并列设置。即使像素61^ 61m,n的间距很窄，也可以容易地 布置ADC eiNet/y与ADC 64不被两列像素共享的情况相比，ADC 64的数量可减少一 半。由于列处理单元57的面积减小，使得CMOS传感器51可被小型化。由于ADC 64的数 量减少，所以有利于减少诸如图像中出现的条纹等的特性。此外，如参照图7所描述的，由于四个像素61a 61d共享复位晶体管73、放大晶 体管74和选择晶体管75，所以与这些晶体管没有被共享的情况相比，可以减少晶体管的数 量。因此，可以改善诸如饱和电荷量和灵敏度等的摄像特性。即使CMOS传感器51小型化， 也可以通过增加每个像素的孔径率来抑制图像质量的降低。此外，在CMOS传感器51中，如参照图3所描述的，没有出现由于在两个区域设置 列处理单元而引起的图像质量的下降。另外，没有发生由参照图4所描述的在电容器中保 持模拟信号而引起的问题。在CMOS传感器51中，如上所述，从每个像素中顺序读取像素值，另外，从多个像素 输出的电荷通过浮置扩散节点76加在一起，使得可以读取对应于相加电荷的像素信号。图9是示出CMOS传感器51操作的另一个实例的时序图。参照图9，描述设置在水平方向上两个像素的电荷的加法实例，例如，图7所示像 素61a和61b电荷的相加和像素61c和61d电荷的相加。在选择信号SEL(N)由L电平转变为H电平之后，复位信号RST(N)变为脉冲形式的H电平，并且浮置扩散节点76被钳位为预定基准电位，以执行复位电平的A/D转换。此后，转移信号TRl (N)和转移信号TR2(N)同时变为脉冲形式的H电平，并且响应于转移信号TRl (N)和转移信号TR2 (N)，由光电二极管71a和71b产生的电荷同时被转移至 浮置扩散节点76。结果，在浮置扩散节点76中，由光电二极管71a和71b产生的电荷被相加，并且通 过使用与相加电荷对应的像素信号，执行数据电平的A/D转换。复位电平的A/D转换值和 数据电平的A/D转换值之间的差作为像素数据存储在存储器68中。在用于读取第N行像素信号的IH周期结束之后，复位信号RST(N)变为脉冲形式 的H电平，并且浮置扩散节点76被钳位为预定基准电位，即，复位累积电荷，以执行复位电 平的A/D转换。此后，与通过相加光电二极管71a和71b而得到的像素信号的A/D转换类似，使由 光电二极管71c和71d产生的电荷相加，并通过使用与相加电荷相应的像素信号，执行数据 电平的A/D转换。在通过光电二极管71c和71d的相加而得到的像素信号的A/D转换的同时，将通 过相加光电二极管71a和71b而得到的像素信号的A/D转换所获得的像素数据从存储器68 输出至水平输出线59。在下一个IH周期输出通过光电二极管71c和71d的相加而得到的 像素信号的A/D转换所获得的像素数据。如上所述，两个像素的电荷在浮置扩散节点76处相加，并读取与相加电荷相对应 的像素信号。因此，可使拍摄图像的帧率加倍。由于电荷在浮置扩散节点76处相加，例如，与来自两个像素的像素信号被A/D转 换然后数字相加像素数据的情况相比，可以减少A/D转换处理的次数并且可减少噪声。更 具体地，由于包含在图像信号中的噪声在A/D转换处理中以平方增长，所以对应于A/D转换 处理次数的减少，可将放大晶体管74的噪声和ADC 64的噪声减少1/ V 2。图10是示出根据另一实施例的CMOS传感器的结构实例的框图。在图10中，CMOS传感器51，包括定时控制电路52、行扫描器53、像素阵列54、m/2 个负载MOS SS1NSSm^DAC 56、列处理单元57，、列扫描器58和水平输出线59。在图10 中，与图6所示CMOS图像传感器51中类似的组件用相同的参考符号表示，并且在下文中适 当地省略关于它们的说明。S卩，图10所示CMOS传感器51，与图6所示CMOS传感器51的相似之处在于CMOS 传感器51，也包括定时控制电路52、行扫描器53、像素阵列54、m/2个负载MOS SS1 55m/2、 DAC 56、列扫描器58和水平输出线59。CMOS传感器51’包括与CMOS传感器51中不同的 列处理单元57，。列处理单元57，包括并列设置的m/2个ADC 64: 64m/2。每个ADC64: 64m/2均 包括比较器、计数器、两个开关和两个存储器。S卩，ADC 61包括比较器65i、计数器(CNT)66i、两个开关67/和672，以及两个存 储器68/和682，，ADC 642包括比较器652、计数器662、两个开关67/和67/以及两个存储 器68/和68/，以相同的方式，DAC 64m/2包括比较器65m/2、计数器66m/2、两个开关67^，和 67/以及两个存储器68^，和68m，。在如上构造的CMOS传感器51，中，例如，像素61^ 61m, n中奇数列的像素信号和偶数列的像素信号可存储在不同的存储器中。例如，在用于读取第N行的像素61^ 61m,n的IH周期内，当ADC64/的计数器66i 对第一列中的像素611>ν的像素信号进行A/D转换时，开关67/连接至存储器68/，第一列 中像素611>Ν的像素数据被 存储在存储器68/中。当计数器66i对第二列中的像素612,N的 像素信号执行A/D转换时，开关672’连接至存储器682’，第二列中的像素612,n的像素数据 存储到存储器682’中。类似地，在ADC 64/中，第三列中的像素613,n的像素数据存储在存储器68/中， 第四列中的像素614,n的像素数据存储在存储器68/中。在ADC 64/中，第(m_l)列中的 像素61m,n的像素数据存储在存储器68M’中，第m列中的像素61m,n的像素数据存储在存 储器68m，中。如上所述，通过在不同的存储器中存储奇数列中像素的像素数据和偶数列中像素 的像素数据，第一列中的像素6i,n的像素数据到第m列中的像素61m,n的像素数据可以在列 扫描器58的控制下顺序输出至水平输出线59。S卩，如参考图8所描述的，在CMOS传感器51中，通过后级的处理电路执行像素数 据顺序的重新配置处理，以重新配置像素的顺序。在CMOS传感器51’中，像素数据以像素 顺序输出。结果，不需要执行像素数据顺序的中心配置处理。图11是示出CMOS传感器51’操作实例的时序图。如图11所示，在用于读取第N行的像素信号的IH周期内，读取奇数列中第N行的 像素61a的像素信号，此后，读取偶数列中第N行的像素61b的像素信号。此后，在用于读 取第N+1行的像素信号的IH周期内，读取奇数列中第N+1行的像素61c的像素信号，此后， 在读取偶数列中第N+1行的像素61d的像素信号的同时，以像素顺序输出第N行的像素数 据。在下一 IH周期以像素顺序输出第N+1行的像素数据。在图11中，选择信号的SEL(N)、 复位信号RST(N)、转移信号TRl TR4、像素信号和斜坡信号与图8的时序图中一样。在本发明的实施例中，描述了两个垂直像素X两个水平像素的2X2共享像素 61a 61d共享放大晶体管等。例如，为了使ADC的间距比像素的宽，如果至少水平方向的 多个像素共享放大晶体管等就可满足需要。即，即使在水平方向上具有两个像素的共享像 素共享放大晶体管等，类似于2 X 2共享像素，可以容易地布置ADC。本发明实施例不仅限于上述实施例，而且在不背离本发明精神的情况下，可以进 行各种改进。
权利要求
1.一种图像拍摄装置，包括光电转换装置，用于将入射光转换为电荷并累积电荷；转移装置，用于转移在所述光电转换装置中累积的电荷；电荷电压转换装置，用于将经由所述转移装置转移的所述光电转换装置中的电荷转换 为电压信号；复位装置，用于复位所述电荷电压转换装置的电位；以及模/数(A/D)转换装置，用于经由读取信号线将所述电压信号转换为数字信号，其中，一个所述光电转换装置和一个所述转移装置组成一个像素，每四个像素共享所 述读取信号线，一个所述模/数(A/D)转换装置执行两列所述电压信号的A/D转换。
2.根据权利要求1所述的图像拍摄装置，还包括控制线，用于传输用于控制由所述转 移装置进行的电荷转移的信号，其中，所述控制线独立用于共享所述放大装置和所述读取 信号线的多个所述转移装置的每一个。
3.根据权利要求1所述的图像拍摄装置，还包括负载金属氧化物半导体(MOS)，连接 至所述读取信号线，其中，所述负载金属氧化物半导体和所述放大装置构成源极跟随电路。
4.根据权利要求3所述的图像拍摄装置，其中所述模/数(A/D)转换装置还包括比较装置，具有用于接收所述电压信号的第一输入端和用于接收以恒定斜率从预定基 准电位下降的基准电压的第二输入端，在所述第一输入端和所述第二输入端的电位被复位 之后，所述比较装置将输入至所述第一输入端的电压信号和输入至所述第二输入端的基准 电压进行比较；以及测量装置，用于测量所述基准电压以恒定斜率从预定基准电位下降时到所述比较装置 判断出所述基准电压低于所述电压信号时的时间。
5.根据权利要求4所述的图像拍摄装置，其中，所述模/数(A/D)转换装置包括一个 或多个保持装置，用于保持用所述测量装置测量的值，作为被转换为数字信号的所述电压信号。
6.根据权利要求5所述的图像拍摄装置，其中，在水平方向上扫描读取所述电压信号 的一个扫描周期内，所述模/数(A/D)转换装置中的一个执行多次A/D转换，并以所述光电 转换装置在水平方向上的顺序输出被转换为数字信号的电压信号。
全文摘要
一种拍摄图像的图像拍摄装置，包括光电转换器，用于将入射光转换为电荷并累积电荷；转移元件，用于转移在光电转换器中累积的电荷；转换器，用于将经由转移元件转移的光电转换器中的电荷转换为电压；复位元件，用于复位转换器的电位；以及放大器，用于放大由转换器转换的电压以生成像素信号，并将像素信号输出至用于读取像素信号的读取信号线。至少在水平方向上设置的多个光电转换器和转移元件共享放大器和读取信号线。通过本发明，可以抑制由小型化CMOS传感器所导致的图像质量下降。
文档编号H04N5/335GK102098458SQ201110066890
公开日2011年6月15日 申请日期2008年8月20日 优先权日2007年8月21日
发明者三品浩司, 新田嘉一 申请人:索尼株式会社