专利名称：具备e 级放大器的发送器的制作方法
技术领域：
本发明涉及具备E级放大器的发送器。
背景技术：
随着MOS晶体管的微细化、高频化、高集成化的发展，用MOS晶体管构成的功率放大器急剧增加。在要求減少消耗功率的无线系统等中，大多使用了采用功率效率优异的C级放大器的发送器。在C级功率放大器中，存在由于MOS晶体管的阈值变化而导致的功率效率和/或输出功率受到影响的问题。此外，存在当MOS晶体管的特性变化时输出段的晶体管的工作状态变化，发送器的可靠性恶化的问题。
发明内容
本发明的目的在于提供一种高效率、高可靠性的发送器。根据ー个实施方式，发送器设置有第I缓冲器、第2缓冲器、逻辑电路和E级功率放大器。第I缓冲器被输入第I正弦波信号，并将第I正弦波信号变换成第I矩形波信号。第2缓冲器被输入相位比第I正弦波信号延迟的第2正弦波信号，并将第2正弦波信号变换成第2矩形波信号。逻辑电路被输入第I和第2矩形波信号，对第I和第2矩形波信号进行逻辑计算，生成具有预定占空比的逻辑信号。E级功率放大器被输入逻辑信号，并根据逻辑信号进行放大操作。本发明能够提高发送器的效率以及可靠性。
图I是表示第I实施方式所涉及的收发器的框图。图2是表示第I实施方式所涉及的缓冲器的电路图。图3是表示第I实施方式所涉及的功率放大器的电路图。图4是说明第I实施方式所涉及的功率放大器的工作的图。图5是说明在第I实施方式所涉及的功率放大器中使用的MOS晶体管的特性的图。图6是说明在第I实施方式所涉及的功率放大器中使用的MOS晶体管的寿命的图。图7是表示第I实施方式所涉及的功率放大器的效率相对占空比的关系的图。图8是表示第I实施方式所涉及的功率放大器的输出功率相对占空比的关系的图。
图9是表示第2实施方式所涉及的发送器的框图。图10是表示第2实施方式所涉及的功率放大器的效率相对占空比的关系的图。图11是表示第3实施方式所涉及的发送器的框图。图12是表示第3实施方式所涉及的延迟电路的框图。图13是表示第4实施方式所涉及的功率放大器的电路图。图14是表示实施方式所涉及的输出功率的温度特性的图。图15是表示实施方式所涉及的效率的温度特性的图。
具体实施例方式以下对于进一歩的多个实施例參照附图进行说明。在附图中，相同的符号表示相同或者类似的部分。对于第I实施方式所涉及的发送器，參照附图进行说明。图I是表示收发器的框图。图2是表缓冲器的电路图。图3是表功率放大器的电路图。在本实施方式中，向E级放大器输入占空比为25%的逻辑信号。如图I所示，在收发器I中设置有功率放大器11、ニ输入AND电路12、缓冲器13、缓冲器14、低噪声放大器21、混频器22、滤波器23、解调器24、电压控制发送器31、PLL电路32和滤波器33。收发器I是RF收发机。在收发器I中，在接收系统中，在天线2接收到的信号经由切换开关3作为输入信号Sin输入到低噪声放大器21。收发器I将在解调器24中解调的作为基带信号的信号S14输出到基带部4。收发器I将从基带部4输出的作为基带信号的信号S22输入到滤波器33。收发器I将在发送系统中从功率放大器11输出的输出信号Sout经由切换开关3输出到天线2。滤波器33被输入信号S22，并将作为对信号S22进行了频带限制的调制信号的信号S23输出到电压控制振荡器31。PLL电路32向电压控制振荡器31输出作为用于保持固定频率的控制信号的信号S21。电压控制振荡器31被输入信号S21和信号S23，井根据信号S21和信号S23,生成局部振荡信号Slol和相位相对于局部振荡信号Slol延迟了90° O/4)的局部振荡信号Slo2。从电压控制振荡器31输出的信号S24被反馈输入到PLL电路32。局部振荡信号Slol和局部振荡信号Slo2被输入到混频器22。局部振荡信号Slol被输入到缓冲器31。局部振荡信号Slo2被输入到缓冲器14。低噪声放大器21被输入了输入信号Sin,生成放大了输入信号Sin的信号S11。混频器22被输入信号S11、局部振荡信号Slol和局部振荡信号Slo2,并将受到图像抑制的信号S12输出到滤波器23。滤波器23被输入信号S12，并将信号S12的只通过了预定频带区域的信号S13输出到解调器24。缓冲器13设置在电压控制振荡器31与ニ输入AND电路12之间。缓冲器13被输入作为正弦波信号的局部振荡信号Slol,将局部振荡信号Slol变换成作为矩形波信号的信号SI，并输出到ニ输入AND电路12。缓冲器14设置在电压控制振荡器31与ニ输入AND电路12之间。缓冲器14被输入作为正弦波信号的局部振荡信号Slo2,将局部振荡信号Slo2变换成作为矩形波信号的信号S2，并输出到ニ输入AND电路12。
如图2所示，在缓冲器13中设置有电容器Cla、阻抗Rla、P沟道型MOS晶体管PMTla、P沟道型MOS晶体管PMT2a、N沟道型MOS晶体管NMTla和N沟道型MOS晶体管NMT2a。在缓冲器14中设置有电容器Clb、阻抗Rlb、P沟道型MOS晶体管PMTlb、P沟道型MOS晶体管PMT2b、N沟道型MOS晶体管NMTlb和N沟道型MOS晶体管NMT2b。缓冲器13和缓冲器14由于具有相同的电路构成，因此，对于构成元件，以缓冲器13为代表进行说明，省略缓冲器14的构成元件的说明。电容器Cla的一端被输入局部振荡信号Slol。P沟道型MOS晶体管PMTla的源极与高电位侧电源Vdd连接，栅极与电容器Cla的另一端连接。阻抗Rla的一端与电容器Cla的另一端连接，另一端与P沟道型MOS晶体管PMTla的漏极连接。N沟道型MOS晶体管匪Tla的漏极与P沟道型MOS晶体管PMTla的漏极连接，栅极与电容器Cla的另一端连接，源极与低电位侧电源(接地电位)Vss连接。P沟道型MOS晶体管PMT2a的源极与高电位侧电源Vdd连接，栅极与P沟道型MOS晶体管PMTla的漏极连接。N沟道型MOS晶体管NMT2a的漏极与P沟道型MOS晶体管PMT2a的漏极连接，栅极与P沟道型MOS晶体管PMTla的漏极连接，源极与低电位侧电源(接地电位)Vss连接。从P沟道型MOS晶体管PMT2a的漏极一侧输出信号SI。ニ输入AND电路12被设置在缓冲器13及缓冲器14与功率放大器11之间。ニ输入AND电路12被输入信号SI和信号S2，对信号SI和信号S2进行逻辑计算，生成作为占空比为25%的逻辑信号的信号S3，并将其输出到功率放大器11。功率放大器11是在开关操作中使用晶体管的E级功率放大器。功率放大器11被设置在ニ输入AND电路12与切换开关3之间。功率放大器11被输入占空比为25%的信号S3，根据信号S3进行放大操作，生成输出信号Sout，并将其输出到切换开关3。如图3所示，在功率放大器11中设置有电压偏置电路41、滤波器电路42、输出调整电路43、N沟道型MOS晶体管NMPTl和N沟道型MOS晶体管NMPT2。功率放大器11是共射-共基(cascode)连接型功率放大器。N沟道型MOS晶体管NMPTl和N沟道型MOS晶体管NMPT2进行共射-共基连接。N沟道型MOS晶体管NMPTl和N沟道型MOS晶体管NMPT2是增强型晶体管。输出调整电路42设置有电感器LI、电感器L2、电容器Cll和电容器C12。电感器LI的一端与高电位侧电源Vdd连接，另一端与节点NI连接。电压偏置电路41向N沟道型MOS晶体管NMPTl的栅极提供预定电压。电容器Cll的一端与节点NI连接，另一端与低电位侧电源(接地电位)Vss连接。电感器L2的一端与节点NI连接。电容器C12的一端与电感器L2的另一端连接，另一端与节点N2连接。N沟道型MOS晶体管NMPTl的漏极与节点NI连接，对栅极施加从电压偏置电路41输出的电压。N沟道型MOS晶体管NMPTl在被施加了从电压偏置电路41输出的电压时导通，具有负载的功能。N沟道型MOS晶体管NMPT2的漏极与N沟道型MOS晶体管NMPTl的源极连接，将信号S3向栅极输入，源极与低电位侧电源(接地电位)Vss连接。N沟道型MOS晶体管NMPT2是根据信号S3进行导通/截止操作的输出段的晶体管。 N沟道型MOS晶体管NMPT2由于以高频进行放大操作，因此，栅极长度(Lg)尺寸被设定得比N沟道型MOS晶体管NMPTl窄。例如，在N沟道型MOS晶体管NMPT2的Lg为0. I ii m时，N沟道型MOS晶体管NMPTl的Lg被设定为0. 6 y m。
在滤波器电路42中设置有电感器L3、电容器C13和电容器C14。滤波器电路42使高频分量衰减。电容器C13的一端与节点N2连接，另一端与低电位侧电源(接地电位)Vss连接。电感L3的一端与节点N2连接，另一端与节点N3连接。电容器C14的一端与节点N3连接，另一端与低电位侧电源(接地电位)Vss连接。从节点N3—侧输出输出信号Sout。以下參照图4至图8说明E级功率放大器的特性及操作。图4是说明功率放大器的操作的图。如图4所示，局部振荡信号Slol从电压控制振荡器31中输出，并被输入到缓冲器
13。在缓冲器13中，局部振荡信号Slol被变换成作为矩形波信号的信号SI。信号SI是高电平期间为50%、低电平期间为50%的信号。局部振荡信号Slo2从局部振荡信号Slol 延迟90° (入/4)相位，并从电压控制振荡器31中输出，被输入到缓冲器14。在缓冲器14中，局部振荡信号Slo2被变换成作为矩形波信号的信号S2。信号S2是高电平期间为50%、低电平期间为50%的信号。信号SI及信号S2被输入到ニ输入AND电路12，在ニ输入AND电路12中，对信号SI和信号S2进行逻辑计算，生成信号S3。信号S3是具有高电平期间为25%、低电平期间为75%的占空比为25%的逻辑信号。信号S3被输入到E级功率放大器IUE级功率放大器11根据信号S3导通或截止电流，输出放大后的输出信号Sout。E级功率放大器11在信号S3的高电平期间工作，产生输出电流lout,并产生输出振幅是一定的输出电压Vout。图5是说明在功率放大器中使用的MOS晶体管的特性的图。如图5所示，在功率放大器的输出段晶体管中使用的MOS晶体管中，栅极长度(Lg)尺寸越窄，ft (截止频率)越直线增加，当栅极长度(Lg)尺寸变成小于等于50nm时，由于源极阻抗的影响，増加率減少。另ー方面，Vbkds(漏扱-源极间耐压)和高电位侧电源电压Vdd在栅极长度(Lg)尺寸越窄时越直线減少。另外，Vbkds > Vdd0图6是说明在功率放大器中使用的MOS晶体管的寿命的图。构成E级功率放大器11的N沟道型MOS晶体管NMPTl和N沟道型MOS晶体管NMPT2的寿命主要由漏极-源极间电压的平均值和振幅及漏电流的占空比决定，输出功率越大，此外，电流的占空比越大，则寿命越短。N沟道型MOS晶体管NMPT2与N沟道型MOS晶体管NMPTl相比，栅极长度尺寸(Lg)被设定得更短。但是，N沟道型MOS晶体管NMPT2由于将漏极-源极间电压设定为比较小的值，因此，与N沟道型MOS晶体管NMPTl相比，寿命变长。可以知道，在一般使用的占空比小于等于50%的区域中，输入到E级功率放大器11的作为逻辑信号的信号S3的占空比越小，则越能够抑制构成E级功率放大器11的晶体管特性的恶化，实现高可靠性。图7是表示功率放大器的900MHz下的功率效率相对占空比的关系的图。如图7所示，在E级功率放大器11中，相对于作为逻辑信号的信号S3的占空比，功率效率变化。具体地,在占空比为0 大约20%的区域中，功率效率增加，在大约大于等于20%的区域中，功率效率逐渐減少。在本实施方式中，作为逻辑信号的信号S3的占空比被设定为25%，在900MHz中，E级功率放大器11在功率效率78%下工作。图8是表不功率放大器的900MHz下的输出功率相对占空比的关系的图。如图8所示，在E级功率放大器11中，相对于作为逻辑信号的信号S3的占空比，输出功率变化。具体地，在占空比为O 大约55%的区域中，输出功率逐渐增加，在大约大于等于55%的区域中，输出功率減少。在本实施方式中，作为逻辑信号的信号S3的占空比被设定为25%，在900MHz中，E级功率放大器11在输出功率11. 8dBm下工作。图14是表示输出功率的温度特性的图。如图14所示，输出功率因温度引起的变化少。图15是表示功率效率的温度特性的图。如图15所示，功率效率因温度引起的变化少。在本实施方式中，由于获得因温度引起的变化非常少的固定占空比的信号S3，因此，如图14和图15所示，输出功率及功率效率的温度依赖性小，具有良好的值。这样，由于能够省略现有技术中必需的温度补偿电路等，因此，能够实现电路规模的缩小和电路可靠性的提闻。如上所述，在本实施方式的发送器中，向接收系统的混频器22提供的局部振荡信号Slol和相位比局部振荡信号Slol延迟了 90° (入/4)的局部振荡信号Slo2还提供给发送系统。缓冲器13将局部振荡信号Slol变换成作为矩形波信号的信号SI。缓冲器14将局部振荡信号Slo2变换成作为矩形波信号的信号S2。ニ输入AND电路12对信号SI和信 号S2进行逻辑计算，生成作为占空比为25%的逻辑信号的信号S3。功率放大器11根据信号S3，进行E级放大操作，生成输出信号Sout。因此，能够提供高效率、高可靠性的具有功率放大器的发送器。另外，在本实施方式中，虽然将包括功率放大器11、ニ输入AND电路12、缓冲器13和缓冲器14的发送器适用于RF收发机，但并不必须限于此。例如，也可以适用于便携基站用发送器、卫星通信終端用发送器、音频HiFi系统用发送器等。參照附图对本发明的第2实施方式所涉及的发送器进行说明。图9是表示发送器的框图。在本实施方式中，可以改变向功率放大器输入的逻辑信号的占空比。以下，对于与第I实施方式相同的构成部分，付与相同的符号并省略该部分的说明，只说明不同的部分。如图9所示，在发送器90中设置有功率放大器11、ニ输入AND电路12、缓冲器13、缓冲器14以及延迟电路51。发送器90适用于RF收发机、便携基站用发送器、卫星通信终端用发送器或音频HiFi系统用发送器等。延迟电路51被输入例如在电压控制振荡器中生成的局部振荡信号Slol，生成相位比局部振荡信号Slol延迟入/n(n>0)的延迟信号Slola，并输出到缓冲器14。延迟电路51例如由RC延迟电路构成，根据未图示的控制信号的指示，从多个延迟值中选择预定的延迟值。缓冲器13被输入作为正弦波信号的局部振荡信号Slol,将局部振荡信号Slol变换成作为矩形波信号的信号SI，并输出到ニ输入AND电路12。缓冲器14被输入作为正弦波信号的延迟信号Slola,将延迟信号Slola变换成作为矩形波信号的信号S2a,并输出到ニ输入AND电路12。ニ输入AND电路12被输入信号SI及信号S2a，对信号SI及信号S2a进行逻辑计算，生成作为预定占空比的逻辑信号的信号S3a，并输出到功率放大器11。信号S3a根据在延迟电路51中选择的延迟值，其占空比可变。E级功率放大器11被输入信号S3a,根据信号S3a进行放大操作,并输出输出信号Sout0 E级功率放大器11成为根据占空比值，功率效率及输出功率可变的构造。
以下，參照图10说明E级放大器的特性及操作。图10是表示功率放大器的900MHz下的功率效率相对占空比的关系的图。
在E级功率放大器11中，要求高的功率效率和高可靠性。例如，考虑作为能够将功率效率设为大于等于60%的逻辑信号的信号S3a的占空比区域。如图10所示，在E级功率放大器11中，已知在信号S3a的占空比为6 38%的区域中，功率效率大于等于60%。为了将信号S3a的占空比设置成6%，只要在延迟电路51中将局部振荡信号Slol延迟\ II. 25相位即可。为了将信号S3a的占空比设置成38%，只要在延迟电路51中将局部振荡信号Slol延迟X/10相位即可。即，将入/n下的n的值设定在大于等于2. 25且小于等于10的范围。为了将E级功率放大器11的功率效率设成大于等于60 %，并且与第I实施方式相比，将E级功率放大器11设为高可靠性，优选地，将信号S3a的占空比的值设定在大于等于6%且小于25%的范围。将入/n下的n的值设定在大于等于2. 25且小于4的范围。另外，信号S3a的占空比的值是6%时的输出功率在900MHz中是8. 2dBm,信号S3a的占空比的值是38%时的输出功率在900MHz中是13dBm。如上所述，在本实施方式的发送器中，延迟电路51生成相位比局部振荡信号Slol延迟了 X/n(n>0)的延迟信号Slola，并输出到缓冲器14。缓冲器13将局部振荡信号Slol变换成作为矩形波信号的信号SI。缓冲器14将延迟信号Slola变换成作为矩形波信号的信号S2a。ニ输入AND电路12对信号SI及信号S2a进行逻辑计算，生成作为预定占空比值的逻辑信号的信号S3a。预定占空比值通过延迟电路51可变。功率放大器11根据信号S3a，进行E级放大操作，生成输出信号Sout。因此，能够提供高效率、高可靠性的具有功率放大器11的发送器90。此外，通过选择延迟电路51的延迟值，与第I实施方式相比，还能够使功率放大器11高可靠性化。參照
本发明的第3实施方式所涉及的发送器。图11是表示发送器的框图。图12是表示延迟电路的框图。在本实施方式中，能够改变输入到功率放大器的逻辑信号的占空比。以下，对于与第I实施方式相同的构成部分，付与相同的符号并省略该部分的说明，只说明不同的部分。如图11所示，在发送器91中设置有功率放大器11、ニ输入AND电路12及延迟电路52。发送器91适用于RF收发机、便携基站用发送器、卫星通信終端用发送器或音频HiFi系统用发送器等。延迟电路52被输入作为高电平为50%、低电平为50%的矩形波信号的信号Sck,生成相位比信号Sck延迟了入/n(n>0)的延迟信号Scka，并输出到ニ输入AND电路12。延迟电路52，如图12所示，设置有串联连接的n个触发器(触发器FF1、触发器FF2、触发器FF3、触发器FF4.....触发器FFn)和选择器SELl。触发器FFl将信号Sck输入到D端ロ，在时钟信号Sclk的上升沿锁存信号Sck，并将锁存的信号从Q端ロ向触发器FF2及选择器SELl输出。触发器FF2将从触发器FFl输出的信号输入到D端ロ，在时钟信号Sclk的上升沿锁存该信号，并将锁存的信号从Q端ロ输出到触发器FF3及选择器SELl。触发器FF3将从触发器FF2输出的信号输入到D端ロ，在时钟信号Sclk的上升沿锁存该信号，并将该锁存的信号从Q端ロ输出到触发器FF4及选择器SELl。触发器FF4将从触发器FF3输出的信号输入到D端ロ，在时钟脉冲信号Sclk的上升沿锁存该信号，并将锁存的信号从Q端ロ输出到触发器FF5 (未图示)及选择器SELl。触发器FFn将从未图示的触发器FF (n-1)输出的信号输入到D端ロ，在时钟信号Sclk的上升沿锁存该信号，并将锁存的信号从Q端ロ输出到选择器SEL1。选择器SELl输入从触发器FF1、触发器FF2、触发器FF3、触发器FF4.....触发器
FFn的Q端ロ分别输出的信号，井根据选择信号Scml，选择输出使信号Sck只延迟预定相位量的延迟信号Scka。ニ输入AND电路12被输入信号Sck及延迟信号Scka,对信号Sck及延迟信号Scka 进行逻辑计算，生成作为预定占空比的逻辑信号的信号S3a，并输出到功率放大器11。信号S3a根据在延迟电路52中选择的延迟值，其占空比可变。E级功率放大器11被输入信号S3a,根据信号S3a进行放大操作,并输出输出信号Sout0 E级功率放大器11成为根据占空比值，功率效率及输出功率可变的构造。如上所述，在本实施方式的发送器中，延迟电路52生成相位比矩形波Sck延迟了入/n(n > 0)的延迟信号Scka，并输出到ニ输入AND电路12。ニ输入AND电路12对信号Sck及延迟信号Scka进行逻辑计算，生成作为预定占空比值的逻辑信号的信号S3a。预定占空比值通过延迟电路52可变。功率放大器11根据信号S3a进行E级放大操作，并生成输出信号Sout。因此，能够提供高效率、高可靠性的具有功率放大器11的发送器91。此外，通过选择延迟电路52的延迟值，与第I实施方式相比，还能够使功率放大器11高效率化。參照
本发明的第4实施方式所涉及的发送器。图13是表示功率放大器的电路图。在本实施方式中，改变功率放大器的构成。以下，对于与第I实施方式相同的构成部分，付与相同的符号并省略该部分的说明，只说明不同的部分。如图13所示，在功率放大器Ila中设置有滤波器电路42、输出调整电路43a及N沟道型MOS晶体管NMPT2a。功率放大器Ila是E级功率放大器。功率放大器Ila适用于RF收发机、便携基站用发送器、卫星通信終端用发送器或音频HiFi系统用发送器等功率放大器。在输出调整电路43a中设置有电容器C12、电感器LI。电容器C12的一端与节点NI连接，另一端与节点N2连接。N沟道型MOS晶体管NMPT2a的漏极与节点NI连接，向栅极输入信号S3，源极与低电位侧电源(接地电位)Vss连接。N沟道型MOS晶体管NMPT2a是根据信号S3进行导通/截止操作的输出段的晶体管。如上所述，在本实施方式的发送器中，在功率放大器Ila中设置有滤波器电路42、输出调整电路43a及N沟道型MOS晶体管NMPT2a。向作为输出段的晶体管的N沟道型MOS晶体管NMPT2a的栅极输入作为占空比为25%的逻辑信号的信号S3。功率放大器Ila进行E级放大作。因此，能够提供高效率、高可靠性的具有功率放大器Ila的发送器。本发明并不限于上述的实施方式，在不脱离发明的主g的范围下可以进行各种改变。
在实施方式中，虽然使用ニ输入AND电路生成具有预定占空比的逻辑信号，但并不必须限于此。也可以代替使用ニ输入AND电路以外的逻辑门和/或逻辑电路等。此外，虽然采用N沟道型MOS晶体管构成功率放大器，但并不必须限于此。也可以代替使用N沟道型MIS晶体管、MESFET、HFET等。此外，在第3实施方式中，虽然在延迟电路52中使用触发器，但并不必须限于此。例如，也可以代替使用锁存电路。虽然说明了本发明的几个实施方式，但这些实施方式是作为例子给出的，并不用于限定本发明的范围。这些新颖的实施方式可以采用其它各种方式实施，并在不脱离发明 的主g的范围下，可以进行各种省略、置換、变更。这些实施方式及其变形包含在发明的范围和主g中，同时也包含在权利要求书的范围所记载的发明及其等同的范围中。
权利要求
1.一种发送器，其特征在于，具备 第i缓冲器，其被输入第I正弦波信号，并将上述第I正弦波信号变换成第I矩形波信号; 第2缓冲器，其被输入相位比上述第I正弦波信号延迟的第2正弦波信号，并将上述第2正弦波信号变换成第2矩形波信号； 逻辑电路，其被输入上述第I矩形波信号和上述第2矩形波信号，对上述第I矩形波信号和上述第2矩形波信号进行逻辑计算，生成具有预定占空比的逻辑信号；以及E级功率放大器，其被输入上述逻辑信号，并根据上述逻辑信号进行放大操作。
2.根据权利要求I所述的发送器，其特征在于，上述预定占空比被设定在大于等于6%且小于等于38%的范围。
3.根据权利要求I所述的发送器，其特征在于，上述逻辑电路包括ニ输入AND电路。
4.根据权利要求I所述的发送器，其特征在于，上述E级功率放大器具有电压偏置电路、滤波器电路、第I晶体管和第2晶体管；上述第I晶体管和上述第2晶体管进行共射-共基连接；上述第I晶体管将从上述电压偏置电路输出的电压输入到栅极，上述第2晶体管设置在上述第I晶体管与低电位侧电源之间，将上述逻辑信号输入到栅极，并输出放大后的信号。
5.根据权利要求4所述的发送器，其特征在于，上述第2晶体管的栅极长度比上述第I晶体管短。
6.根据权利要求4所述的发送器，其特征在于，上述第I晶体管和上述第2晶体管是N沟道型MOS晶体管、N沟道型MIS晶体管、N沟道型MESFET或者N沟道型HFET。
7.—种发送器，其特征在于，具备 延迟电路，其被输入第I矩形波信号，并生成相位比上述第I矩形波信号延迟的第2矩形波信号； 逻辑电路，其被输入上述第I矩形波信号和上述第2矩形波信号，对上述第I矩形波信号和上述第2矩形波信号进行逻辑计算，生成具有预定占空比的逻辑信号；以及E级功率放大器，其被输入上述逻辑信号，并根据上述逻辑信号进行放大操作。
8.根据权利要求7所述的发送器，其特征在干，在上述延迟电路中进行的相位延迟使用触发器或者锁存电路进行。
9.根据权利要求7所述的发送器，其特征在干，上述预定占空比被设定在大于等于6%且小于等于38%的范围。
10.根据权利要求7所述的发送器，其特征在于，上述逻辑电路包括ニ输入AND电路。
11.根据权利要求7所述的发送器，其特征在于，上述E级功率放大器具有电压偏置电路、滤波器电路、第I晶体管和第2晶体管；上述第I晶体管和上述第2晶体管进行共射-共基连接；上述第I晶体管将从上述电压偏置电路输出的电压输入到栅极；上述第2晶体管设置在上述第I晶体管与低电位侧电源之间，将上述逻辑信号输入到栅极，并输出放大后的信号。
12.根据权利要求11所述的发送器，其特征在于，上述第2晶体管的栅极长度比上述第I晶体管短。
13.根据权利要求11所述的发送器，其特征在于，上述第I晶体管和上述第2晶体管是N沟道型MOS晶体管、N沟道型MIS晶体管、N沟道型MESFET或者N沟道型HFET。
14.一种发送器，其特征在于，具备 第I缓冲器，其被输入第I局部振荡信号，并将上述第I局部振荡信号变换成第I矩形波信号； 第2缓冲器，其被输入相位比上述第I局部振荡信号延迟了入/4即90°的第2局部振荡信号，并将上述第2局部振荡信号变换成第2矩形波信号； ニ输入AND电路，其被输入上述第I矩形波信号和上述第2矩形波信号，对上述第I矩形波信号和上述第2矩形波信号进行逻辑计算，生成具有25%占空比的逻辑信号；以及 E级功率放大器，其被输入上述逻辑信号，并根据上述逻辑信号进行放大操作。
15.根据权利要求14所述的发送器，其特征在干，上述第I局部振荡信号和上述第2局部振荡信号由电压控制振荡器生成，并提供给混频器。
16.根据权利要求14所述的发送器，其特征在干， 上述E级功率放大器具有电压偏置电路、滤波器电路、第I晶体管和第2晶体管；上述第I晶体管和上述第2晶体管进行共射-共基连接；上述第I晶体管将从上述电压偏置电路输出的电压输入到栅极；上述第2晶体管设置在上述第I晶体管与低电位侧电源之间，将上述逻辑信号输入到栅极，并输出放大后的信号。
17.根据权利要求16所述的发送器，其特征在于，上述第2晶体管的栅极长度比上述第I晶体管短。
18.根据权利要求16所述的发送器，其特征在干，上述第I晶体管和上述第2晶体管是N沟道型MOS晶体管、N沟道型MIS晶体管、N沟道型MESFET或者N沟道型HFET。
全文摘要
本发明涉及发送器，根据一个实施方式，发送器设置有第1缓冲器、第2缓冲器、逻辑电路和E级功率放大器。第1缓冲器被输入第1正弦波信号，并将第1正弦波信号变换成第1矩形波信号。第2缓冲器被输入相位比第1正弦波信号延迟的第2正弦波信号，并将第2正弦波信号变换成第2矩形波信号。逻辑电路被输入第1和第2矩形波信号，对第1和第2矩形波信号进行逻辑计算，生成具有预定占空比的逻辑信号。E级功率放大器被输入逻辑信号，并根据逻辑信号进行放大操作。
文档编号H04B1/04GK102647160SQ20111025425
公开日2012年8月22日 申请日期2011年8月31日 优先权日2011年2月17日
发明者清水优 申请人:株式会社东芝