专利名称：基于stm32串口转以太网控制装置的制作方法
技术领域：
本发明属于控制技术领域，涉及一种基于STM32串口转以太网控制装置，主要用于将物联网终端中的传感器、PLC，控制器、检测器、读卡器等RS-232/485/422串口设备连接互联网。
背景技术：
随着物联网时代的到来，我国国家和政府已经充分认识到了物联网技术革命的重要性。中国近年来互联网产业发展迅速，在未来的物联网产业发展中已经具备了必要的基础。但是我国的物联网发展现状还处在一个启蒙状态，缺乏核心技术和自主知识产权是制约我国物联网发展的关键因素之一。现有技术中串口转以太网装置研究方向主要集中在小型化、低功耗、低成本上。
发明内容
本发明的目的就是提供一种基于STM32串口转以太网控制装置。本发明包括电源电路、微控制单元电路、JTAG调试接口电路、串口通信接口电路、 以太网物理接口收发器控制电路。所述电源电路包括电源稳压芯片、双引脚电源接插件、整流二极管、发光二极管、 电感、一个贴片电阻、两个钽电容、四个瓷片电容。电源稳压芯片的3脚与第一瓷片电容的一端、第一钽电容的正极、整流二极管的阴极连接，整流二极管的阳极接双引脚电源接插件的一个脚，双引脚电源接插件的另一个脚、第一瓷片电容的另一端、第一钽电容的负极接地；电源稳压芯片的2脚与第二瓷片电容的一端、第二钽电容的正极、第一贴片电阻的一端、电感的一端连接，作为电源输出端；第一贴片电阻的另一端与发光二极管的阳极连接， 第三瓷片电容和第四瓷片电容并联后的一端与电感的另一端连接，作为参考电压输出端； 第三瓷片电容和第四瓷片电容并联后的另一端、发光二极管的阴极、第二钽电容的负极、第二瓷片电容的另一端、电源稳压芯片的1脚均接地。所述的微控制单元电路包括STM32互联性处理器、扩展引脚、晶振、两个按钮、三个贴片电阻、十一个瓷片电容。STM32互联性处理器的39 46脚分别与扩展引脚的八个引脚连接；STM32互联性处理器的37脚与第二贴片电阻的一端连接，第二贴片电阻的另一端接地；STM32互联性处理器的6脚与第三贴片电阻的一端连接，第三贴片电阻的另一端与第五瓷片电容的一端、第一按钮的一端连接，STM32互联性处理器的94脚、第五瓷片电容的另一端、第一按钮的另一端接地；第一晶振的一端与STM32互联性处理器的12脚、第六瓷片电容的一端连接，第一晶振的另一端与STM32互联性处理器的13脚、第七瓷片电容的一端连接，第六瓷片电容的另一端和第七瓷片电容的另一端接地；STM32互联性处理器的14脚与第二按钮的一端、第八瓷片电容的一端、第四贴片电阻的一端连接，作为复位引脚，第八瓷片电容的另一端和第二按钮另一端接地；STM32互联性处理器的21脚与第九瓷片电容的一端与电源电路中的参考电压输出端连接，第九瓷片电容的另一端接地；STM32互联性处理器的19脚和20脚连接后接地；STM32互联性处理器的22脚与第十瓷片电容的一端连接， 第十瓷片电容的另一端接地；STM32互联性处理器的10脚、27脚、49脚、74脚和99脚接地； STM32互联性处理器的11脚、观脚、50脚、75脚和100脚相连接，并与第i^一瓷片电容、第十二瓷片电容、第十三瓷片电容、第十四瓷片电容、第十五瓷片电容并联后的一端连接，并联后的另一端接地；STM32互联性处理器的6脚、11脚、22脚、28脚、50脚、75脚和100脚、 第四贴片电阻的另一端与电源电路中的电源输出端连接。所述的JTAG调试接口电路包括十引脚接插头和六个贴片电阻。十引脚接插头的 3脚与第七贴片电阻的一端连接、5脚与第六贴片电阻的一端连接、7脚与第五贴片电阻的一端连接、9脚与第八贴片电阻的一端连接、4脚与第九贴片电阻的一端连接、6脚与第十贴片电阻的一端连接，十引脚接插头的10脚接地；十引脚接插头的1脚和2脚、第五贴片电阻的另一端、第六贴片电阻的另一端、第七贴片电阻的另一端、第九贴片电阻的另一端、第十贴片电阻的另一端连接后接电源电路中的电源输出端，第八贴片电阻的另一端接地；十引脚接插头的3脚接STM32互联性处理器的14脚、5脚接STM32互联性处理器的72脚、7脚接STM32互联性处理器的77脚、9脚接STM32互联性处理器的76脚、4脚接STM32互联性处理器的90脚、6脚接STM32互联性处理器的89脚。所述的串口通信接口电路包括RS-232收发器芯片、RS-232串口通信接口和四个瓷片电容。RS-232收发器芯片的7脚与RS-232串口通信接口的输入端连接、8脚与RS-232 串口通信接口的输出端连接、9脚与STM32互联性处理器的68脚连接、10脚与STM32互联性处理器的69脚连接，4脚和5脚分别与第十八瓷片电容的两端连接，1脚和3脚分别与第十九瓷片电容的两端连接，6脚与第十六瓷片电容的一端连接，2脚与第十七瓷片电容的一端连接；RS-232收发器芯片的15脚和第十六瓷片电容的另一端接地，RS-232收发器芯片的 16脚和第十七瓷片电容的另一端与电源电路中的电源输出端连接。所述的以太网物理接口收发器控制电路包括以太网物理接口收发器控制器芯片、 RJ45接口、有源晶振、钽电容、十六个贴片电阻和九个瓷片电容。以太网物理接口收发器控制器芯片的39脚与第十一贴片电阻的一端连接、40脚与第十二贴片电阻的一端连接， 第十一贴片电阻的另一端和第十二贴片电阻的另一端接地，以太网物理接口收发器控制器芯片的7脚与第十三贴片电阻的一端连接、34脚与第十四贴片电阻的一端连接、M脚与第十五贴片电阻的一端连接，以太网物理接口收发器控制器芯片的37脚、18脚、23脚与第三钽电容的正极连接，第二十瓷片电容、第二十一瓷片电容、第二十二瓷片电容并联后的一端与第三钽电容的正极连接，并联后的另一端接地，第二十三瓷片电容的一端与有源晶振的3 脚连接，有源晶振的2脚、第二十三瓷片电容的另一端、第三钽电容的负极接地；以太网物理接口收发器控制器芯片的21脚与第二十二贴片电阻的一端连接、20脚与第二十三贴片电阻的一端连接、观脚与第二十四贴片电阻的一端以及RJ45接口的10脚连接、27脚与第二十五贴片电阻的一端连接、26脚与第二十六贴片电阻的一端以及RJ45接口的11脚连接； 第二十四瓷片电容、第二十五瓷片电容、第二十六瓷片电容并联后的一端与以太网物理接口收发器控制器芯片的32脚连接，并联后的另一端接地，以太网物理接口收发器控制器芯片的15脚、19脚、35脚、36脚、47脚接地；以太网物理接口收发器控制器芯片的17脚与第十六贴片电阻的一端以及RJ45接口的1脚连接、16脚与第十七贴片电阻的一端以及RJ45 接口的2脚连接、14脚与第十八贴片电阻的一端以及RJ45接口的3脚连接、13脚与第十九贴片电阻的一端以及RJ45接口的6脚连接，RJ45接口的4脚和5脚、第二十七瓷片电容的一端、第二十八瓷片电容的一端、第十六贴片电阻的另一端、第十七贴片电阻的另一端、第十八贴片电阻的另一端、第十九贴片电阻的另一端、第二十贴片电阻的另一端、第二十一贴片电阻的另一端与电源电路中的电源输出端连接，第二十七瓷片电容的另一端和第二十八瓷片电容的另一端接地；第十三贴片电阻的另一端、第十五贴片电阻的另一端、第二十二贴片电阻的另一端、第二十三贴片电阻的另一端、第二十四贴片电阻的另一端、第二十五 贴片电阻的另一端、第二十六贴片电阻的另一端、第二十三瓷片电容的另一端与电源电路中的电源输出端连接；以太网物理接口收发器控制器芯片的22脚、32脚、48脚与电源电路中的电源输出端连接，2脚与STM32互联性处理器的48脚连接，3脚与STM32互联性处理器的51 脚连接，4脚与STM32互联性处理器的52脚连接，43脚与STM32互联性处理器的56脚连接，44脚与STM32互联性处理器的57脚连接，41脚与STM32互联性处理器的47脚连接，40 脚与STM32互联性处理器的55脚连接，31脚与STM32互联性处理器的16脚连接，30脚与 STM32互联性处理器的26脚连接，29脚与STM32互联性处理器的14脚连接。本发明中的电源稳压芯片、STM32互联性处理器、RS-232收发器芯片、以太网物理接口收发器控制器芯片、RS-232串口通信接口、RJ45接口均采用成熟产品。其中，电源稳压芯片采用Advanced Monolithic Systems公司的AMSl 117-3. 3、STM32互联性处理器采用 ST公司的STM32F107VCT6型号处理器、RS-232收发器芯片采用Sipex公司的SP3232、以太网物理接口收发器控制器芯片采用National Semiconductor公司的DP83848、RJ45接口采用HR911105A型号的网络变压器。本发明能够通过串口发送大量数据到以太网，支持串口波特率可调，保证数据的完整性和可靠性。能过通过PC自带的IE浏览器打开嵌入到STM32处理器中的网页，把处理器当成一个Webserver，通过网页修改系统的IP地址和串口波特率，并且支持掉电、复位保存设置和按钮恢复出厂设置功能。同时可以通过以太网发送数据到串口，并且保证了数据的可靠性和稳定性。该系统基本上实现了网络与串口数据的透明传输。所以可以实现串口数据通过以太网远程传送的功能。本发明采取Soc芯片解决方案，并且在Soc解决方案所具有的体积小、成本低和功耗低的优点的基础上，提供了更加人性化的用户操作界面和更大的用户可定制空间，将主要的操作和配置功能集中通过网页进行，真正将Soc作为一个小型服务器，并且在可以预见的未来，任何可以浏览网页的系统都可以远程登录该系统进行实时操作和监控。
图1为本发明的结构原理图； 图2为图1中电源电路的电路图3为图1中微控制单元电路的电路图； 图4为图1中JTAG调试接口电路的电路图； 图5为图1中串口通信接口电路的电路图； 图6为图1中以太网物理接口收发器控制电路的电路图； 图7为本发明的软件流程图。具体实施 方式如图1和3所示，基于STM32串口转以太网控制装置包括电源电路1、微控制单元电路2、JTAG调试接口电路3、串口通信接口电路4、以太网物理接口收发器控制电路5。如图2所示，电源电路1包括电源稳压芯片IC1、双引脚电源接插件J、整流二极管 D1、发光二极管D2、电感L、一个贴片电阻、两个钽电容、四个瓷片电容。电源稳压芯片ICl 的3脚与第一瓷片电容Cl的一端、第一钽电容C i的正极、整流二极管Dl的阴极连接，整流二极管Dl的阳极接双引脚电源接插件J的一个脚，双引脚电源接插件J的另一个脚、第一瓷片电容Cl的另一端、第一钽电容C i的负极接地；电源稳压芯片ICl的2脚与第二瓷片电容C2的一端、第二钽电容C 的正极、第一贴片电阻Rl的一端、电感L的一端连接，作为电源输出端VCC;第一贴片电阻Rl的另一端与发光二极管D2的阳极连接，第三瓷片电容 C3和第四瓷片电容C4并联后的一端与电感L的另一端连接，作为参考电压输出端VREF+ ； 第三瓷片电容C3和第四瓷片电容C4并联后的另一端、发光二极管D2的阴极、第二钽电容 C 的负极、第二瓷片电容C2的另一端、电源稳压芯片ICl的1脚均接地。如图3所示，微控制单元电路2包括STM32互联性处理器IC2、扩展引脚P、晶振 Y1、两个按钮、三个贴片电阻、十一个瓷片电容；STM32互联性处理器IC2的39 46脚分别与扩展引脚的八个引脚连接；STM32互联性处理器IC2的37脚与第二贴片电阻R2的一端连接，第二贴片电阻R2的另一端接地；STM32互联性处理器IC2的6脚与第三贴片电阻R3 的一端连接，第三贴片电阻R3的另一端与第五瓷片电容C5的一端、第一按钮Bl的一端连接，STM32互联性处理器IC2的94脚、第五瓷片电容C5的另一端、第一按钮Bl的另一端接地；第一晶振Yl的一端与STM32互联性处理器IC2的12脚、第六瓷片电容C6的一端连接， 第一晶振Yl的另一端与STM32互联性处理器IC2的13脚、第七瓷片电容C7的一端连接， 第六瓷片电容C6的另一端和第七瓷片电容C7的另一端接地；STM32互联性处理器IC2的 14脚与第二按钮B2的一端、第八瓷片电容C8的一端、第四贴片电阻R4的一端连接，作为复位引脚RESET，第八瓷片电容C8的另一端和第二按钮B2另一端接地；STM32互联性处理器 IC2的21脚与第九瓷片电容C9的一端与电源电路1中的参考电压输出端VREF+连接，第九瓷片电容C9的另一端接地；STM32互联性处理器IC2的19脚和20脚连接后接地；STM32 互联性处理器IC2的22脚与第十瓷片电容ClO的一端连接，第十瓷片电容ClO的另一端接地；STM32互联性处理器IC2的10脚、27脚、49脚、74脚和99脚接地；STM32互联性处理器 IC2的11脚、28脚、50脚、75脚和100脚相连接，并与第十一瓷片电容C11、第十二瓷片电容 C12、第十三瓷片电容C13、第十四瓷片电容C14、第十五瓷片电容C15并联后的一端连接，并联后的另一端接地；STM32互联性处理器IC2的6脚、11脚、22脚、28脚、50脚、75脚和100 脚、第四贴片电阻R4的另一端与电源电路1中的电源输出端VCC连接。如图4所示，JTAG调试接口电路3包括十引脚接插头JTAG和六个贴片电阻；十引脚接插头JTAG的3脚与第七贴片电阻R7的一端连接、5脚与第六贴片电阻R6的一端连接、 7脚与第五贴片电阻R5的一端连接、9脚与第八贴片电阻R8的一端连接、4脚与第九贴片电阻R9的一端连接、6脚与第十贴片电阻RlO的一端连接，十引脚接插头JTAG的10脚接地； 十引脚接插头JTAG的1脚和2脚、第五贴片电阻R5的另一端、第六贴片电阻R6的另一端、 第七贴片电阻R7的另一端、第九贴片电阻R9的另一端、第十贴片电阻RlO的另一端连接后接电源电路1中的电源输出端VCC，第八贴片电阻R8的另一端接地；十引脚接插头JTAG的3脚接STM32互联性处理器IC2的14脚、5脚接STM32互联性处理器IC2的72脚、7脚接 STM32互联性处理器IC2的77脚、9脚接STM32互联性处理器IC2的76脚、4脚接STM32互联性处理器IC2的90脚、6脚接STM32互联性处理器IC2的89脚。如图5所示，串口通信接口电路4包括RS-232收发器芯片IC3、RS-232串口通信接口 RS232和四个瓷片电容；RS-232收发器芯片IC3的7脚与RS-232串口通信接口 RS232 的输入端连接、8脚与RS-232串口通信接口 RS232的输出端连接、9脚与STM32互联性处理器IC2的68脚连接、10脚与STM32互联性处理器IC2的69脚连接，4脚和5脚分别与第十八瓷片电容C18的两端连接，1脚和3脚分别与第十九瓷片电容C19的两端连接，6脚与第十六瓷片电容C16的一端连接，2脚与第十七瓷片电容C17的一端连接；RS-232收发器芯片IC3的15脚和第十六瓷片电容C16的另一端接地，RS-232收发器芯片IC3的16脚和第十七瓷片电容C17的另一端与电源电路1中的电源输出端VCC连接。如图6所示，以太网物理接口收发器控制电路5包括以太网物理接口收发器控制器芯片IC4、RJ45接口 RJ45、有源晶振Y2、钽电容、十六个贴片电阻和九个瓷片电容；以太网物理接口收发器控制器芯片IC4的39脚与第十一贴片电阻Rl 1的一端连接、40脚与第十二贴片电阻R12的一端连接，第十一贴片电阻Rll的另一端和第十二贴片电阻R12的另一端接地，以太网物理接口收发器控制器芯片IC4的7脚与第十三贴片电阻R13的一端连接、34 脚与第十四贴片电阻R14的一端连接、24脚与第十五贴片电阻R15的一端连接，以太网物理接口收发器控制器芯片IC4的37脚、18脚、23脚与第三钽电容C iii的正极连接，第二十瓷片电容C20、第二十一瓷片电容C21、第二十二瓷片电容C22并联后的一端与第三钽电容 C iii的正极连接，并联后的另一端接地，第二十三瓷片电容C23的一端与有源晶振Y2的3脚连接，有源晶振Y2的2脚、第二十三瓷片电容C23的另一端、第三钽电容C iii的负极接地； 以太网物理接口收发器控制器芯片IC4的21脚与第二十二贴片电阻R22的一端连接、20脚与第二十三贴片电阻R23的一端连接、28脚与第二十四贴片电阻R24的一端以及RJ45接口 RJ45的10脚连接、27脚与第二十五贴片电阻R25的一端连接、26脚与第二十六贴片电阻R26的一端以及RJ45接口 RJ45的11脚连接；第二十四瓷片电容C24、第二十五瓷片电容C25、第二十六瓷片电容C26并联后的一端与以太网物理接口收发器控制器芯片IC4的 32脚连接，并联后的另一端接地，以太网物理接口收发器控制器芯片IC4的15脚、19脚、35 脚、36脚、47脚接地；以太网物理接口收发器控制器芯片IC4的17脚与第十六贴片电阻R16 的一端以及RJ45接口 RJ45的1脚连接、16脚与第十七贴片电阻R17的一端以及RJ45接口 RJ45的2脚连接、14脚与第十八贴片电阻R18的一端以及RJ45接口 RJ45的3脚连接、13 脚与第十九贴片电阻R19的一端以及RJ45接口 RJ45的6脚连接，RJ45接口 RJ45的4脚和5脚、第二十七瓷片电容C27的一端、第二十八瓷片电容C28的一端、第十六贴片电阻R16 的另一端、第十七贴片电阻R17的另一端、第十八贴片电阻R18的另一端、第十九贴片电阻 R19的另一端、第二十贴片电阻R20的另一端、第二十一贴片电阻R21的另一端与电源电路 1中的电源输出端VCC连接，第二十七瓷片电容C27的另一端和第二十八瓷片电容C28的另一端接地；第十三贴片电阻R13的另一端、第十五贴片电阻R15的另一端、第二十二贴片电阻R22的另一端、第二十三贴片电阻R23的另一端、第二十四贴片电阻R24的另一端、第二十五贴片电阻R25的另一端、第二十六贴片电阻R26的另一端、第二十三瓷片电容C23的另一端与电源电路1中的电源输出端VCC连接；以太网物理接口收发器控制器芯片IC4的22脚、32脚、48脚与电源电路1中的电源输出端VCC连接，2脚与STM32互联性处理器IC2 的48脚连接，3脚与STM32互联性处理器IC2的51脚连接，4脚与STM32互联性处理器IC2 的52脚连接，43脚与STM32互联性处理器IC2的56脚连接，44脚与STM32互联性处理器 IC2的57脚连接，41脚与STM32互联性处理器IC2的47脚连接，40脚与STM32互联性处理器IC2的55脚连接，31脚与STM32互联性处理器IC2的16脚连接，30脚与STM32互联性处理器IC2的26脚连接，29脚与STM32互联性处理器IC2的14脚连接。 电源稳压芯片 ICl 采用 Advanced Monolithic Systems 公司的 AMSl 117-3. 3， STM32互联性处理器IC2采用ST公司的STM32F107VCT6型号处理器，RS-232收发器芯片IC3采用Sipex公司的SP3232，以太网物理接口收发器控制器芯片IC4采用National Semiconductor公司的DP83848，RJ45接口 RJ45采用HR911105A型号的网络变压器。该装置的软件流程如图7所示，程序开始运行以后首先对系统进行初始化配置， 该配置主要包括看门狗的复位、FLASH配置、串口的配置、RTC实时时钟的配置、以太网模块的配置和TCP/IP协议栈的初始化。配置完成以后进入监听端口状态，如果监听到的TCP端口号为8000，则为HTTP服务，此时系统通过以太网发送网页数据到PC机终端。在PC机完成必要的修改后MCU处理器将设置保存在FLASH中，并且重新初始化被设置过的IP地址和串口波特率。打开网页成功或者不成功都返回继续监听端口号，但是打开网页不成功会给出错误信息。如果监听到的TCP端口号为设定的端口(非8000等特定的服务端口)，则提供串口转以太网的数据转发服务，将串口数据按照TCP协议打包发送到以太网，或者当判定 MCU收到了以太网发送来的新的数据，则将其通过串口发送到串口设备。至此完成了串口转以太网的透明传输。软件在调试过程中使用了 JTAG接口。RS-232串行数据源用了“串口调试助手”通过PC机发送串口数据给系统。RJ45接口通过平行网线连结到路由器上，TCP数据的分析使用了“TCP调试助手”。通过在同一个局域网中的其他PC主机登录该系统集成的Webserver 可以对该系统的IP地址和串口波特率进行必要的修改。然后通过不同的主机从“串口调试助手”发送数据另外一台主机“TCP调试助手”完全可以完整的收到数据，同时从不同主机的“TCP调试助手”发送任何数据都可以通过另外一台主机的“串口调试助手”可以收到完整的数据。经反复测试功能已经完全实现并且系统工作稳定。该装置各组成电路的主要参数如下
模拟输入电源电路DCOV 5V，50mA 200mA; STM32 处理器:DC3. 3V ；
远程通信接口电路RS-232/48总线，波特率为11. 52ksps以下可调； 网络模块自适应10M/100Mbps网速。
权利要求
1.基于STM32串口转以太网控制装置，包括电源电路、微控制单元电路、JTAG调试接口电路、串口通信接口电路、以太网物理接口收发器控制电路，其特征在于所述电源电路包括电源稳压芯片、双引脚电源接插件、整流二极管、发光二极管、电感、 一个贴片电阻、两个钽电容、四个瓷片电容；电源稳压芯片的3脚与第一瓷片电容的一端、 第一钽电容的正极、整流二极管的阴极连接，整流二极管的阳极接双引脚电源接插件的一个脚，双引脚电源接插件的另一个脚、第一瓷片电容的另一端、第一钽电容的负极接地；电源稳压芯片的2脚与第二瓷片电容的一端、第二钽电容的正极、第一贴片电阻的一端、电感的一端连接，作为电源输出端；第一贴片电阻的另一端与发光二极管的阳极连接，第三瓷片电容和第四瓷片电容并联后的一端与电感的另一端连接，作为参考电压输出端；第三瓷片电容和第四瓷片电容并联后的另一端、发光二极管的阴极、第二钽电容的负极、第二瓷片电容的另一端、电源稳压芯片的1脚接地；所述的微控制单元电路包括STM32互联性处理器、扩展引脚、晶振、两个按钮、三个贴片电阻、十一个瓷片电容；STM32互联性处理器的39 46脚分别与扩展引脚的八个引脚连接；STM32互联性处理器的37脚与第二贴片电阻的一端连接，第二贴片电阻的另一端接地；STM32互联性处理器的6脚与第三贴片电阻的一端连接，第三贴片电阻的另一端与第五瓷片电容的一端、第一按钮的一端连接，STM32互联性处理器的94脚、第五瓷片电容的另一端、第一按钮的另一端接地；第一晶振的一端与STM32互联性处理器的12脚、第六瓷片电容的一端连接，第一晶振的另一端与STM32互联性处理器的13脚、第七瓷片电容的一端连接， 第六瓷片电容的另一端和第七瓷片电容的另一端接地；STM32互联性处理器的14脚与第二按钮的一端、第八瓷片电容的一端、第四贴片电阻的一端连接，作为复位引脚，第八瓷片电容的另一端和第二按钮另一端接地；STM32互联性处理器的21脚与第九瓷片电容的一端与电源电路中的参考电压输出端连接，第九瓷片电容的另一端接地；STM32互联性处理器的 19脚和20脚连接后接地；STM32互联性处理器的22脚与第十瓷片电容的一端连接，第十瓷片电容的另一端接地；STM32互联性处理器的10脚、27脚、49脚、74脚和99脚接地；STM32 互联性处理器的11脚、观脚、50脚、75脚和100脚相连接，并与第十一瓷片电容、第十二瓷片电容、第十三瓷片电容、第十四瓷片电容、第十五瓷片电容并联后的一端连接，并联后的另一端接地；STM32互联性处理器的6脚、11脚、22脚、28脚、50脚、75脚和100脚、第四贴片电阻的另一端与电源电路中的电源输出端连接；所述的JTAG调试接口电路包括十引脚接插头和六个贴片电阻；十引脚接插头的3脚与第七贴片电阻的一端连接、5脚与第六贴片电阻的一端连接、7脚与第五贴片电阻的一端连接、9脚与第八贴片电阻的一端连接、4脚与第九贴片电阻的一端连接、6脚与第十贴片电阻的一端连接，十引脚接插头的10脚接地；十引脚接插头的1脚和2脚、第五贴片电阻的另一端、第六贴片电阻的另一端、第七贴片电阻的另一端、第九贴片电阻的另一端、第十贴片电阻的另一端连接后接电源电路中的电源输出端，第八贴片电阻的另一端接地；十引脚接插头的3脚接STM32互联性处理器的14脚、5脚接STM32互联性处理器的72脚、7脚接STM32 互联性处理器的77脚、9脚接STM32互联性处理器的76脚、4脚接STM32互联性处理器的 90脚、6脚接STM32互联性处理器的89脚；所述的串口通信接口电路包括RS-232收发器芯片、RS-232串口通信接口和四个瓷片电容；RS-232收发器芯片的7脚与RS-232串口通信接口的输入端连接、8脚与RS-232串口通信接口的输出端连接、9脚与STM32互联性处理器的68脚连接、10脚与STM32互联性处理器的69脚连接，4脚和5脚分别与第十八瓷片电容的两端连接，1脚和3脚分别与第十九瓷片电容的两端连接，6脚与第十六瓷片电容的一端连接，2脚与第十七瓷片电容的一端连接；RS-232收发器芯片的15脚和第十六瓷片电容的另一端接地，RS-232收发器芯片的16 脚和第十七瓷片电容的另一端与电源电路中的电源输出端连接；所述的以太网物理接口收发器控制电路包括以太网物理接口收发器控制器芯片、RJ45 接口、有源晶振、钽电容、十六个贴片电阻和九个瓷片电容；以太网物理接口收发器控制器芯片的39脚与第十一贴片电阻的一端连接、40脚与第十二贴片电阻的一端连接，第十一贴片电阻的另一端和第十二贴片电阻的另一端接地，以太网物理接口收发器控制器芯片的7 脚与第十三贴片电阻的一端连接、；34脚与第十四贴片电阻的一端连接、M脚与第十五贴片电阻的一端连接，以太网物理接口收发器控制器芯片的37脚、18脚、23脚与第三钽电容的正极连接，第二十瓷片电容、第二十一瓷片电容、第二十二瓷片电容并联后的一端与第三钽电容的正极连接，并联后的另一端接地，第二十三瓷片电容的一端与有源晶振的3脚连接， 有源晶振的2脚、第二十三瓷片电容的另一端、第三钽电容的负极接地；以太网物理接口收发器控制器芯片的21脚与第二十二贴片电阻的一端连接、20脚与第二十三贴片电阻的一端连接、观脚与第二十四贴片电阻的一端以及RJ45接口的10脚连接、27脚与第二十五贴片电阻的一端连接、26脚与第二十六贴片电阻的一端以及RJ45接口的11脚连接；第二十四瓷片电容、第二十五瓷片电容、第二十六瓷片电容并联后的一端与以太网物理接口收发器控制器芯片的32脚连接，并联后的另一端接地，以太网物理接口收发器控制器芯片的15脚、19脚、35脚、36脚、47脚接地；以太网物理接口收发器控制器芯片的17脚与第十六贴片电阻的一端以及RJ45接口的1脚连接、16脚与第十七贴片电阻的一端以及RJ45接口的2脚连接、14脚与第十八贴片电阻的一端以及RJ45接口的3脚连接、13脚与第十九贴片电阻的一端以及RJ45接口的6脚连接，RJ45接口的4脚和5脚、第二十七瓷片电容的一端、 第二十八瓷片电容的一端、第十六贴片电阻的另一端、第十七贴片电阻的另一端、第十八贴片电阻的另一端、第十九贴片电阻的另一端、第二十贴片电阻的另一端、第二十一贴片电阻的另一端与电源电路中的电源输出端连接，第二十七瓷片电容的另一端和第二十八瓷片电容的另一端接地；第十三贴片电阻的另一端、第十五贴片电阻的另一端、第二十二贴片电阻的另一端、第二十三贴片电阻的另一端、第二十四贴片电阻的另一端、第二十五贴片电阻的另一端、第二十六贴片电阻的另一端、第二十三瓷片电容的另一端与电源电路中的电源输出端连接；以太网物理接口收发器控制器芯片的22脚、32脚、48脚与电源电路中的电源输出端连接，2脚与STM32互联性处理器的48脚连接，3脚与STM32互联性处理器的51脚连接，4脚与STM32互联性处理器的52脚连接，43脚与STM32互联性处理器的56脚连接，44 脚与STM32互联性处理器的57脚连接，41脚与STM32互联性处理器的47脚连接，40脚与 STM32互联性处理器的55脚连接，31脚与STM32互联性处理器的16脚连接，30脚与STM32 互联性处理器的沈脚连接，29脚与STM32互联性处理器的14脚连接；所述的电源稳压芯片为Advanced Monolithic Systems公司的AMS1117-3. 3、STM32互联性处理器为ST公司的STM32F107VCT6型号处理器、RS-232收发器芯片为Sipex公司的 SP3232、以太网物理接口收发器控制器芯片为National Semiconductor公司的DP83848、 RJ45接口为HR911105A型号的网络变压器。
全文摘要
本发明涉及一种基于STM32串口转以太网控制装置。本发明包括电源电路、微控制单元电路、JTAG调试接口电路、串口通信接口电路、以太网物理接口收发器控制电路。电源电路包括电源稳压芯片、双引脚电源接插件、整流二极管、发光二极管、电感、一个贴片电阻、两个钽电容、四个瓷片电容；微控制单元电路包括STM32互联性处理器、扩展引脚、晶振、两个按钮、三个贴片电阻、十一个瓷片电容；以太网物理接口收发器控制电路包括以太网物理接口收发器控制器芯片、RJ45接口、有源晶振、钽电容、十六个贴片电阻和九个瓷片电容。本发明具有的体积小、成本低、功耗低的优点，并且可以远程登录进行实时操作和监控。
文档编号H04L12/28GK102387054SQ20111031439
公开日2012年3月21日 申请日期2011年10月17日 优先权日2011年10月17日
发明者刘敬彪, 李现慧, 杨张义, 章雪挺 申请人:杭州鸥信电子科技有限公司