专利名称：数据处理装置、方法及系统的制作方法
技术领域：
本发明构思涉及一种数据处理装置以及方法，更具体地，涉及一种利用错误检测码的数据处理装置和方法、一种补偿数据偏离的方法、以及一种包括该数据处理装置的半导体器件。
背景技术：
在数据处理装置之间的高速数据通信中，通过连接在数据处理装置之间的传输线传递大量数据。在这样的高速数据传输中，由于种种原因，一些数据位可能被延迟并且失真，这导致偏离和错误的数据接收。因此，存在对于高速数据通信的纠错和去除偏离技术的需求。
发明内容
在本发明构思的一个实施例中，一种用于发送第一数据的数据处理装置包括数据产生器，被配置以提供第一数据；循环冗余校验(CRC)产生器，被配置为产生具有其二进制值响应于翻转(toggle)信息而改变的至少一位的CRC信息；以及数据发送器，被配置为将该CRC信息和所述第一数据组合为组合数据，并且串行地输出该组合数据。在本发明构思的再一实施例中，该翻转信息确定该CRC信息中的将被改变的至少一位。响应于该翻转信息该至少一位的二进制值反转。在本发明构思的再一实施例中，该数据处理装置还包括式样检查器，被配置为当第一数据具有预定的二进制值式样时产生该翻转信息。该预定的二进制值式样具有相同的二进制值。在本发明构思的再一实施例中，该数据处理装置还包括寄存器，被配置为存储该翻转信息。在本发明构思的再一实施例中，该数据发送器包括并串转换器，被配置为将该组合数据转换为串行数据。该串行数据包括在该CRC信息的一部分上的至少一个低到高或高到低信号边缘。在本发明构思的再一实施例中，该数据产生器是半导体存储器件。在本发明构思的实施例中，一种用于发送第一数据的数据处理方法包括步骤 产生第一数据；产生具有其二进制值响应于翻转信息而改变的至少一位的循环冗余校验 (CRC)信息，以及通过将该产生的CRC信息和第一数据组合为组合数据来产生组合数据并串行地输出该组合数据。在本发明构思的再一实施例中，该数据处理方法还包括步骤当第一数据具有预
5定的二进制值式样时产生该翻转信息。该预定的二进制值式样具有相同的二进制值。在本发明构思的再一实施例中，该数据处理方法还包括步骤存储该翻转信息。在本发明构思的再一实施例中，该数据处理方法还包括将该组合数据串行化为串行数据。该串行数据包括在该CRC信息的一部分上的至少一个低到高或高到低信号边缘。在本发明构思的再一实施例中，该产生第一数据的步骤是在半导体存储器件上执行的。在本发明构思的一个实施例中，一种用于接收第一数据的数据处理装置包括数据输入缓存器，被配置为接收具有CRC信息和第一数据的串行数据；时钟恢复电路，被配置为根据该串行数据重建时钟；取样电路，被配置为根据该时钟取样该串行数据；转换器电路，被配置为并行化该串行数据并将其拆分为该CRC信息和第一数据；CRC检测器，被配置为改变具有其二进制值响应于翻转信息改变的至少一位的CRC信息；以及错误检查器，被配置为确定第一数据是否包括至少一个错误。在本发明构思的再一实施例中，该数据处理装置还包括式样检查器，被配置为当第一数据具有预定的二进制值式样时产生该翻转信息。该预定的二进制值式样具有相同的二进制值。在本发明构思的再一实施例中，该数据处理装置还包括寄存器，被配置为存储该翻转信息。该串行数据包括在该CRC信息的一部分上的至少一个低到高或高到低信号边缘。在本发明构思的一个实施例中，一种用于接收第一数据的数据处理方法包括步骤接收具有CRC信息和第一数据的串行数据；根据该串行数据重建一时钟；根据该时钟取样该串行数据；并行化该串行数据；将该串行数据拆分为该CRC信息和第一数据；响应于翻转信息改变该CRC信息；以及确定第一数据是否包括至少一错误。在本发明构思的再一实施例中，该数据处理方法还包括步骤当第一数据具有预定的二进制值式样时产生该翻转信息。该预定的二进制值式样具有相同的二进制值。在本发明构思的再一实施例中，该数据处理方法还包括步骤存储该翻转信息。在本发明构思的一个实施例中，一种用于传递第一数据的数据处理系统包括第一数据处理半导体装置、第二数据处理半导体装置以及传输线。其中，第一数据处理半导体器件，用于发送第一数据，包括数据产生器，被配置为提供第一数据；循环冗余校验(CRC) 产生器，被配置为产生具有其二进制值响应于翻转信息而改变的至少一位的CRC信息；以及数据发送器，被配置为将该CRC信息和第一数据组合为组合数据并串行地输出该组合数据。其中，第二数据处理半导体器件用于接收第一数据，包括数据输入缓存器，被配置为接收具有CRC信息以及数据的串行数据；时钟恢复电路，被配置为根据该串行数据重建时钟； 取样电路，被配置为根据该时钟取样该数据；转换器电路，被配置为并行化该串行数据以及将其拆分具有至少一个不同的二进制值的CRC信息和数据；CRC检测器，被配置为响应于翻转信息改变该CRC信息；以及错误检查器，被配置为确定该数据是否包括至少一错误。其中，所述传输线被配置为从第一数据处理半导体器件向第二数据处理半导体器件传输该组合数据。
从下列结合附图的详细说明中将更清楚地理解本发明构思的示范性的实施例，其中图1是按照本发明构思的一个实施例的数据处理系统的方框图；图2是按照本发明构思的另一实施例的数据处理系统的方框图；图3是按照本发明构思的另一实施例的数据处理系统的方框图；图4是按照本发明构思的另一实施例的数据处理系统的方框图；图5是图4中示出的第二数据处理装置的串并转换器的示范性实施的方框图；图6是示出图4中示出的半导体系统中的循环冗余校验(CRC)码和数据传输的一个例子的图；图7是示出图4中示出的半导体系统中的循环冗余校验(CRC)码和数据传输的另一例子的示意图；图8是按照本发明构思的另一实施例的数据处理系统的方框图；图9是示出按照本发明构思的一个实施例的半导体系统中的CRC码的产生和传输的例子的示意图；图10是示出按照本发明构思的一个实施例的数据处理方法的流程图；图11是示出按照本发明构思的另一个实施例的数据处理方法的流程图；图12A至12D是按照本发明构思的包括存储器控制器和存储器件的存储系统的应用例子的方框图；图13是按照本发明构思的包括半导体器件的电子系统的应用例子的方框图；图14是按照本发明构思的利用半导体器件的存储卡的应用例子的方框图；图15是按照本发明构思的利用半导体器件的存储卡的另一应用例子的方框图； 禾口图16是按照本发明构思的一个实施例的包括存储器件或存储系统的计算系统的方框图。
具体实施例方式为充分地了解本发明构思、本发明构思的操作优点和通过本发明构思的实施例达到的目的，必须参考图解本发明构思的实施例的附图和在此描述的细节。在下文中，将通过参考附图描述本发明构思的实施例来详细描述本发明构思。贯穿附图，类似的参考数字指代类似的元件。图1是按照本发明构思的一个实施例的数据处理系统的方框图。如图1所示，半导体系统100包括在相互之间发送和接收数据和信号的一个或多个半导体装置110和120。 半导体装置110和120的每一个处理发送数据和接收数据，并因此可被分别称为第一数据处理装置110和第二数据处理装置120。在图1所示的结构和操作的描述中，假定第一数据处理装置110是数据发送装置，而第二数据处理装置120是数据接收装置。然而，第一数据处理装置110和第二数据处理装置120的每一个可以具有用于数据发送的电路配置和用于数据接收的电路配置二者。第一数据处理装置110可以包括数据产生器111、纠错码产生器112和数据发送器113。第二数据处理装置120可以包括数据接收器121、数据存储单元122、错误检查器123 和码检测器124。第一数据处理装置110和第二数据处理装置120通过数据传输线130发送和接收信号。第一数据处理装置110产生用于传输数据的附加位并将所述位插入到所述数据中以用于传输所述数据。例如，如上所述，第一数据处理装置110可以按照预定的方案产生用于错误检测的码，并将该产生的码作为附加位插入到该数据中。可按照不同方案产生用于错误检测的码。例如，与数据块对应的奇偶检验位可被产生并被插入到该数据中。更具体地说，对于由多个数据位组成的数据块产生一个或多个位的奇偶检验位，并且所产生的奇偶检验位被添加到该数据的末端或被插入到该数据的中间。纠错码可以是循环冗余校验(CRC码)，并且在该情况下，第一数据处理装置110可以通过利用发送数据来产生CRC信息(例如，CRC码)，而第二数据处理装置120可以对包括 CRC码的接收数据执行CRC检查以确定在数据传输期间是否发生错误。在本发明构思的实施例中，该错误检测码假定为CRC码，并且在该情况下，该纠错码产生器112可被定义为CRC 产生器并且该码检测器1 可被定义为CRC检测器。将描述如图1所示的构成的半导体系统100、第一数据处理装置110和第二数据处理装置120的详细操作。数据产生器111产生数据DATA。例如，数据产生器111可以包括用于存储该数据 DATA的存储单元阵列以在数据读出操作中通过数据传输线130提供存储在该存储单元阵列中的数据DATA。如果第一数据处理装置110是用于控制存储器件的控制器，则数据产生器111可以是用于将例如图像信息或声音信息的各种信息转换成适合于存储器存储的数据的数据转换器。纠错码产生器112从数据产生器111接收数据DATA并通过利用该接收数据DATA产生CRC码(CRC CODE)。数据发送器113从数据产生器111接收数据并从纠错码产生器112接收CRC码(CRC CODE)，组合它们，并通过数据传输线130传输组合的数据 (DATA+CRC CODE)。通过对数据DATA的算术运算，纠错码产生器112产生CRC码(CRCC0DE)。例如， 纠错码产生器112可以通过利用移位寄存器和一个或多个门元件(例如，异或元件)产生 CRC码(CRC CODE)，可以每8位的数据DATA产生1位CRC码。该产生的CRC码和数据DATA 一起通过数据传输线130来传输。如果第一数据处理装置110按照串行传输方案来发送数据DATA和CRC码(CRC CODE)，则按照预定的帧格式将并行数据转换为串行数据，确定输出数据的次序，并输出该数据。例如按照串行传输方案，如果数据DATA和CRC码(CRC CODE) 在η个时段或η个单位间隔期间被串行传输，则在η个时段(或η个单位间隔)上分配并传输CRC码(CRC CODE)，或可以在η个时段之一期间传输。纠错码产生器112将从数据DATA产生的CRC码(CRC CODE)的至少一位反转。在图1中，CRC产生器包括用于反转产生的CRC码(CRC CODE)的至少一位的反相器。关于 CRC码中将被反转的位的位置的信息可以是预先设置的并存储在第一数据处理装置110和第二数据处理装置120中。通过反转CRC码(CRC CODE)的至少一位，在CRC码(CRC CODE) 的式样中翻转该至少一位。通过对CRC码(CRC CODE)执行反转，可以防止组合数据(DATA+CRC CODE)的全部位的值彼此相等。例如，可以防止组合数据(DATA+CRC CODE)的全部的位的值都是逻辑高(例如，值“1”)或逻辑低(例如，值“0”)。如果数据DATA的全部的位都具有值“0”，则CRC码(CRC CODE)的全部的位可以相应地具有值“0”。然而，通过对CRC码(CRC CODE)执行反转，CRC码(CRC CODE)的一些位被翻转。即使当按照数据DATA的预定的二进制值式样，CRC码(CRC CODE)被产生为“ 10101010”，并且通过对偶数位进行反转，该产生的CRC码 (CRC CODE)的位值被转换为全“0”时，组合数据(DATA+CRC CODE)仍被翻转至少一次，并且因此，组合数据(DATA+CRC CODE)的全部的位值彼此不同。纠错码产生器112可以执行预定的确定操作并按照确定操作的结果控制对于CRC 码(CRC CODE)的翻转操作。例如，纠错码产生器112可以确定数据DATA和与其相应的CRC 码(CRC CODE)是否包括至少一个将被翻转的位。如果数据DATA和CRC码(CRC CODE)都不包括任何翻转位，则纠错码产生器112可反转CRC码(CRC CODE)的至少一位。数据发送器113组合数据DATA和CRC码(CRC CODE)以产生组合数据(DATA+CRC CODE)，并通过数据传输线130传输组合数据(DATA+CRC CODE)。通过数据传输线130传输的组合数据(DATA+CRCC0DE)被第二数据处理装置120的数据接收器121接收。数据接收器121接收组合数据(DATA+CRC CODE)，将其拆分为数据DATA和CRC码(CRCC0DE)，提供数据DATA到数据存储单元122，并提供CRC码(CRC CODE)到CRC检测器124。CRC检测器124 然后临时存储接收的CRC码(CRCC0DE)并反转接收的CRC码(CRC CODE)的至少一些位以检测原始的CRC码(CRC CODE)。错误检查器123根据利用数据DATA和CRC码(CRCC0DE) 的算术运算确定接收数据DATA是否具有错误，并产生检测结果。响应于错误检查器123的检测结果，第二数据处理装置120可执行诸如提供要求重发数据DATA到第一数据处理装置 110的命令之类的操作。按照如上所述的结构和操作，第一数据处理装置110添加诸如CRC码之类的纠错码到数据DATA中作为变换位并发送该添加了码的数据DATA。因为CRC码(CRC CODE)的位值取决于要被传送的数据DATA的二进制值式样，所以CRC码可具有按照数据DATA的二进制值式样的全“0”的位值。因此，通过进一步包括用于反转CRC码(CRC CODE)的至少一位值的反相器，纠错码产生器112产生其一些位值被反转的CRC码(CRCC0DE)。第二数据处理装置120接收组合数据(DATA+CRC CODE)，跟踪时钟信号的相位(未示出)到组合数据(DATA+CRC CODE)的变化或组合数据(DATA+CRC CODE)的低到高或高到低信号边缘，并通过利用跟踪得到的时钟信号取样数据DATA和CRC码(CRC CODE)。第二数据处理装置120从数据(DATA+CRC CODE)中拆分数据DATA和CRC码(CRC CODE)，输出数据DATA到数据存储单元122，并输出CRC码到CRC检测器124。CRC检测器124然后反转接收的CRC码(CRC CODE)的至少一位并输出经反转的CRC码(CRC CODE)，并且错误检查器 123根据利用从CRC检测器IM输出的数据DATA和CRC码(CRC CODE)的算术运算检测数据DATA是否存在错误。图2是按照本发明构思的另一个实施例的数据处理系统的方框图。如图2所示， 半导体系统200可包括第一数据处理装置210和第二数据处理装置220。如先前提到的，第一数据处理装置210和第二数据处理装置220的每一个可以是半导体芯片、半导体器件和执行发送或接收数据的半导体系统中的一个。在描述图2中示出的半导体系统200时，与图1中所示相同的结构与如图1中描述的结构相同或类似，并因此将不详细地描述。另外， 假定第一数据处理装置210是数据发送装置，而第二数据处理装置220是数据接收装置。第一数据处理装置210可包括数据产生器211、CRC产生器212以及并串转换器213。第二数据处理装置220可包括串并转换器221、数据存储单元222、错误检查器223以及CRC检测器224。数据传输线230可配备在半导体系统200中，用于在第一数据处理装置 210和第二数据处理装置220之间的数据发送/接收。数据产生器211产生将提供到第二数据处理装置220的数据DATA。CRC产生器212 接收数据DATA并基于通过利用该接收数据DATA的算术运算产生CRC码(CRC CODE)。CRC 产生器212反转产生的CRC码(CRC CODE)的至少一位以翻转组合数据(DATA+CRC CODE) 的至少一位。并串转换器213组合数据DATA和CRC码(CRC CODE)并按照预定的帧格式将组合的数据(DATA+CRC CODE)从并行形式转换成为串行形式。并串转换器213可包括用于通过数据传输线230发送组合数据(DATA+CRC CODE)的输出驱动器(未示出)。关于对于 CRC码(CRC CODE)的反转操作，例如，通过反转CRC码(CRC CODE)的第η位，CRC码(CRC CODE)的至少一位被翻转，并且因此，即使当将被发送的数据DATA的全部的位具有值“0” 时，组合数据(DATA+CRC CODE)的全部的位可不都具有值“0”。通过数据传输线230传输的组合数据(DATA+CRC CODE)由第二数据处理装置220 的串并转换器221接收。串并转换器221可包括用于通过数据传输线230接收组合数据 (DATA+CRC CODE)的输入缓冲器(未示出)。串并转换器221将以串行形式接收的组合数据(DATA+CRC CODE)转换成为并行形式并且拆分转换为并行形式的组合数据(DATA+CRC CODE)以产生数据DATA和CRC码(CRC CODE)。串并转换器221提供数据DATA到数据存储单元222并提供CRC码(CRC CODE)到CRC检测器224。CRC检测器2M然后反转接收的 CRC码(CRC CODE)的至少一位以检测原始的CRC码(CRC CODE)。错误检查器223通过利用从CRC检测器2M产生的数据DATA和CRC码(CRC CODE)执行算术运算，根据计算结果检测接收的数据DATA中是否存在错误，并产生检测结果。如果检测到接收数据DATA中存在错误，则错误检查器223可通过数据传输线230发送检测结果到第一数据处理装置210 以请求第一数据处理装置210再次发送数据DATA。在替换实施例中，错误检查器223可通过与传输线210分开的线路发送检测结果。图3是按照本发明构思的另一个实施例的数据处理系统的方框图。如图3所示， 半导体系统300可包括第一数据处理装置310和第二数据处理装置330。如先前提到的，第一数据处理装置310和第二数据处理装置320的每一个可以是半导体芯片、半导体器件和执行发送或接收数据的半导体系统中的一个。第一数据处理装置310可包括数据产生器311、CRC产生器312、并串转换器313以及第一式样检查器314。第二数据处理装置320可包括串并转换器321、数据存储单元322、 错误检查器323、CRC检测器324以及第二式样检查器325。数据传输线330也可配备在半导体系统300中，用于在第一数据处理装置310和第二数据处理装置320之间的数据发送
/接收。在操作中，数据产生器311产生将被提供到第二数据处理装置320的数据DATA。 第一式样检查器314检查从数据产生器311提供的数据DATA的二进制值式样并输出翻转信息。例如，第一式样检查器314检查数据DATA的二进制值式样是否与预先设置的式样相同，输出翻转信息，并优选地检查数据DATA的二进制值式样是否具有全“0”的位值，并输出翻转信息。从第一式样检查器314输出的翻转信息被提供到CRC产生器312，该CRC产生器 312然后通过利用该翻转信息控制对于CRC码(CRC CODE)的反转操作。
更具体地说，CRC产生器312接收数据DATA并基于通过利用该数据DATA的算术运算产生CRC码(CRC CODE)。尽管图3未示出，CRC产生器312可从数据产生器311直接地接收数据DATA或从第一数据式样检查器314接收数据DATA和翻转信息两者。如果翻转信息指示第一状态，则CRC产生器312输出产生的CRC码(CRC CODE)而不执行对于产生的 CRC码(CRC CODE)的反转操作。另一方面，如果翻转信息指示第二状态，则CRC产生器312 产生CRC码(CRC CODE)并输出其中至少一位被反转的CRC码(CRC CODE)。如果数据DATA 的二进制值式样具有全“0”的位值，则CRC产生器312反转CRC码(CRC CODE)的至少一位， 并且例如，可反转在CRC码(CRC CODE)中的在预先设置的位置的位值。并串转换器313组合数据DATA和CRC码(CRC CODE)以产生组合数据(DATA+CRC CODE)，并按照串行传输方案通过数据传输线路130提供组合数据(DATA+CRC CODE)到第二数据处理装置320。第二数据处理装置320的串并转换器321接收组合数据(DATA+CRCC0DE)并转换接收的组合数据(DATA+CRC CODE)为并行形式。串并转换器321将组合数据(DATA+CRC CODE)拆分为数据DATA和CRC码(CRCC0DE)，提供数据DATA到数据存储单元322，并提供 CRC码(CRC CODE)到CRC检测器324。第二式样检查器325检查数据DATA的二进制值式样是否与预先设置的式样相同，并且例如，可检查数据DATA的二进制值式样是否具有全“0” 的位值。第二式样检查器325提供翻转信息到CRC检测器324，CRC检测器3 然后响应于该翻转信息反转CRC码(CRC CODE)的至少一位。错误检查器323通过利用从CRC检测器 3M输出的数据DATA和CRC码(CRC CODE)执行算术运算，根据该算术运算检测数据DATA 中是否存在错误，并输出检测结果ERROR。检测结果ERROR可被提供到第一数据处理装置 310，并且例如，可通过数据传输线330提供到第一数据处理装置310。图4是按照该发明构思的另一个实施例的数据处理系统的方框图。如图4所示， 半导体系统400可包括第一数据处理装置410和第二数据处理装置440。如先前提到的，第一数据处理装置410和第二数据处理装置420的每一个可以是半导体芯片、半导体器件和执行发送或接收数据的半导体系统中的一个。第一数据处理装置410可包括数据产生器411、CRC产生器412、并串转换器413以及第一信息寄存器414。第二数据处理装置420可包括串并转换器421、数据存储单元422、 错误检查器423、CRC检测器424以及第二信息寄存器425。数据传输线430也可配备在半导体系统400中，用于在第一数据处理装置410和第二数据处理装置420之间的数据发送
/接收。在操作中，数据产生器411产生将被提供到第二数据处理装置420的数据DATA并提供产生的数据DATA到CRC产生器412。第一信息寄存器414存储用于翻转CRC码(CRC CODE)的至少一位的翻转信息(例如，第一信息)，并且优选地，存储与利用数据DATA产生的CRC码(CRC CODE)中将被反转的特定位有关的信息。例如，如果CRC码(CRC CODE)的第 a位将被反转并发送，则第一信息寄存器414存储与CRC码(CRC CODE)的第a位的位置有关的信息。如果CRC码(CRC CODE)的奇数位将被反转并发送，则存储与CRC码(CRC CODE) 的奇数位的位置有关的信息。存储在第一信息寄存器414中的第一信息被提供到CRC产生器 412。CRC产生器412接收数据DATA和第一信息，并响应于此产生CRC码(CRC CODE)。
11例如，CRC产生器412根据利用数据DATA的算术运算产生CRC码(CRC CODE)，并反转CRC码 (CRC CODE)的一个或多个特定的位，并输出其一个或多个位被反转的CRC码(CRC CODE)。 并串转换器413组合数据DATA和CRC码(CRC CODE)以产生组合数据(DATA+CRCC0DE)，并按照串行传输方案通过数据传输线430提供组合数据(DATA+CRC CODE)到第二数据处理装置 420。第二数据处理装置420的串并转换器421接收组合数据(DATA+CRCC0DE)并将接收的组合数据(DATA+CRC CODE)转换为并行形式。串并转换器421将组合数据(DATA+CRC CODE)拆分为数据DATA和CRC码(CRC CODE)，提供数据DATA到数据存储单元422，并提供 CRC码(CRCC0DE)到CRC检测器424。第二信息寄存器425存储与将被反转的特定位有关的翻转信息(例如，第二信息)，并提供该存储的第二信息到CRC检测器424。存储在第二信息寄存器425中的第二信息可以基本上地与存储在第一信息寄存器414中的第一信息相同，并且因此，在第一数据处理装置410中反转的CRC码(CRC CODE)的一些位在第二数据处理装置420中再次被反转。错误检查器423通过利用从CRC检测器似4产生的数据DATA 和CRC码(CRC CODE)执行算术运算，根据该算术运算检测数据DATA中是否存在错误，并输出检测结果。图5是图4中示出的第二数据处理装置420的串并转换器421的示范性的实施的方框图。串并转换器421可包括取样电路421_1、时钟恢复电路421_2、转换器421_3和输入缓冲器421_4。在操作中，串并转换器421接收组合数据(DATA+CRC CODE)并拆分组合数据 (DATA+CRC CODE)以产生数据DATA和CRC码(CRC CODE)。例如，串并转换器421可按照 CDR(时钟和数据恢复)方案从组合数据(DATA+CRC CODE)取样数据DATA和CRC码(CRC CODE)。通过图4的数据传输线430在输入缓冲器421_4接收组合数据(DATA+CRC CODE)。 缓存的组合数据(DATA+CRC CODE)被提供到取样电路421_1和时钟恢复电路421_2。时钟恢复电路421_2接收时钟信号CLK并跟踪时钟信号CLK的相位到组合数据(DATA+CRC CODE)的变换或组合数据(DATA+CRC CODE)的低到高或高到低信号边缘。因为发送装置 (未示出)反转CRC码(CRC CODE)的至少一位，所以组合数据(DATA+CRCC0DE)的至少一位被翻转，即使当数据DATA具有全“0”的位值也如此。跟踪到的时钟信号CLK_1被提供到取样电路421_1，该取样电路421_1然后通过利用跟踪到的时钟信号CLK_1取样组合数据 (DATA+CRC CODE)。通过取样电路421_1取样到的数据DATA和CRC码(CRC CODE)被提供到转换器421_3，该转换器421_3然后将数据DATA和CRC码(CRC CODE)转换成串行形式。虽然在图5中示出了图4的串并转换器421的示范性的实施形式，但是也可以如在前述实施例中那样相同地或类似地实现在图5中所示的结构。例如，在上述实施例中提到的在第二数据处理装置中提供的数据接收器或串并转换器可按照CDR方案取样数据 DATA和CRC码(CRC CODE)，并且在该情况下，数据接收器和串并转换器的每一个可包括取样电路和时钟恢复电路。图6是示出图4中示出的半导体系统400中的CRC码和数据的传输的例子的示意图。参照图4和图6，第一数据处理装置410中的数据DATA和CRC码(CRC CODE)被提供到并串转换器413。此时，CRC码(CRC CODE)的一个或多个特定的位被反转并被提供到并串转换器413。CRC码(CRCC0DE)中被反转的位的位置可利用存储在第一信息寄存器414中的第一信息来控制。并串转换器413组合数据DATA和其特定位被反转的CRC码(CRC CODE), 并通过输出缓冲器串行发送组合数据(DATA+CRC CODE)。第二数据处理装置420的串并转换器421通过输入缓冲器接收组合数据(DATA+CRC CODE)并将组合数据(DATA+CRC CODE) 拆分为数据DATA和CRC码(CRC CODE)。拆分得到的CRC码(CRC CODE)的一个或多个特定位被反转并且被反转的位的位置可利用存储在第二信息寄存器425中的第二信息来控制。图7是示出图4中显示的半导体系统400中的CRC码和数据的传输的另一个例子的示意图。参照图4和7，第一数据处理装置410中的数据DATA和CRC码(CRC CODE)被提供到并串转换器413，该并串转换器413然后组合数据DATA和CRC码(CRC CODE)。按照预定的帧格式，组合数据(DATA+CRC CODE)从并行数据转换成串行数据。除与CRC码(CRC CODE)中的将被反转的位的位置有关的信息之外，第一数据处理装置410中的第一信息寄存器414进一步存储与将从并串转换器413发送的数据DATA和 CRC码(CRC CODE)的发送次序有关的信息。第一信息寄存器414提供这样的信息到CRC产生器412和并串转换器413。CRC产生器412响应于该信息反转在CRC码(CRC CODE)中的特定位置上的一个或多个位，并且并串转换器413通过使用与从第一信息寄存器414提供的发送次序有关的信息而利用数据DATA和CRC码(CRC CODE)来配置帧格式以组合数据DATA 和CRC码(CRC CODE)。按照配置的帧格式通过输出缓冲器串行发送组合数据(DATA+CRC CODE)。在图7中，与发送次序相关联，示出其中CRC码(CRC CODE)添加在数据DATA的末端并被发送、以及其中CRC码(CRC CODE)的位被插入在数据的中间并被发送的两种情况。第二数据处理装置420的串并转换器421通过输入缓冲器接收组合数据 (DATA+CRC CODE)并将组合数据(DATA+CRC CODE)拆分为数据 DATA 和 CRC 码(CRC CODE)。 除与CRC码(CRC CODE)中的被反转的位的位置有关的信息之外，第二信息寄存器425进一步存储与从第一数据处理装置410发送的数据DATA和CRC码(CRC CODE)的发送次序有关的信息。串并转换器421通过利用存储在第二信息寄存器425中的这样的信息将组合数据 (DATA+CRC CODE拆分成数据DATA和CRC码(CRC CODE)。CRC检测器4 通过利用存储在第二信息寄存器425中的信息反转CRC码(CRCC0DE)的一个或多个特定位并输出经反转的 CRC码(CRC CODE)。在当前的实施例和上述实施例中，为反转CRC码(CRC CODE)，数据发送装置反转 CRC产生器中的CRC码(CRC CODE)，而数据接收装置也反转CRC检测器中的CRC码(CRC CODE)。然而，本发明构思的实施例不限于此。例如，数据发送装置可包括数据发送器中的一个或多个反相器或并串转换器，并且指示被反转的位的位置的信息可被提供到数据发送器或并串转换器。同样地，数据接收装置可包括数据接收器中的一个或多个反相器或串并转换器，并且指示被反转的位的位置的信息可被提供到数据接收器或串并转换器。图8是按照本发明构思的另一个实施例的数据处理系统的方框图。如图8所示，半导体系统500可包括第一数据处理装置510和第二数据处理装置520。第一数据处理装置 510可包括数据产生器511、CRC产生器512和数据发送器513。而第二数据处理装置520 可包括数据接收器521、数据存储单元522、错误检查器523和CRC检测器524。数据传输线530可同样配备在半导体系统500中，用于在第一数据处理装置510和第二数据处理装置520之间的并行数据传输。
在图8中所示的半导体系统500中，第一数据处理装置510和第二数据处理装置 520通过具有多个通道的数据传输线530并行传递组合数据(DATA+CRC CODE)。CRC产生器 512对来自数据产生器511的数据DATA执行算术运算以产生CRC码(CRC CODE)，并翻转(或反转)CRC码(CRCC0DE)的至少一位。数据发送器513组合数据DATA和CRC码(CRC CODE) 以产生组合数据(DATA+CRC CODE)，并通过η个通道并行传输组合数据(DATA+CRC CODE)到第二数据处理装置520。例如，如果数据传输线530包括8个通道，则第一数据至第八数据 DQ0-DQ7通过数据传输线530并行传输，并且，在按照这样的并行传输方案传输8字节的数据DATA之后，CRC码(CRC CODE)可通过数据传输线530来传输。在图8中所示的第一至第八CRC码(/CRC0-/CRC7)是被产生以与8字节数据DATA 相应的CRC码，并且每个CRC码的至少一位已经被反转。假定数据DATA的8个位和每一 1 位的CRC码(CRC CODE)通过数据传输线530d的每个通道被顺序地传输，当数据DATA的8 位具有全“0”的值时，CRC码(CRC CODE)也可能具有为“0”的位值，由此，通过一通道传输的组合数据(DATA+CRC CODE)的位值可能是全“0”。为防止这种现象，可一直反转通过数据传输线530的每个通道传输的CRC码(CRCC0DE)。例如，当分别通过该8个通道并行传输第一至第八CRC码(/CRC0-/CRC7)时，第一至第八CRC码(/CRC0-/CRC7)是从CRC码产生器 512产生的原始CRC码(CRC0-CRC7)的反转码。当并行传输组合数据(DATA+CRC CODE)并且根据数据DATA的求和运算产生CRC 码(CRC CODE)时，与具有全“1”的位值的数据DATA相应的CRC码(CRC CODE)也可具有为 “1”的位值。例如，如果图8中所示的数据(8字节数据DATA)具有全“1”的位值，则通过对于该数据的算术运算产生的CRC码(CRC CODE)可具有“ 1”或“0”的位值。因此，在8个通道中的一些通道中，数据DATA和CRC码(CRC CODE)的位值可具有全“ 1”的位值，由此，在通过那些通道传输的组合数据(DATA+CRC CODE)中可能不发生翻转。与用于产生CRC码(CRC CODE)的算术公式有关的信息被预先设置在数据发送装置和数据接收装置中，因此，当数据DATA具有全“1”的位值时，可以知道在CRC码(CRC CODE)的各位之中的具有值“1”的位的位置。所以，当数据DATA具有全“1”的位值时，用于反转CRC码(CRC CODE)的特定位的信息可被进一步存储在数据发送装置或数据接收装置中。用于检查上述实施例中描述的数据DATA的二进制值式样的式样检查器可进一步检测数据DATA是否具有全“1”的位值。如果将被发送的数据DATA具有全“1”的位值时，则可按照用于反转CRC码(CRC CODE)的特定位的信息对CRC码(CRC CODE)执行反转操作。数据接收装置还检查接收的数据DATA是否具有全“1”的位值并按照翻转信息执行对CRC码 (CRC CODE)的反转操作。图9是示出按照该发明构思的实施例的半导体系统中的CRC码的产生和传输的例子的示意图。如图9所示，相应于64-位(或8-字节)数据DATA W:63]产生8位CRC码 CRC W: 7]，并且数据DATA W: 63]和CRC码CRCW:7]的组合数据可通过数据传输线来传输。 可通过对数据DATA
执行算术运算来产生CRC码CRC W 7]，并且例如，如果根据对数据DATAO63]的求和运算产生CRC码CRC W: 7]，则当数据DATA W:63]的全部位具有“0”值时，CRC码CRCW:7]的全部位具有“0”值。在该情况下，组合数据的全部位值也可能是“0”， 由此不发生数据转换，并且因此接收传输的组合数据的装置不能正确地取样组合数据。因此，按照本发明构思的一个实施例的半导体系统设置用于翻转CRC码(CRC
14CODE)的至少一位的协议并且使得能够按照设置的协议在数据处理装置之间传输数据 DATA和CRC码(CRC CODE)。如图8所示，可以设置一协议以反转由多个位组成的CRC码 (CRC CODE)的奇数位或可以设置一协议以反转CRC码(CRC CODE)的偶数位。可替换地，如在上述实施例中提到的，当作为数据DATA的二进制值式样的检测结果，数据DATA的全部位具有全“0”的值时，可以设置一协议以反转CRC码(CRC CODE)的一个或多个特定位或可以设置一协议以反转CRC码(CRC CODE)的至少一位。图10是示出按照本发明构思的实施例的数据处理方法的流程图，图10示出发送数据DATA和CRC码(CRC CODE)的组合数据的数据处理装置的操作方法。如图10所示，在数据发送装置中产生原始数据时，在操作S11，用于产生CRC码的逻辑块接收原始数据并在操作S12对接收的原始数据执行算术运算以产生CRC码。具体地， 用于产生CRC码的逻辑块翻转产生的CRC码的至少一位。为此，例如，逻辑块反转CRC码的先前设置的一个或多个位，或检测原始数据的式样并按照检测结果反转或不反转CRC码的至少一位。如果原始数据的全部位具有“0”值，则可以反转CRC码的至少一位。因而，在产生其至少一位被翻转的CRC码时，在操作S13中，CRC码被添加到原始数据中以产生组合数据，并且在操作S14中，产生的组合数据通过数据传输线提供给数据接收装置。虽然已经参考图1所示的半导体系统100的操作示例描述了按照本发明构思的当前的实施例的数据处理方法，但是数据处理方法不限于此。也就是说，按照本发明构思的当前实施例的数据处理方法可被应用于上述的其他实施例，例如，用于串行传输组合数据的方案、用于并行传输组合数据的方案、用于通过利用存储在寄存器中的信息反转CRC码的特定位的方案而不管原始数据的式样如何的方案、以及用于按照原始数据的式样选择性地反转CRC码的特定位的方案。图11是按照本发明构思的另一个实施例的数据处理方法的流程图。具体地，图11 示出接收数据DATA和CRC码(CRC CODE)的组合数据的数据处理装置的操作方法。如图11所示，在操作S21中，数据接收装置接收通过数据传输线传输的组合数据。 在操作S22中，数据接收装置根据CDR操作对组合数据执行取样。在操作S23中，数据接收装置从组合数据拆分数据和CRC码。相应于组合数据的传输中的数据发送阶段的对CRC码的至少一位的反转，数据接收装置反转从组合数据中拆分得到的CRC码的至少一位。可按照不同的方案，通过数据接收装置获得关于在CRC码中被反转的位的信息。例如，除组合数据之外，数据发送装置可另外发送分离信息，并且另外发送的信息可包括指示在CRC码中的反转位的位置的信息。可替换地，用于反转CRC码的特定位的位位置信息可被预先设置并且存储在数据发送装置和数据接收装置的寄存器中。通过参照存储在寄存器中的信息， 数据接收装置反转与组合数据分离的CRC码的特定位。一旦已经完成与组合数据分离以及检测CRC码，在操作SM中，数据接收装置通过利用CRC码检查是否发生错误。如果发生错误，则向数据发送装置提供对数据的重发请求。 如果未发生错误，则在操作S25，如上所述获得的原始数据被存储到数据接收装置的数据存储单元中。图12A至12D是按照本发明构思的包括存储器控制器和存储器件的存储系统的应用例子的方框图。参照图12A的存储系统600A，公开了在存储器控制器610A和存储器件(例如，动态随机存取存储器(DRAM))620A之间的总线协议，其中诸如/CS、CKE、/RAS、/CAS/、TO等的控制信号C/S以及地址信号ADDR被提供给存储器件620A。双向传输数据DQ。当存储器控制器610A提供CRC码和写数据到存储器件620A时，在上述实施例中，存储器控制器610A可作为数据发送装置操作并且存储器件620A可作为数据接收装置操作。因为在存储器控制器610A和存储器件620A之间通过同样的数据通道来双向传输数据，所以用于反转CRC码的协议可被公共地用在写数据传输和读数据传输中。参照图12B的存储系统600B，来自存储器控制器610B的分组的控制信号和地址信号C/A分组被提供到存储器件620B并且双向传输数据DQ。存储器控制器610B和存储器件 620B的每一个可作为数据发送装置和数据接收装置两者操作。参照图12C的存储系统600C，来自存储器控制器610C的分组的控制信号和地址信号和写入信号C/A/WD分组被提供到存储器件620C，并且数据输出Q从存储器件620C单向传输到存储器控制器610C。可使用其中在写数据WD的传输和读出数据Q的传输的一个中应用CRC码反转的协议或可使用其中在写数据WD的传输和读出数据Q的传输两者中应用 CRC码反转的协议。不同的协议可应用于写数据WD的传输和读出数据Q的传输。参照图12D的存储系统600D，来自存储器控制器610D的控制信号C/S被提供到存储器件620D (例如快闪静态随机存取存储器(SRAM))，并且双向传输命令、地址和数据C/A/ DQ0图13是按照本发明构思的包括半导体器件的电子系统的应用例子的方框图。参照图13，电子系统700可包括输入装置710、输出装置720、处理器装置730以及半导体存储装置740。半导体存储装置740可包括存储器件750，存储器件750可包括用于驱动存储器件750的存储器控制器(未示出)。按照实施例的数据处理方法可应用在数据发送/接收装置之间，并且例如，利用CRC码的翻转的数据传输方法可应用在处理器装置730以及半导体存储装置740之间。处理器装置730通过相应的接口控制输入装置710、输出装置720 和半导体存储装置740。图14是按照本发明构思的利用半导体器件的存储卡的应用例子的方框图。参照图14，存储卡800可包括接口单元810、控制器820和半导体存储装置830。在图14中，应用非易失性存储器件以及作为易失性存储器件的上述DRAM作为半导体存储装置830。接口单元810提供在存储卡800和主机(未示出)之间的接口连接。接口单元 810可包括与主机相应的数据交换协议以用于与该主机的接口连接。接口单元810可被配置为通过诸如通用串行总线(USB)、多媒体卡(MMC)、快速外围元件互连(PCI-E)、串行附装的SCSI (SAS)、串行高级技术附件(SATA)、并行高级技术附件(PATA)、小型计算机系统接口 (SCSI)、增强小型盘接口(ESDI)和集成驱动器电子电路(IDE)之类的各种接口协议之一来与所述主机通信。通过接口单元810，控制器820被提供来自外部信源的数据和地址。控制器820通过参考从主机提供的数据和地址来存取半导体存储装置830。控制器820可通过接口单元 810将从半导体存储装置830读取的数据提供到主机。控制器820可包括缓冲存储器821。缓冲存储器821临时存储从主机提供的写数据或从半导体存储装置830读取的数据。如果在根据来自主机的读请求而高速缓存了存在于半导体存储装置830中的数据，则缓冲存储器821支持直接地向主机提供高速缓存的数据的高速缓冲存储功能。通常，基于主机的总线格式(例如，SATA或SAQ的数据传输速度比存储卡800的存储通道的传输速度高。也就是说，当主机的接口速度比存储卡800的接口速度高时，可通过提供缓冲存储器 821来最小化由速度差导致的性能降低。提供半导体存储装置830作为存储卡800的存储介质。例如，半导体存储装置830 可被实现为阻性存储器件。可替换地，半导体存储装置830可被实现为具有大容量存储能力的NAND类型的闪速存储器。半导体存储装置830可包括多个存储器件。在该情况下， 每一个存储器件基于通道连接到控制器820。作为存储介质的半导体存储装置830可以是参数随机存取存储器(PRAM)、磁阻RAM(MRAM)、电阻RAM(ReRAM)、铁电RAM(FRAM) ,NOR闪速存储器等等或可以是其中使用不同种类的存储器件的存储系统。按照实施例的数据处理方法可被应用于存储卡800，以及例如，利用CRC码的翻转的数据传输方法可被应用在控制器 820和外部主机(未示出)之间。可替换地，利用CRC码的翻转的数据传输方法可被应用在存储卡800中的控制器820以及半导体存储装置830之间。图15是按照本发明构思的利用半导体器件的存储卡的另一应用例子的方框图。 参照图15，存储卡900可包括接口单元910、控制器920和半导体存储装置930。接口单元 910以及半导体存储装置930的结构基本上与图14的相同，因此将不详细说明。控制器920可包括其中配置了地址变换表922的缓冲存储器921。通过参照地址变换表922，控制器920将从接口单元910提供的逻辑地址变换成为物理地址。控制器920 可通过参照变换的物理地址存取半导体存储装置930。图14中所示的存储卡800以及图15在所示的存储卡900可被安装到例如数字式摄像机、便携式媒体播放机(PMP)、移动电话机、笔记本计算机等等的信息处理装置中。存储卡800以及900可进一步使用MMC卡、安全数字(SD)卡、微SD卡、记忆棒、ID卡、个人计算机存储卡国际协会(PCMCIA)卡、芯片卡、USB卡、智能卡、紧凑的快闪(CF)卡等等。图16是按照本发明构思的实施例的包括存储器件或存储系统的计算系统的方框图。按照本发明构思的实施例的计算系统1000可包括电连接到系统总线1600的微处理器 1200, RAM 1300、用户接口 1400、诸如基带芯片组的调制解调器1500以及存储系统1100。存储系统1100或RAM 1300存储或输出数据并且其中可包括用于驱动的各种逻辑电路。当按照本发明构思的计算系统1000是移动设备时，可以进一步提供用于提供计算系统1000的工作电压的电池。本领域的普通技术人员可以可容易地理解尽管未示出，但是可在根据本发明构思的计算系统1000中进一步提供应用芯片组、摄像机的图像处理器 (CIP)、移动DRAM等等。存储系统1100可组成例如使用非易失性存储器来存储数据的固态驱动器/盘(SSD)。存储系统1100可以被提供为熔断闪速存储器(例如，其中组合了 SRAM 缓冲器、NAND快闪存储器和NOR接口逻辑的存储器)。根据本发明构思的实施例的数据处理方法可被应用在数据发送/接收装置之间， 并且例如，使用CRC码的翻转的数据传输方法可被应用在存储系统1100和微处理器1200 之间的数据通信和/或应用于在存储系统1100和调制解调器1500之间的数据通信。使用 CRC码的翻转的数据传输方法可被应用在存储系统1100中的控制器和存储器件(未示出) 之间的数据通信。使用CRC码的翻转的数据传输方法也可被应用在RAM 1300和微处理器 1200之间的数据通信和/或应用于RAM 1300和调制解调器1500之间的数据通信。可以使用不同形式的封装来安装按照本发明构思的半导体器件和/或系统。例
17如，按照本发明构思的半导体器件和/或系统可以使用下列封装来安装如层叠封装 (Package on Package，PoP)、球栅阵列(Ball grid array，BGA)、芯片尺寸封装(Chip scale package, CSP)、塑料带引线芯片载体(Plastic Leaded Chip Carrier, PLCC)、塑料双列直插封装(Plastic Dual In Line Package，PDIP)、晶片中华夫封装(Die in Waffle Pack)、 晶圆中管芯形式(Die in Wafer R)rm)、板上芯片(Chip On Board，COB)、陶瓷双列直插封装(Ceramic Dual In-Line Package, CERDIP)、塑料四方扁平封装(Metric Quad Flat Pack, MQFP)、薄型四方扁平封装(Thin Quad Flat pack, TQFP)、小外型集成电路(Small Outline IC，SOIC)、收缩型小外型封装(Shrink Small Outline Package，SSOP)、薄型小外型封装(Thin Small Outline，TSOP)、系统级封装(System In Package，SIP)、多芯片封装 (Multi Chip Package, MCP)、晶圆级制作封装(Wafer-level Fabricated Package, WFP)、 晶圆级堆叠封装(Wafer-Level Processed Stack Package，WSP)，等等。
尽管参考本发明的示范实施例已经具体示出和描述了本发明构思，但是是为说明的目的提供它们，对本领域技术人员将显然的是在根据本发明构思可以做出许多修改和等价的其他实施例。因此本发明构思的真实的技术范围应该由所附权利要求的技术精神来限定。
权利要求
1.一种用于发送第一数据的数据处理装置，包括数据产生器，被配置为提供所述第一数据；循环冗余校验(CRC)产生器，被配置为产生具有其二进制值响应于翻转信息而被改变的至少一位的CRC信息；和数据发送器，被配置为将所述CRC信息和所述第一数据组合为组合数据，并且串行地输出该组合数据。
2.如权利要求1所述的数据处理装置，其中，该翻转信息确定CRC信息中的将被改变的至少一位。
3.如权利要求2所述的数据处理装置，其中，响应于该翻转信息反转该至少一位的二进制值。
4.如权利要求1所述的数据处理装置，还包括式样检查器，被配置为当第一数据具有预定的二进制值式样时产生该翻转信息。
5.如权利要求4所述的数据处理装置，其中，该预定的二进制值式样具有相同的二进制值。
6.如权利要求1所述的数据处理装置，还包括寄存器，被配置为存储该翻转信息。
7.如权利要求1所述的数据处理装置，其中，该数据发送器包括并串转换器，被配置为将该组合数据转换为串行数据。
8.如权利要求7所述的数据处理装置，该串行数据包括在该CRC信息的一部份上的至少一个低到高或高到低信号边缘。
9.如权利要求1所述的数据处理装置，其中，该数据产生器是半导体存储器件。
10.一种用于发送第一数据的数据处理方法，包括产生所述第一数据；产生具有其二进制值响应于翻转信息而被改变的至少一位的循环冗余校验(CRC)信息；并且通过将该产生的CRC信息和所述第一数据组合为组合数据来产生组合数据，并且串行地输出该组合数据。
11.如权利要求10所述的数据处理方法，其中，该翻转信息确定该CRC信息中的将被改变的至少一位。
12.如权利要求11所述的数据处理方法，其中，响应于该翻转信息反转该至少一位的二进制值。
13.如权利要求10所述的数据处理方法，还包括当第一数据具有预定的二进制值式样时产生该翻转信息的步骤。
14.如权利要求13所述的数据处理方法，其中，该预定的二进制值式样具有相同的二进制值。
15.如权利要求10所述的数据处理方法，还包括存储该翻转信息。
16.如权利要求10所述的数据处理方法，还包括将该组合数据串行化为串行数据。
17.如权利要求16所述的数据处理方法，其中，该串行数据包括在该CRC信息的一部份上的至少一个低到高或高到低信号边缘。
18.如权利要求10所述的数据处理方法，其中，该产生第一数据的步骤是在半导体存储器件上执行的。
19.一种用于接收第一数据的数据处理装置，包括数据输入缓冲器，被配置为接收具有循环冗余校验(CRC)信息和第一数据的串行数据；时钟恢复电路，被配置为根据该串行数据重建时钟； 取样电路，被配置为根据该时钟取样该串行数据；转换器电路，被配置为并行化该串行数据并将该串行数据拆分为所述CRC信息和所述第一数据；CRC检测器，被配置为改变具有至少一位的CRC信息，所述至少一位的二进制值响应于翻转信息而改变；和错误检查器，被配置为确定所述第一数据是否包括至少一个错误。
20.如权利要求19所述的数据处理装置，其中，该翻转信息确定该CRC信息中的将被改变的至少一位。
21.如权利要求20所述的数据处理装置，其中，响应于该翻转信息反转该至少一位的二进制值。
22.如权利要求21所述的数据处理装置，还包括式样检查器，被配置为当第一数据具有预定的二进制值式样时产生该翻转信息。
23.如权利要求22所述的数据处理装置，其中，该预定的二进制值式样具有相同的二进制值。
24.如权利要求22所述的数据处理装置，还包括寄存器，被配置为存储该翻转信息。
25.如权利要求19所述的数据处理装置，其中，该串行数据包括在该CRC信息的一部份上的至少一个低到高或高到低信号边缘。
26.一种数据处理方法，包括接收具有循环冗余校验(CRC)信息和第一数据的串行数据； 根据该串行数据重建时钟； 根据该时钟取样该串行数据；并行化该串行数据；将该串行数据拆分为CRC信息和第一数据； 响应于翻转信息改变该CRC信息；和确定所述第一数据是否包括至少一个错误。
27.如权利要求沈所述的数据处理方法，其中，该翻转信息确定该CRC信息中的将被改变的至少一位。
28.如权利要求27所述的数据处理方法，其中，响应于该翻转信息反转该至少一位的二进制值。
29.如权利要求沈所述的数据处理方法，还包括当第一数据具有预定的二进制值式样时产生该翻转信息。
30.如权利要求四所述的数据处理方法，其中，该预定的二进制值式样具有相同的二进制值。
31.如权利要求沈所述的数据处理方法，还包括存储该翻转信息。
32.如权利要求沈所述的数据处理方法，其中，该串行数据包括在该CRC信息的一部份上的至少一个低到高或高到低信号边缘。
33. 一种用于传递第一数据的数据处理系统，包括 第一数据处理半导体装置，用于发送所述第一数据，包括 数据产生器，被配置为提供第一数据；循环冗余校验(CRC)产生器，被配置为产生具有其二进制值响应于翻转信息而改变的至少一位的CRC信息，和数据发送器，被配置为将该CRC信息和第一数据组合为组合数据，并且串行地输出该组合数据；第二数据处理半导体装置，用于接收第二数据，包括 数据输入缓冲器，被配置为接收具有CRC信息和数据的串行数据； 时钟恢复电路，被配置为根据该串行数据重建时钟； 取样电路，被配置为根据该时钟取样该串行数据；转换器电路，被配置为并行化该串行数据和将该串行数据拆分为具有至少一个不同的二进制值的CRC信息和该数据；CRC检测器，响应于翻转信息改变该CRC信息；和错误检查器，被配置为确定该数据是否包括至少一个错误；和传输线，被配置为从第一数据处理半导体装置向第二数据处理装置传输该组合数据。
全文摘要
一种用于发送第一数据的数据处理装置，包括数据产生器，被配置为提供第一数据；循环冗余校验(CRC)产生器，被配置为产生具有至少一位的CRC信息，所述至少一位的二进制值响应于翻转信息而改变；和数据发送器，被配置为将该CRC信息和第一数据组合为组合数据，并且串行地输出该组合数据。一种用于发送第一数据的数据处理方法，包括步骤产生第一数据；产生具有至少一个位的CRC信息，所述CRC信息的二进制值响应于翻转信息而改变；和通过将该产生的CRC信息和第一数据组合为组合数据来产生组合数据，并且串行地输出该组合数据。
文档编号H04L1/00GK102468921SQ20111034946
公开日2012年5月23日 申请日期2011年11月8日 优先权日2010年11月8日
发明者孙宁洙, 朴光一, 李晋一, 金东珉 申请人:三星电子株式会社