专利名称：一种可配置的接收信号强度指示电路的制作方法
技术领域：
本发明涉及集成电路技术领域，尤其涉及一种可配置的接收信号强度指示电路。
技术背景
随着无线通讯的发展，人们对低功耗和低成本的要求越来越高。由于接收机接收信号的强度会在很大范围内变化，所以需要在保证误码率的前提下控制信号的强度，以节省功耗和延长电池的使用寿命。通过检测接收信号的强度来控制可变增益放大器的增益， 以达到功率强度控制的目的，得到稳定的输出信号强度。
接收信号强度指示(RSSI)电路是光通信系统和射频通信系统中常用的模块，它以功率检测为目的，通常被用于检测当前的信道状态。RSSI实际上是一个对数放大器，其输出信号的幅度与输入信号的功率成线性关系。限幅器用来对接收到的光电信号或者射频信号进行放大，与自动增益控制器(AGC ,Automatic Gain Control lor)相比，它能够快速对输入信号进行放大，而且放大后的方波信号可以直接作为数字信号来处理，大大简化后续解调电路的设计。
在零中频应用时，RSSI中限幅放大电路的直流失调是需要着重考虑的问题。如果不采取措施，前级的直流失调信号可能阻塞输入的中频信号，使后级的放大电路提前饱和。 通常在RSSI电路中加入直流失调消除电路，可以采取前馈和反馈的形式实现直流失调的消除。
已有多篇文献对RSSI的设计进行研究。Yi-Chung Chen等人对每一级限幅放大器采用前馈形式实现直流失调的消除，每一级均需要RC低通滤波电路，需要较大的面积且不易实现低的截止频率。而整体的下截止频率受限于下截止频率最高的一级放大器，不易确定且性能较差。Po-Chiim Huang等人对限幅放大器链采用全局负反馈实现直流失调抑制， 为达到低的下截止频率，采用了 η阱电阻和外接的大电容构成低通滤波器实现直流失调电压的提取。由于Po-Chiim Huang等人的方案采用全差分结构，因此需要外接元件和两个额外的管脚。陈殿玉等人对每一级放大器均采用局部负反馈，减小了所需低通滤波器的电容值，从而实现了直流失调消除电路的集成。但每一级所需的电容仍然达到了 70pF，在多级级联时，仍会占用非常可观的版图面积。而且每一级的极点重合，必然会影响到整个电路的通带平坦度。综上所述，已有技术的RSSI电路存在各种缺陷版图面积较大，下截止频率较高且不易确定，集成度较差，外部元件较多，通带平坦度较差等。发明内容
针对现有技术中存在的上述问题，本发明提供了一种可配置的接收信号强度指示电路。
本发明提供了一种可配置的接收信号强度指示电路，包括减法器、限幅放大器链、 全波整流器、输出缓冲器以及直流失调提取电路；直流失调提取电路用于提取直流失调电压；
减法器用于将输入的中频信号和直流失调电压相减，并将得到的信号分别输出至限幅放大器链和全波整流器；
限幅放大器链中的每一个限幅放大器的输出信号均输入全波整流器；
限幅放大器链的输出信号分别输入直流失调提取电路和输出缓冲器；
输出缓冲器输出中频信号，全波整流器输出接收信号强度指示信号。
在一个示例中，减法器包括匪OS晶体管MpM2J5-M8Jt^Mtj2和PMOS晶体管M3、M4 ；
电源电压接PMOS晶体管M3和PMOS晶体管M4的源极，PMOS晶体管M3和PMOS晶体管M4的栅极接偏置电压Vl3p，PMOS晶体管M3的漏极与NMOS晶体管M1的漏极连接，PMOS 晶体管M4的漏极与NMOS晶体管M2的漏极连接，NMOS晶体管M1和NMOS晶体管M2的源极接 NMOS晶体管M7的漏极，NMOS晶体管M7的源极接地，NMOS晶体管M7和NMOS晶体管M8的栅极接偏置电压Vbn，NMOS晶体管M8的源极接地，NMOS晶体管Mtjl和NMOS晶体管M。2的源极接 NMOS晶体管M8的漏极，NMOS晶体管Mtjl的漏极接NMOS晶体管M5的漏极，NMOS晶体管M5的漏极和栅极连接，NMOS晶体管M。2的漏极接NMOS晶体管M6的漏极，NMOS晶体管M6的漏极和栅极连接；
NMOS晶体管M1和NMOS晶体管M2的栅极作为中频信号的输入端，NMOS晶体管Mtjl 和NMOS晶体管M。2的栅极作为直流失调电压的输入端，NMOS晶体管M1和匪OS晶体管M2的漏极作为减法器的输出端。
在一个示例中，限幅放大器包括NMOS晶体管M3tl、M31、M32、M37、Msb以及PMOS晶体管m33、M35、M34、M36 ；
电源电压接PMOS晶体管M33、M35、M34、M36的源极，PMOS晶体管M35的漏极与NMOS晶体管M37的漏极连接，NMOS晶体管M37的漏极与栅极连接，NMOS晶体管M37的源极接地；PMOS 晶体管M35的栅极与PMOS晶体管M33的栅极连接，PMOS晶体管M33的栅极和漏极连接，PMOS 晶体管M33的漏极与NMOS晶体管M31的漏极连接，NMOS晶体管M31的源极与NMOS晶体管M3tl 的漏极连接，NMOS晶体管M3tl的源极接地；PMOS晶体管M34的栅极与PMOS晶体管M36的栅极连接，PMOS晶体管M34的栅极和漏极连接，PMOS晶体管M34的漏极与NMOS晶体管M32的漏极连接，NMOS晶体管M32的源极与NMOS晶体管M3tl的漏极连接；PMOS晶体管Msi的漏极与NMOS 晶体管M38的漏极连接，NMOS晶体管M38的漏极与栅极连接，NMOS晶体管M38的源极接地；
NMOS晶体管M31和NMOS晶体管M32的栅极作为限幅放大器的输入端，NMOS晶体管 M37和NMOS晶体管M37的漏极作为限幅放大器的输出端。
在一个示例中，全波整流器包括NMOS晶体管M42、M43、M45、M41、M44、M46和PMOS晶体管 M47、M48、M49、M410 ；
电源电压接PMOS晶体管M47、M48, M49, M410的源极；
PMOS晶体管M47的栅极和漏极连接，PMOS晶体管M47的漏极分别与NMOS晶体管M41 的漏极和NMOS晶体管M43的漏极连接，NMOS晶体管M41的源极分别与NMOS晶体管M46的漏极和NMOS晶体管M44的源极连接，偏置电压Vb接NMOS晶体管M46和NMOS晶体管M45的栅极，NMOS晶体管M46和NMOS晶体管M45的源极接地；NMOS晶体管M41的栅极与NMOS晶体管 M42的栅极连接；
PMOS晶体管M48的栅极和PMOS晶体管M47的栅极连接，PMOS晶体管M48的漏极分别与NMOS晶体管M42的漏极、NMOS晶体管M44的漏极以及PMOS晶体管M49的漏极连接；NMOS晶体管M42的源极与NMOS晶体管M45的漏极连接，NMOS晶体管M43的源极与NMOS晶体管M45 的漏极连接，NMOS晶体管M43的栅极与NMOS晶体管M44的栅极连接；
PMOS晶体管M49的漏极和栅极连接，PMOS晶体管M49的栅极和PMOS晶体管M41tl的栅极连接；
NMOS晶体管M41的栅极和NMOS晶体管M44的栅极作为全波整流器的输入端，PMOS 晶体管M41tl的漏极作为全波整流器的输出端。
在一个示例中，输出缓冲器包括NMOS晶体管M51、M52、M57、M55、M56、PMOS晶体管M53、 M54以及电阻R^R2 ；
电源电压接PMOS晶体管M53、M54的源极；
PMOS晶体管M53和PMOS晶体管M54的栅极连接，PMOS晶体管M53的漏极经电阻R1 与PMOS晶体管M53的栅极连接，PMOS晶体管M54的漏极经电阻&与PMOS晶体管M54的栅极连接；
PMOS晶体管M53的漏极与NMOS晶体管M51和NMOS晶体管M55的漏极连接，NMOS晶体管M51的源极与NMOS晶体管M57的漏极连接，NMOS晶体管M57的源极接地，偏置电压接NMOS 晶体管M57的栅极；PMOS晶体管M54的漏极与NMOS晶体管M52和NMOS晶体管M56的漏极连接，NMOS晶体管M52的源极与NMOS晶体管M57的漏极连接；
NMOS晶体管M55的漏极和栅极连接，NMOS晶体管M55的源极接地；NMOS晶体管M56 的漏极和栅极连接，NMOS晶体管M56的源极接地；
NMOS晶体管M51和NMOS晶体管M52的栅极作为输出缓冲器的输入端，NMOS晶体管 M51和NMOS晶体管M52的漏极作为输出缓冲器的输出端。
在一个示例中，直流失调提取电路包括跨导放大器Gml、Gm2和电容，跨导放大器Gml 和跨导放大器Gm2的输出端之间连接电容。
在一个示例中，跨导放大器Gml、Gm2包括电流源Ikef、匪OS晶体管M61、M64-M67、Mr^Mm 以及 PMOS 晶体管 M62、M63、M68、M69 ；
电压电源接PMOS晶体管M62、M63、M68, M69的源极；
电流源Ikef的输出端接NMOS晶体管M61的漏极，NMOS晶体管M61的漏极和栅极连接，NMOS晶体管M61的源极接地；NMOS晶体管M61的栅极与NMOS晶体管Mri的栅极连接，NMOS 晶体管Mrl的源极接地，NMOS晶体管Mrl的漏极与PMOS晶体管M62的漏极连接，PMOS晶体管 M62的漏极和栅极连接，PMOS晶体管M62的栅极与PMOS晶体管M63的栅极连接，PMOS晶体管 M63的漏极与NMOS晶体管M64的漏极连接，NMOS晶体管M64的栅极与漏极连接，NMOS晶体管 M64的源极接地，NMOS晶体管M64的栅极与NMOS晶体管M65的栅极连接，NMOS晶体管M65的漏极分别与NMOS晶体管M66的源极和NMOS晶体管M67的源极连接；
PMOS晶体管M68的漏极和栅极连接，PMOS晶体管M68的栅极与PMOS晶体管M69的栅极连接，PMOS晶体管M68的漏极与NMOS晶体管M66的漏极连接，NMOS晶体管M67的栅极与漏极连接；
NMOS晶体管Mrt-Mm与NMOS晶体管Mri并联，NMOS晶体管Mrt-Mm通过传输门控制。
在一个示例中，NMOS晶体管Mrt-Mm的栅极与NMOS晶体管Mri的栅极之间连接有第一传输门，NMOS晶体管Mrt-Mm的栅极与地之间接有第二传输门，第一传输门的控制信号和第二传输门的控制信号反相。
在一个示例中，第一传输门的控制信号或第二传输门的控制信号由控制字经串联的第一反相器和第二反相器产生。
在一个示例中，全波整流器的输出端经并联的电阻和电容接地。
本发明的RSSI电路占用版图面积小，工作稳定可靠，能够同时应用于低中频和零中频的接收机，尤其适用于零中频应用；直流失调消除电路可以通过控制字配置，极大减小了工艺的波动给电路性能带来的影响，从而使电路能够使用稳定性较差，波动较大的工艺进行生产。同时，在放大链路的不同增益下，均能够实现稳定的下截止频率，从而使电路消除直流失调的时间保持稳定。由基准电流为所有子模块提供偏置，通过切换电流偏置的大小，实现直流失调消除电路的可配置，容易与其他电路集成，工作稳定可靠。限幅放大器采用电流镜形式的增益单元，使增益只与晶体管尺寸有关，极大减小了工艺偏差的影响。输出缓冲器采用简单电阻共模反馈稳定输出直流电平，电路结构简单，工作可靠，功耗较小。 RSSI电路具有外围器件少，低成本，低功耗，高集成度，检测动态范围大，线性度好等特点， 可广泛应用于无线通信，光纤通信等各种需要检测接收信号强度的接收机中。
图1为本发明实施例的全集成RSSI主体电路的构成框图2为本发明实施例的减法器的电路原理图3为本发明实施例的限幅放大器的电路原理图4为本发明实施例的全波整流器的电路原理图5为本发明实施例的输出缓冲器的电路原理图6a为本发明实施例的可配置的直流失调提取电路的构成框图6b为本发明实施例的可配置的跨导放大器的电路原理图6c为本发明实施例的控制信号生成的原理图7为本发明实施例的RSSI电路的带宽和增益特性曲线图8为本发明实施例的RSSI电路的输出电压随输入功率的线性变化关系示意图。
具体实施方式
图1为本发明实施例的RSSI主体电路的构成框图。中频输入通过减法器的一组输入，送入限幅放大器链，限幅放大器链的输出连接输出缓冲器，同时连接可配置的直流失调提取电路的输入；限幅放大器链的每一级的输入和输出缓冲器的输入均连接一个全波整流器的输入，全波整流器的输出经过电流求和，在外接的电阻和电容组成的低通滤波器上， 得到指示输入信号幅度的RSSI输出电压；输出缓冲器输出经过放大的中频信号，供后级电路处理；可配置的直流失调提取电路提取输出信号的直流分量，送入减法器的另一组输入， 从而将直流失调从输入信号中减去。可配置的直流失调提取电路和减法器一起构成了 RSSI 电路的直流失调消除电路。
图2为本发明实施例的减法器的电路原理图。NMOS晶体管Mp M2为输入差分对， 输入信号的两端vinp、vinn接NMOS晶体管Mp M2的栅极，Mt^ Mo2为直流失调输入差分对， 两组输入管的漏端采用交叉连接结构，实现输入信号相减的功能。PMOS晶体管M3、M4由电压Vbp偏置，PMOS晶体管M3、M4的源极接电源Vdd，为电路提供电流源，NMOS晶体管M7、M8为两组差分对的尾电流源。NMOS晶体管M5、M6为二极管连接的负载管。减法器的增益设置在大约OdB。减法器的输出信号Voutn、Voutp接入限幅放大器链的输入端。图3为本发明实施例的限幅放大器的电路原理图。NMOS晶体管M3(1、M31 > M32构成输入差分对，输入信号的两端Vinp3、Virm3接NMOS晶体管M31、M%的栅极，PMOS晶体管M33、 M35和PMOS晶体管M34> M36构成1 1的电流镜结构，PMOS晶体管M35> M36的漏极输出信号 Voutp3,Voutn3, NMOS晶体管M37、M38为二极管连接的负载管。这样输入管和负载管具有相同的偏置电流，限幅放大器的增益为=(1)
gmi W I L\可见，增益只与晶体管尺寸的比值相关，从而极大减小了工艺角偏差对电路性能的影响。图4为本发明实施例的全波整流器的电路原理图。电路采用非平衡的源极耦合对结构，由NMOS晶体管M42、M43> M45和NMOS晶体管M41、M44, M46两对非平衡差分输入对管组成，输入信号Vinp4、Virm4接NMOS晶体管M41、M44的栅极。NMOS晶体管M42、M44的尺寸选为 NMOS晶体管M41、M43的K倍(K为整数)。PMOS晶体管M47、M48和PMOS晶体管M49、M410分别为两组电流镜，PMOS晶体管M41tl的漏极作为输出端输出电流lout。这样，NMOS晶体管M42和 NMOS晶体管M44的电流之和减去NMOS晶体管M41和NMOS晶体管M43的电流之和就得到了全波整流器的电流输出。当输入在一定范围内时，输出电流与输入电压就得到近似的对数关系。通过调整K值可以调整输出与输入成对数关系的范围。图5为本发明实施例的输出缓冲器的电路原理图。NMOS晶体管M51、M52, M57构成输入差分对，PMOS晶体管M53、M54为电流源，NMOS晶体管M55、M56构成二极管连接的负载管。 电阻队与电阻&为共模反馈电阻，稳定输出共模电平。输入信号的两端Vinp_buf、Vinn_ buf接NMOS晶体管M51、M52的栅极，PMOS晶体管M53、M54的漏极输出信号Von_buf、Vop_buf。图6a为本发明实施例的可配置的直流失调提取电路的构成框图。输出缓冲器的输入VinpJxif和VirmJxif分别通过低通滤波器，提取到输出信号的直流失调分量，分别为 Vosp和Vosn，送入减法器的一组输入，将直流失调从RSSI的输入信号中减去。低通滤波器由等效为大电阻的跨导放大器Gml或Gm2和跨接在输出端的电容Ctl组成。跨导放大器的跨导可以通过控制字进行配置，从而调整等效大电阻的值。输出端跨接电容的结构可以用较小的电容实现较好的滤波效果。最终，C0取40pF，由nmos管电容实现，占用较小的版图面积，同时实现了较好的仿真结果。图6b为本发明实施例的可配置的跨导放大器的电路原理图。NMOS晶体管M65 M67, PMOS晶体管M68 M69组成单位增益结构的跨导放大器，其偏置电流通过基准电流Ikef 镜像得到。调整偏置电流的值即可改变跨导放大器的跨导，从而改变限幅放大器的下截止频率的值。NMOS晶体管M61、Mri和PMOS晶体管M62、M63以及NMOS晶体管M64、M65分别组成电流镜，将基准电流镜像作为合适的偏置电流。图中示出了通过控制字配置偏置电流大小的方法。添加NMOS晶体管M^-Mm和NMOS晶体管Mrl并联，NMOS晶体管MyMm的栅极由η 位控制字通过传输门控制，或者接地或者接NMOS晶体管Mrl的栅极。当NMOS晶体管My Mm的其中某些管子的栅极接到Mri的栅极时，就和Mri—起，构成了 M61电流的镜像结构，从而改变了跨导放大器的偏置电流。图6c为本发明实施例的控制信号生成的原理图。每位控制字都通过两个串联的反相器，分别生成两个反相的控制信号，接到图6b中的传输门的控制端，控制MyMm的栅极接地或者接Mri的栅极。以1为控制字Sl为例，当Sl为高电平时，Vbu为低电平，而Vbhi为高电平，这样图6b中传输门TGl关断，而TG1，开启，这样，M,2 的栅极接到Mrl的栅极，Mri和Mrt组成并联结构，为跨导放大器提供较大的偏置电流。当Sl 为低电平时，Vbu为高电平，而Vbhi为低电平，这样图6b中传输门TG1，关断，而TGl开启，这样，Mr2的栅极接到地电位，只有Mri接入电路，为跨导放大器提供较小的偏置电流。图示了反相器INV1、INV11以及INVn、INVnl，反相器INVl的输出端经电阻Rfdi输出控制信号Vbu， 并与反相器INVll连接，反相器INVll经电阻Rfd2生成控制信号Vbhi ；反相器INVn的输出端经电阻Rron输出控制信号Vbui，并与反相器INVnl连接，反相器INVnl经电阻Rronl生成控制
Vbhii0图7为本发明实施例的RSSI电路的带宽和增益特性曲线图。以1位的控制字Sl 为例，Sl = 0表示低电平，而Sl = 1表示高电平，可以看到，增益为89dB，Sl = 0时，下截止频率为18KHz，上截止频率为233MHz。当Sl = 1时，Mrl并联接入电路，使跨导放大器的微电流增大，从而使等效的大电阻减小，因此，下截止频率提高到34KHz。进一步推论，通过将Mr管均分成MyMm,由η位控制字控制对应镜像管的导通和关断，可以得到更大和更精细的下截止频率调节范围。图8为本发明实施例的RSSI电路的输出电压随输入功率的线性变化关系示意图。 由图8可以看到，在RSSI输入信号从-85 -5dBm变化时，输出电压从1. 46V线性下降到 0. 34V，实现了大约了 SOdB的线性检测范围。以上所述仅为本发明的优选实施方式，但本发明保护范围并不局限于此。任何本领域的技术人员在本发明公开的技术范围内，均可对其进行适当的改变或变化，而这种改变或变化都应涵盖在本发明的保护范围之内。
权利要求
1.一种可配置的接收信号强度指示电路，其特征在于，包括减法器、限幅放大器链、全波整流器、输出缓冲器以及直流失调提取电路；所述直流失调提取电路用于提取直流失调电压；所述减法器用于将输入的中频信号和直流失调电压相减，并将得到的信号分别输出至所述限幅放大器链和全波整流器；所述限幅放大器链中的每一个限幅放大器的输出信号均输入全波整流器；所述限幅放大器链的输出信号分别输入所述直流失调提取电路和输出缓冲器；所述输出缓冲器输出中频信号，所述全波整流器输出接收信号强度指示信号。
2.如权利要求1所述的接收信号强度指示电路，其特征在于，所述减法器包括NMOS晶体管(M1、M2、M5-M8、M01、M02)和 PMOS 晶体管(M3、M4)；电源电压接PMOS晶体管(M3)和PMOS晶体管(M4)的源极，PMOS晶体管(M3)和PMOS晶体管(M4)的栅极接偏置电压(Vbp)，PM0S晶体管(M3)的漏极与NMOS晶体管(M1)的漏极连接， PMOS晶体管(M4)的漏极与NMOS晶体管(M2)的漏极连接，NMOS晶体管(M1)和NMOS晶体管 (M2)的源极接NMOS晶体管(M7)的漏极，NMOS晶体管(M7)的源极接地，NMOS晶体管(M7)和 NMOS晶体管(M8)的栅极接偏置电压(Vbn)，NMOS晶体管(M8)的源极接地，NMOS晶体管(Mtjl) 和NMOS晶体管(M。2)的源极接NMOS晶体管(M8)的漏极，NMOS晶体管(Mtjl)的漏极接NMOS 晶体管(M5)的漏极，NMOS晶体管(M5)的漏极和栅极连接，NMOS晶体管(M。2)的漏极接NMOS 晶体管(M6)的漏极，NMOS晶体管(M6)的漏极和栅极连接；NMOS晶体管％)和NMOS晶体管(M2)的栅极作为中频信号的输入端，NMOS晶体管(Mtjl) 和NMOS晶体管(M。2)的栅极作为直流失调电压的输入端，NMOS晶体管(M1)和NMOS晶体管 (M2)的漏极作为减法器的输出端。
3.如权利要求1所述的接收信号强度指示电路，其特征在于，所述限幅放大器包括匪OS 晶体管(M3tl、M31、M32、M37、M38)以及 PMOS 晶体管(M33、M35、M34、M36)；电源电压接PMOS晶体管(M33、M35、M34、M36)的源极，PMOS晶体管(M35)的漏极与NMOS晶体管(M37)的漏极连接，NMOS晶体管(M37)的漏极与栅极连接，NMOS晶体管(M37)的源极接地； PMOS晶体管(M35)的栅极与PMOS晶体管(M33)的栅极连接，PMOS晶体管(M33)的栅极和漏极连接，PMOS晶体管(M33)的漏极与NMOS晶体管(M31)的漏极连接，NMOS晶体管(M31)的源极与NMOS晶体管(M3tl)的漏极连接，NMOS晶体管(M3tl)的源极接地；PMOS晶体管(M34)的栅极与PMOS晶体管(Msi)的栅极连接，PMOS晶体管(M34)的栅极和漏极连接，PMOS晶体管(M34) 的漏极与NMOS晶体管(M32)的漏极连接，NMOS晶体管(M32)的源极与NMOS晶体管(M3tl)的漏极连接；PMOS晶体管(Msi)的漏极与NMOS晶体管(M38)的漏极连接，NMOS晶体管(Msb)的漏极与栅极连接，NMOS晶体管(Msb)的源极接地；NMOS晶体管(M31)和NMOS晶体管(M32)的栅极作为限幅放大器的输入端，NMOS晶体管 (M37)和NMOS晶体管(M37)的漏极作为限幅放大器的输出端。
4.如权利要求1所述的接收信号强度指示电路，其特征在于，所述全波整流器包括匪OS 晶体管(M42、M43、M45、M41、M44、M46)和 PMOS 晶体管(M47、M48、M49、M410)；电源电压接PMOS晶体管(M47、M48、M49、M41tl)的源极；PMOS晶体管(M47)的栅极和漏极连接，PMOS晶体管(M47)的漏极分别与NMOS晶体管(M41) 的漏极和NMOS晶体管(M43)的漏极连接，NMOS晶体管(M41)的源极分别与NMOS晶体管(M46)的漏极和NMOS晶体管(M44)的源极连接，偏置电压(Vb)接NMOS晶体管(M46)和NMOS晶体管 (M45)的栅极，NMOS晶体管(M46)和NMOS晶体管(M45)的源极接地；NMOS晶体管(M41)的栅极与NMOS晶体管(M42)的栅极连接；PMOS晶体管(M48)的栅极和PMOS晶体管(M47)的栅极连接，PMOS晶体管(M48)的漏极分别与NMOS晶体管(M42)的漏极、NMOS晶体管(M44)的漏极以及PMOS晶体管(M49)的漏极连接；NMOS晶体管(M42)的源极与NMOS晶体管(M45)的漏极连接，NMOS晶体管(M43)的源极与 NMOS晶体管(M45)的漏极连接，NMOS晶体管(M43)的栅极与NMOS晶体管(M44)的栅极连接；PMOS晶体管(M49)的漏极和栅极连接，PMOS晶体管(M49)的栅极和PMOS晶体管(M41tl)的栅极连接；NMOS晶体管(M41)的栅极和NMOS晶体管(M44)的栅极作为全波整流器的输入端，PMOS 晶体管(M41tl)的漏极作为全波整流器的输出端。
5.如权利要求1所述的接收信号强度指示电路，其特征在于，所述输出缓冲器包括 NMOS 晶体管(M51、M52、M57、M55、M56)、PMOS 晶体管(M53、M54)以及电阻(R1J2)；电源电压接PMOS晶体管(M53、M54)的源极；PMOS晶体管(M53)和PMOS晶体管(M54)的栅极连接，PMOS晶体管(M53)的漏极经电阻 (R1)与PMOS晶体管(M53)的栅极连接，PMOS晶体管(M54)的漏极经电阻( )与PMOS晶体管 (M54)的栅极连接；PMOS晶体管(M53)的漏极与NMOS晶体管(M51)和NMOS晶体管(M55)的漏极连接，NMOS 晶体管(M51)的源极与NMOS晶体管(M57)的漏极连接，NMOS晶体管(M57)的源极接地，偏置电压接NMOS晶体管(M57)的栅极；PMOS晶体管(M54)的漏极与NMOS晶体管(M52)和NMOS晶体管(M56)的漏极连接，NMOS晶体管(M52)的源极与NMOS晶体管(M57)的漏极连接；NMOS晶体管(M55)的漏极和栅极连接，NMOS晶体管(M55)的源极接地；NMOS晶体管(M56) 的漏极和栅极连接，NMOS晶体管(M56)的源极接地；NMOS晶体管(M51)和NMOS晶体管(M52)的栅极作为输出缓冲器的输入端，NMOS晶体管 (M51)和NMOS晶体管(M52)的漏极作为输出缓冲器的输出端。
6.如权利要求1所述的接收信号强度指示电路，其特征在于，所述直流失调提取电路包括跨导放大器(Gml、Gffl2)和电容，跨导放大器(Gml)和跨导放大器(Gm2)的输出端之间连接电容。
7.如权利要求6所述的接收信号强度指示电路，其特征在于，所述跨导放大器(Gml、Gm2) 包括电流源(IKEF)、NMOS 晶体管(M61、M64-M67、Mrl-Mrn)以及 PMOS 晶体管(M62、M63> M68, M69)；电压电源接PMOS晶体管(M62、M63、M68、M69)的源极；电流源(Ikef)的输出端接NMOS晶体管(M61)的漏极，NMOS晶体管(M61)的漏极和栅极连接，NMOS晶体管(M61)的源极接地；NMOS晶体管(M61)的栅极与NMOS晶体管(Mri)的栅极连接，NMOS晶体管(Mri)的源极接地，NMOS晶体管(Mri)的漏极与PMOS晶体管(M62)的漏极连接，PMOS晶体管(M62)的漏极和栅极连接，PMOS晶体管(M62)的栅极与PMOS晶体管(M63)的栅极连接，PMOS晶体管(M63)的漏极与NMOS晶体管(M64)的漏极连接，NMOS晶体管(M64)的栅极与漏极连接，NMOS晶体管(M64)的源极接地，NMOS晶体管(M64)的栅极与NMOS晶体管 (M65)的栅极连接，NMOS晶体管(M65)的漏极分别与NMOS晶体管(M66)的源极和NMOS晶体管 (M67)的源极连接；PMOS晶体管(M68)的漏极和栅极连接，PMOS晶体管(M68)的栅极与PMOS晶体管(M69)的栅极连接，PMOS晶体管(M68)的漏极与NMOS晶体管(Mfi6)的漏极连接，NMOS晶体管(M67)的栅极与漏极连接；NMOS晶体管(Mr2-Mm)与NMOS晶体管(Mrl)并联，NMOS晶体管(Mr2-Mm)通过传输门控制。
8.如权利要求7所述的接收信号强度指示电路，其特征在于，所述NMOS晶体管 (Mr2-Mrn)的栅极与NMOS晶体管(Mri)的栅极之间连接有第一传输门，NMOS晶体管(Mrt-Mm) 的栅极与地之间接有第二传输门，所述第一传输门的控制信号和第二传输门的控制信号反相。
9.如权利要求8所述的接收信号强度指示电路，其特征在于，所述第一传输门的控制信号或第二传输门的控制信号由控制字经串联的第一反相器和第二反相器产生。
10.如权利要求4所述的接收信号强度指示电路，其特征在于，所述全波整流器的输出端经并联的电阻和电容接地。
全文摘要
本发明公开了一种可配置的接收信号强度指示电路，属于集成电路技术领域。所述电路包括减法器、限幅放大器链、全波整流器、输出缓冲器以及直流失调提取电路；直流失调提取电路用于提取直流失调电压；减法器用于将输入的中频信号和直流失调电压相减，并将得到的信号分别输出至限幅放大器链和全波整流器；限幅放大器链中的每一个限幅放大器的输出信号均输入全波整流器；限幅放大器链的输出信号分别输入直流失调提取电路和输出缓冲器；输出缓冲器输出中频信号，全波整流器输出接收信号强度指示信号。本发明的可配置的接收信号强度指示电路占用版图面积小，工作稳定可靠，能够同时应用于低中频和零中频的接收机，尤其适用于零中频应用。
文档编号H04B17/00GK102497216SQ20111039648
公开日2012年6月13日 申请日期2011年12月2日 优先权日2011年12月2日
发明者张海英, 武振宇 申请人:中国科学院微电子研究所