专利名称：光纤单向导入设备的嵌入式模块的制作方法
技术领域：
本实用新型涉及一种单向导入设备领域，更为具体地讲，本实用新型是一种进行 数据单向传递的文件传输的配套器件，尤其是指光纤单向导入设备的嵌入式模块，在国际 专利分类表中本实用新型应该分为G部或者H部。
背景技术：
随着计算机技术和可移动存储技术的不断发展，特别是闪存技术的飞速发展，各 种USB存储设备出现在人们的日常工作和生活中，给人们带来了极大的方便。但随之而来 的安全问题也日益增多，利用摆渡技术，通过USB存储设备窃取用户隐私数据的事件频频 发生，当涉及到国家、单位、个人等重大机密时会带来不可估量的损失。
发明内容本实用新型目的在于针对已有技术的不足，提供一个用于解决涉密计算机中数 据安全传输问题的配套技术方案，具体地讲是提供一个光纤单向导入设备的嵌入式模块， 实现计算机中文件的单向传输，从根本上解决了涉密数据通过USB存储设备被窃取的问题。本实用新型的目的是通过下述技术方案实现的所述的嵌入式模块包括ARM处理器、RAM内存、Flash闪存、USB接口和LAN网络模 块；所述的RAM内存与所述的ARM处理器相互连接，所述的Flash闪存与所述的ARM 处理器相互连接，所述的USB接口与所述的ARM处理器相互连接，所述的LAN网络模块与所 述的ARM处理器相互连接；所述的LAN网络模块包括LAN网卡和第一网络变压器；所述的LAN网卡和所述的第一网络变压器相互连接。由于本实用新型采用了上述的技术方案，利用本实用新型读取USB存储设备中的 数据，然后配合光纤单向导入设备，通过其光纤单向传输模块和USBtoLAN转换模块，将数 据发送至客户端计算机，由于不存在由客户端计算机到嵌入式模块的数据传输途径，因此 客户端计算机数据不会经光纤单向导入设备传输到USB存储设备，从根本上解决了现有技 术所存在的问题。作为光纤单向导入设备的嵌入式模块，本实用新型发挥了关键作用。
以下结合附图对本实用新型进行扼要说明，其中附
图1是本实用新型的方框原理图。附图2是本实用新型的ARM处理器的电路原理图。附图3是本实用新型的RAM内存的电路原理图。附图4是本实用新型的Flash闪存的电路原理图。[0015]附图5是本实用新型的第一 USB接口的具体电路原理图。附图6是本实用新型的第二 USB接口的具体电路原理图。附图7是本实用新型的LAN网络模块的具体电路原理图。
具体实施方式
以下结合附图和实施例对本实用新型进一步说明，其中附图1是本实用新型的方框原理图。从该附图中可以看到所述的嵌入式模块包 括ARM处理器、RAM内存、Flash闪存、USB接口和LAN网络模块；所述的RAM内存与所述的 ARM处理器相互连接，所述的Flash闪存与所述的ARM处理器相互连接，所述的USB接口与 所述的ARM处理器相互连接，所述的LAN网络模块与所述的ARM处理器相互连接；所述的 LAN网络模块包括LAN网卡和第一网络变压器；所述的LAN网卡和所述的第一网络变压器 相互连接。附图2是本实用新型的ARM处理器的电路原理图。该附图是本实用新型有关ARM 处理器的最佳实施例，从本图中可以看到所述的ARM处理器包括集成电路U1、第四晶振 W、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6、第七电 阻R7、第八电阻R8、第九电阻R9、第二十九电容C29、第三十电容C30、第三i^一电容C31、第 三十二电容C32、第三十三电容C33、第三十四电容C34、第四i^一电容C41、第四十三电容 C43、第四十四电容C44、第九十六电容C96、第九十七电容C97、第一开关Si、第二开关S2和 电感L2。所述的集成电路Ul的VDDC0RE接线脚分别连接所述的第三十一电容C31的一端 和1.8V电源端子，所述的第三十一电容C31的另一端接地；所述的集成电路Ul的PLLRCA 接线脚分别连接所述的第二电阻R2的一端和所述的第三十电容C30的一端，所述的第二电 阻R2的另一端连接所述的接第二十九电容以9的一端，所述的接第二十九电容以9的另一 端接地，所述的第三十电容C30的另一端接地；所述的集成电路Ul的VDDPLLB和VDDPLLA 接线脚都连接所述的第三十四电容C34的一端和1.8V电源端子，所述的第三十四电容C34 另一端接地；所述的集成电路Ul的XOUT接线脚连接所述的第三电阻R3的一端，所述的第 三电阻R3的另一端分别连接所述的第四晶振W的一端和所述的第三十二电容C32的一 端，所述的第四晶振W的另一端分别连接所述的第三十三电容C33的一端和所述的第四电 阻R4的一端，所述的第三十三电容C33的另一端和所述的第三十二电容C32另一端均接 地，所述的第四电阻R4另一端连接所述的集成电路Ul的XIN接线脚；所述的集成电路Ul 的OSCSEL接线脚连接所述的第五电阻R5的一端，所述的第五电阻R5的另一端接地；所述 的集成电路Ul的VDDBU接线脚连接1. 8V电源端子；所述的集成电路Ul的GNDBU接线脚接 地；所述的集成电路Ul的AGAND接线脚分别连接所述的第四十三电容C43的一端、所述的 第九十六C96电容的一端和所述的第九电阻R9的一端，所述的第九电阻R9的另一端接地， 所述的第四十三电容C43的另一端分别连接所述的集成电路Ul的AVDD接线脚、所述的第 九十六电容C96的另一端、所述的电感L2的一端和所述的第八电阻R8的一端，所述的电感 L2的另一端分别连接所述的第四十四电容C44的一端、所述的第九十七电容C97的一端和 所述的3. 3V电源端子，所述的第四十四电容C44的另一端和所述的第九十七电容C97的另 一端相连并接地，所述的第八电阻R8的另一端分别连接所述的集成电路Ul的VREFP接线脚和所述的第四十一电容C41的一端，所述的第四十一电容C41的另一端接地；所述的集成 电路Ul的TST接线脚连接连接所述的第七电阻R7的一端，所述的第七电阻R7的另一端接 地，所述的集成电路Ul的BMS接线脚分别连接所述的第六电阻R6的一端和第二开关S2的 一端，所述的第六电阻R6的另一端连接3. 3V电源端子，所述的第二开关S2的另一端接地； 所述的集成电路Ul的NRST接线脚连接所述的第一电阻Rl的一端，所述的第一电阻Rl的 另一端连接所述的第一开关Sl的一端，所述的第一开关Sl的另一端接地；所述的集成电路 Ul的GND接线脚分别接地；所述的集成电路Ul的VDDIOM、VDDI0P0和VDDI0P1接线脚分别 连接3. 3V电源端子。附图3是本实用新型的RAM内存的电路原理图。该附图是本实用新型有关RAM 内存的最佳实施例，从本图中可以看到所述的RAM电路内存包括集成电路TO和U7、第 八十七电阻R87、第八十八电阻R88、第九十二电阻R92、第九十三电阻R93、第三十五电容 C35、第三十六电容C36、第三十七电容C37、第三十八电容C38、第三十九电容C39、第四十 电容C40、第四十二电容C42、第四十五电容C45、第四十六电容C46、第四十七电容C47、第 四十八电容C48、第四十九电容C49、第五十电容C50、第五i^一电容C51。所述的集成电路TO的"^接线脚分别连接所述的第八十八电阻R88和第八十七电 阻R87的一端，所述的第八十八电阻R88的另一端连接3. 3V电源端子，所述的第八十七电 阻R87的另一端连接SDCS端口 ；所述的第三十五电容C35、第三十六电容C36、第三十七电 容C37、第三十八电容C38、第三十九电容C39、第四十电容C40、第四十二电容C42的一端连 接3. 3V电源端子和所述的集成电路TO的VDD和VDDQ接线脚，所述的第三十五电容C35、第 三十六电容C36、第三十七电容C37、第三十八电容C38、第三十九电容C39、第四十电容C40、 第四十二电容C42的另一端分别接地；所述的集成电路TO的VSS和VSSQ接线脚分别接地； 所述的集成电路 U7 的 A10、BA0、BA1、CKE、CLK、0I^"、和"fl"分别连接 SDA10、BA0、BA1、 SDCKE、SDCK、CAS、RAS、SDWE网络标号；所述的集成电路U7的(^“接线脚分别连接所述的第 九十三电阻R93的一端和第九十二电阻R92的一端，所述的第九十三电阻R93的另一端连 接3. 3V电源端子，所述的第九十二电阻R92的另一端连接SDCS端口 ；所述的第四十五电容 C45、第四十六电容C46、第四十七电容C47、第四十八电容C48、第四十九电容C49、第五十电 容C50和第五十一电容C51的一端分别连接3. 3V电源端子和所述的集成电路U7的VDD和 VDDQ接线脚，所述的第四十五电容C45、第四十六电容C46、第四十七电容C47、第四十八电 容C48、第四十九电容C49、第五十电容C50和第五十一电容C51的另一端分别接地；所述的 集成电路U7的VSS和VSSQ接线脚分别接地。附图4是本实用新型的Flash闪存的电路原理图。该附图是Flash闪存的电路原 理图的最佳实施例，从图中可以看到所述的Flash闪存电路包括集成电路U12、第八十九 电阻R89、第九十电阻R90、第九i^一电阻R91、第七十三电容C73和跳线开关S3。所述的集成电路U12的接线脚连接所述的第八十九电阻R89的一端，所述的第 八十九电阻R89的另一端接3. 3V电源端子；所述的集成电路U12的R/i~接线脚连接所述的 第九十电阻R90的一端，所述的第九十电阻R90的另一端连接3. 3V电源端子；所述的集成 电路U12的“^接线脚分别连接第九十一电阻R91的一端和所述的跳线开关S3的一端，所述 的第九十一电阻R91的另一端连接3. 3V电源端子，所述的跳线开关S3的另一端接地；所述的集成电路U12的PRE接线脚接地；所述的集成电路U12的VCC接线脚分别连接3. 3V电源 端子和第七十三电容C73的一端，所述的第七十三电容C73的另一端接地；所述的集成电路 U12的VSS接线脚接地。附图5和6是本实用新型第一 USB接口和第二 USB接口的具体电路原理图。该图 也是第一 USB接口和第二 USB接口的最佳实施例。从图中也可以看到，其包括第一 USB插 座Jl和第二 USB插座J2、第一磁珠LBl和第二磁珠LB2。所述的第一 USB插座Jl的VCC接线脚连接所述的第一磁珠LBl的一端，所述的第 一磁珠LBl的另一端连接5V电源端子；所述的第一 USB插座Jl的GND接线脚接地；所述的 第二 USB插座J2的VCC接线脚连接所述的第二磁珠LB2的一端，所述的第二磁珠LB2的另 一端连接5V电源端子；所述的第二 USB插座J2的GND接线脚接地。附图7是本实用新型的LAN网络模块的具体电路原理图。该图也是LAN网络模 块的最佳实施例，从图中可以看到所述的LAN网络模块包括集成电路U2、第一晶振Y1、第 十二电阻R12、第十电阻R10、第i^一电阻R11、第十三电阻R13、第十四电阻R14、第十五电阻 R15、第十六电阻R16、第十七电阻R17、第十八电阻R18、第十九电阻R19、第二十电阻R20和 第二i^一电阻R21、阻排RP1、第一电容Cl、第二电容C2、第三电容C3、第四电容C4、第五电 容C5、第六电容C6、第七电容C7、第八电容C8、第九电容C9、第十电容C10、第i^一电容C11、 第十二电容C12、第九十四电容C94、第九十五电容C95、电感Li、第一发光二极管D1、第二发 光二极管D2和第1网络变压器Tl ；所述的第一晶振Yl的一端分别连接所述的集成电路U2的REF_CLK/XT2接线脚 和所述的第四电容C4的一端，所述的第四电容C4的另一端接地，所述的第一晶振Yl的另 一端分别连接所述的集成电路U2的XTl接线脚和所述的第五电容C5的一端，所述的第五 电容C5的另一端接地；所述的第十二电阻R12的一端连接所述的集成电路U2的C0L/RMII 接线脚，其另一端连接3. 3V电源端子；所述的第十电阻RlO的一端连接所述的集成电路U2 的MDINTR接线脚，所述的第十电阻RlO的另一端连接3. 3V电源端子；所述的第十一电阻 Rll的一端连所述的第十一电阻Rll的一端连接所述的集成电路U2的DISMDIX接线脚，所 述的第十一电阻Rll的另一端连接3. 3V电源端子；所述的第一电容Cl、第二电容C2和第 三电容C3的一端分别连接3. 3V电源端子和所述的集成电路U2的DVDD接线脚，所述的第 一电容Cl、第二电容C2和第三电容C3的另一端分别接地；所述的集成电路U2的DGND接 线脚和PWRDWN接线脚分别接地；所述的集成电路U2的TX+接线脚分别连接所述的第十七 电阻R17的一端和第1网络变压器Tl的1接线脚，所述的第十七电阻R17的另一端分别连 接第十六电阻R16的一端和第十一电容Cll的一端，所述的第十一电容Cll的另一端接地； 所述的第十六电阻R16的另一端分别连接所述的集成电路U2的TX-接线脚和第1网络变 压器Tl的3接线脚；所述的集成电路U2的接线脚RX+分别连接所述的第十五电阻R15的 一端和所述的第1网络变压器Tl的6接线脚，所述的第十五电阻R15的另一端分别连接所 述的第十四电阻R14的一端和所述的第九电容C9的一端，所述的第九电容C9的另一端接 地，所述的第十四电阻R14的另一端分别连接所述的集成电路U2的RX-接线脚和第1网络 变压器Tl的8接线脚；所述的第1网络变压器Tl的15接线脚连接所述的第二十电阻R20 的一端，所述的第二十电阻R20的另一端分别连接所述的第二十一电阻R21 —端和所述的 第十二电容C12的一端，所述的第二十一电阻R21另一端连接所述的第1网络变压器Tl的
910接线脚，所述的第十二电容C12的另一端接地；所述的集成电路U2的AVDDR接线脚分别 连接所述的第六电容C6、第七电容C7、第九十四电容C94的一端和所述的电感Ll的一端， 所述的第六电容C6、第七电容C7、第九十四电容C94的另一端均接地，所述的电感Ll的另 一端分别连接所述的第九十五电容C95的一端和3. 3V电源端子，所述的第九十五电容C95 的另一端接地；所述的集成电路U2的AVDDT接线脚分别连接所述的第八电容C8的一端和 3. 3V电源端子，所述的第八电容C8的另一端接地；所述的集成电路U2的AGND接线脚接地； 所述的第十三电阻R13的两端分别连接所述的集成电路U2的BGRESG和BGRES接线脚；所述 的集成电路U2的LEDM0DE接线脚连接所述的排阻RPl的1脚；所述的排阻RPl的2、4和6 脚分别连接3. 3V电源端子，其3脚分别连接所述的集成电路U2的LED1/0P1接线脚和所述 的第二发光二极管D2阴极，其5脚连接所述的集成电路U2的LED2/0P2接线脚和和所述的 第一发光二极管Dl阴极，所述的第二发光二极管D2阳极连接所述的第十八电阻R18的一 端，所述的第十八电阻R18的另一端连接3. 3V电源端子，所述的第一发光二极管D 1阳极 连接所述的第十九电阻R19的一端，所述的第十九电阻R19的另一端连接3. 3V电源端子。主要原理为ARM处理器为嵌入式模块的核心，也是本发明的控制中心，负责检测 USB存储设备的接入状态，并读取其指定内容，通过LAN接口将数据发送到指定的IP地址。 RAM内存主要存储运行时需要临时存储的数据，但断电后其中数据也将消失，只适合暂存一 些CPU经常使用的数据Flash闪存为永久性存储器，断电后其中数据不会消失，负责存储运 行时所必须的重要数据以及用户需要保存的数据，但存取速度较慢。USB接口主要为USB存 储设备与ARM处理器之间数据传输提供物理接口，当有USB存储设备接入时，USB总线上将 会有一个电平变化的过程，ARM处理器根据此变化即可检测到USB设备的插拔动作，其包括 USB HOST接口和USB DEVICE接口，所述的HOST接口用于连接USB存储设备，所述的DEVICE 接口主要供调试ARM程序时使用(。LAN网络模块提供网络接口，从USB存储设备读取的数 据将通过该LAN网络模块传输至光纤单向传输模块。当有USB存储设备插入其USB接口时， ARM处理器将检测到此动作并读取其设备信息，并发出控制信号使电源控制模块各部分开 始输出电压，然后告知操作系统根据设备信息加载所需驱动，并读取USB存储设备中数据， 将其暂存在RAM内存中，然后发送至LAN网络模块，最后发送至光纤单向传输模块的第二网 络变压器。本实用新型配合光纤单向导入设备的应用，从根本上解决了涉密数据通过USB存 储设备被窃取的难题，确保了重要信息的安全。
权利要求1.一种光纤单向导入设备的嵌入式模块其特征在于所述的嵌入式模块包括ARM处理器、RAM内存、Flash闪存、USB接口和LAN网络模块； 所述的RAM内存与所述的ARM处理器相互连接，所述的Flash闪存与所述的ARM处理 器相互连接，所述的USB接口与所述的ARM处理器相互连接，所述的LAN网络模块与所述的 ARM处理器相互连接；所述的LAN网络模块包括LAN网卡和第一网络变压器； 所述的LAN网卡和所述的第一网络变压器相互连接。
2.根据权利要求1所述的嵌入式模块，其特征在于所述的ARM处理器包括集成电路U1、第四晶振W、第一电阻R1、第二电阻R2、第三电 阻R3、第四电阻R4、第五电阻R5、第六电阻R6、第七电阻R7、第八电阻R8、第九电阻R9、第 二十九电容C29、第三十电容C30、第三i^一电容C31、第三十二电容C32、第三十三电容C33、 第三十四电容C34、第四i^一电容C41、第四十三电容C43、第四十四电容C44、第九十六电容 C96、第九十七电容C97、第一开关Si、第二开关S2和电感L2 ；所述的集成电路Ul的VDDC0RE 接线脚分别连接所述的第三十一电容C31的一端和1.8V电源端子，所述的第三十一电容 C31的另一端接地；所述的集成电路Ul的PLLRCA接线脚分别连接所述的第二电阻R2的一 端和所述的第三十电容C30的一端，所述的第二电阻R2的另一端连接所述的接第二十九电 容C29的一端，所述的接第二十九电容C29的另一端接地，所述的第三十电容C30的另一端 接地；所述的集成电路Ul的VDDPLLB和VDDPLLA接线脚都连接所述的第三十四电容C34的 一端和1. 8V电源端子，所述的第三十四电容C34另一端接地；所述的集成电路Ul的XOUT 接线脚连接所述的第三电阻R3的一端，所述的第三电阻R3的另一端分别连接所述的第四 晶振W的一端和所述的第三十二电容C32的一端，所述的第四晶振W的另一端分别连接 所述的第三十三电容C33的一端和所述的第四电阻R4的一端，所述的第三十三电容C33的 另一端和所述的第三十二电容C32另一端均接地，所述的第四电阻R4另一端连接所述的集 成电路Ul的XIN接线脚；所述的集成电路Ul的OSCSEL接线脚连接所述的第五电阻R5的 一端，所述的第五电阻R5的另一端接地；所述的集成电路Ul的VDDBU接线脚连接1. 8V电 源端子；所述的集成电路Ul的GNDBU接线脚接地；所述的集成电路Ul的AGAND接线脚分别 连接所述的第四十三电容C43的一端、所述的第九十六C96电容的一端和所述的第九电阻 R9的一端，所述的第九电阻R9的另一端接地，所述的第四十三电容C43的另一端分别连接 所述的集成电路Ul的AVDD接线脚、所述的第九十六电容C96的另一端、所述的电感L2的 一端和所述的第八电阻R8的一端，所述的电感L2的另一端分别连接所述的第四十四电容 C44的一端、所述的第九十七电容C97的一端和所述的3. 3V电源端子，所述的第四十四电容 C44的另一端和所述的第九十七电容C97的另一端相连并接地，所述的第八电阻R8的另一 端分别连接所述的集成电路Ul的VREFP接线脚和所述的第四十一电容C41的一端，所述的 第四十一电容C41的另一端接地；所述的集成电路Ul的TST接线脚连接连接所述的第七电 阻R7的一端，所述的第七电阻R7的另一端接地，所述的集成电路Ul的BMS接线脚分别连 接所述的第六电阻R6的一端和第二开关S2的一端，所述的第六电阻R6的另一端连接3. 3V 电源端子，所述的第二开关S2的另一端接地；所述的集成电路Ul的NRST接线脚连接所述 的第一电阻Rl的一端，所述的第一电阻Rl的另一端连接所述的第一开关Sl的一端，所述 的第一开关Sl的另一端接地；所述的集成电路Ul的GND接线脚分别接地；所述的集成电路Ul的VDDIOM、VDDI0P0和VDDI0P1接线脚分别连接3. 3V电源端子。
3.根据权利要求1所述的嵌入式模块，其特征在于所述的RAM电路内存包括集成电路TO和U7、第八十七电阻R87、第八十八电阻R88、第 九十二电阻R92、第九十三电阻R93、第三十五电容C35、第三十六电容C36、第三十七电容 C37、第三十八电容C38、第三十九电容C39、第四十电容C40、第四十二电容C42、第四十五电 容C45、第四十六电容C46、第四十七电容C47、第四十八电容C48、第四十九电容C49、第五十 电容C50、第五i^一电容C51 ；所述的集成电路U6的接线脚分别连接所述的第八十八电阻R88和第八十七电阻 R87的一端，所述的第八十八电阻R88的另一端连接3. 3V电源端子，所述的第八十七电阻 R87的另一端连接SDCS端口 ；所述的第三十五电容C35、第三十六电容C36、第三十七电容 C37、第三十八电容C38、第三十九电容C39、第四十电容C40、第四十二电容C42的一端连接 3. 3V电源端子和所述的集成电路U6的VDD和VDDQ接线脚，所述的第三十五电容C35、第 三十六电容C36、第三十七电容C37、第三十八电容C38、第三十九电容C39、第四十电容C40、 第四十二电容C42的另一端分别接地；所述的集成电路TO的VSS和VSSQ接线脚分别接地； 所述的集成电路 U7 的 A10、BA0、BA1、CKE、CLK、0I^、和 〖1"分别连接 SDA10、BA0、BA1、 SDCKE、SDCK、CAS、RAS、SDWE网络标号；所述的集成电路U7的Cl接线脚分别连接所述的第 九十三电阻R93的一端和第九十二电阻R92的一端，所述的第九十三电阻R93的另一端连 接3. 3V电源端子，所述的第九十二电阻R92的另一端连接SDCS端口 ；所述的第四十五电容 C45、第四十六电容C46、第四十七电容C47、第四十八电容C48、第四十九电容C49、第五十电 容C50和第五十一电容C51的一端分别连接3. 3V电源端子和所述的集成电路U7的VDD和 VDDQ接线脚，所述的第四十五电容C45、第四十六电容C46、第四十七电容C47、第四十八电 容C48、第四十九电容C49、第五十电容C50和第五十一电容C51的另一端分别接地；所述的 集成电路U7的VSS和VSSQ接线脚分别接地。
4.根据权利要求1所述的嵌入式模块，其特征在于所述的Flash闪存电路包括集成电路U12、第八十九电阻R89、第九十电阻R90、第 Ai电阻R91、第七十三电容C73和跳线开关S3 ；所述的集成电路U12的6F接线脚连接所述的第八十九电阻R89的一端，所述的第 八十九电阻R89的另一端接3. 3V电源端子；所述的集成电路U12的R/Γ接线脚连接所述的 第九十电阻R90的一端，所述的第九十电阻R90的另一端连接3. 3V电源端子；所述的集成 电路U12的而接线脚分别连接第九十一电阻R91的一端和所述的跳线开关S3的一端，所述 的第九十一电阻R91的另一端连接3. 3V电源端子，所述的跳线开关S3的另一端接地；所述 的集成电路U12的PRE接线脚接地；所述的集成电路U12的VCC接线脚分别连接3. 3V电源 端子和第七十三电容C73的一端，所述的第七十三电容C73的另一端接地；所述的集成电路 U12的VSS接线脚接地。
5.根据权利要求1所述的嵌入式模块，其特征在于所述的USB接口电路包括第一 USB插座Jl和第二 USB插座J2、第一磁珠LBl和第二磁 珠 LB2 ；所述的第一 USB插座Jl的VCC接线脚连接所述的第一磁珠LBl的一端，所述的第一磁珠LBl的另一端连接5V电源端子；所述的第一 USB插座Jl的GND接线脚接地；所述的第二 USB插座J2的VCC接线脚连接所述的第二磁珠LB2的一端，所述的第二磁珠LB2的另一端 连接5V电源端子；所述的第二 USB插座J2的GND接线脚接地。
6.根据权利要求1所述的嵌入式模块，其特征在于所述的LAN网铬模块包括集成电路U2、第一晶振Y1、第十二电阻R12、第十电阻R10、第 i^一电阻R11、第十三电阻R13、第十四电阻R14、第十五电阻R15、第十六电阻R16、第十七电 阻R17、第十八电阻R18、第十九电阻R19、第二十电阻R20和第二i^一电阻R21、阻排RP1、 第一电容Cl、第二电容C2、第三电容C3、第四电容C4、第五电容C5、第六电容C6、第七电容 C7、第八电容C8、第九电容C9、第十电容C10、第i^一电容C11、第十二电容C12、第九十四电 容C94、第九十五电容C95、电感Li、第一发光二极管D1、第二发光二极管D2和第1网络变 压器Tl ；所述的第一晶振Yl的一端分别连接所述的集成电路U2的REF_CLK/XT2接线脚和所 述的第四电容C4的一端，所述的第四电容C4的另一端接地，所述的第一晶振Yl的另一端 分别连接所述的集成电路U2的XTl接线脚和所述的第五电容C5的一端，所述的第五电容 C5的另一端接地；所述的第十二电阻R12的一端连接所述的集成电路U2的C0L/RMII接线 脚，其另一端连接3. 3V电源端子；所述的第十电阻RlO的一端连接所述的集成电路U2的 ΜΜΓ接线脚，所述的第十电阻RlO的另一端连接3. 3V电源端子；所述的第十一电阻 Rll的一端连所述的第十一电阻Rll的一端连接所述的集成电路U2的DISMDIX接线脚，所 述的第十一电阻Rll的另一端连接3. 3V电源端子；所述的第一电容Cl、第二电容C2和第 三电容C3的一端分别连接3. 3V电源端子和所述的集成电路U2的DVDD接线脚，所述的第 一电容Cl、第二电容C2和第三电容C3的另一端分别接地；所述的集成电路U2的DGND接 线脚和PWRDWN接线脚分别接地；所述的集成电路U2的TX+接线脚分别连接所述的第十七 电阻R17的一端和第1网络变压器Tl的1接线脚，所述的第十七电阻R17的另一端分别连 接第十六电阻R16的一端和第十一电容Cll的一端，所述的第十一电容Cll的另一端接地； 所述的第十六电阻R16的另一端分别连接所述的集成电路U2的TX-接线脚和第1网络变 压器Tl的3接线脚；所述的集成电路U2的接线脚RX+分别连接所述的第十五电阻R15的 一端和所述的第1网络变压器Tl的6接线脚，所述的第十五电阻R15的另一端分别连接所 述的第十四电阻R14的一端和所述的第九电容C9的一端，所述的第九电容C9的另一端接 地，所述的第十四电阻R14的另一端分别连接所述的集成电路U2的RX-接线脚和第1网络 变压器Tl的8接线脚；所述的第1网络变压器Tl的15接线脚连接所述的第二十电阻R20 的一端，所述的第二十电阻R20的另一端分别连接所述的第二十一电阻R21 —端和所述的 第十二电容C12的一端，所述的第二十一电阻R21另一端连接所述的第1网络变压器Tl的 10接线脚，所述的第十二电容C12的另一端接地；所述的集成电路U2的AVDDR接线脚分别 连接所述的第六电容C6、第七电容C7、第九十四电容C94的一端和所述的电感Ll的一端， 所述的第六电容C6、第七电容C7、第九十四电容C94的另一端均接地，所述的电感Ll的另 一端分别连接所述的第九十五电容C95的一端和3. 3V电源端子，所述的第九十五电容C95 的另一端接地；所述的集成电路U2的AVDDT接线脚分别连接所述的第八电容C8的一端和 3. 3V电源端子，所述的第八电容C8的另一端接地；所述的集成电路U2的AGND接线脚接地； 所述的第十三电阻R13的两端分别连接所述的集成电路U2的BGRESG和BGRES接线脚；所述的集成电路U2的LEDM0DE接线脚连接所述的排阻RPl的1脚；所述的排阻RPl的2、4和 6脚分别连接3. 3V电源端子，其3脚分别连接所述的集成电路U2的LED1/0P1接线脚和所 述的第二发光二极管D2阴极，其5脚连接所述的集成电路U2的LED2/0P2接线脚和和所述 的第一发光二极管Dl阴极，所述的第二发光二极管D2阳极连接所述的第十八电阻R18的 一端，所述的第十八电阻R18的另一端连接3. 3V电源端子，所述的第一发光二极管Dl阳极 连接所述的第十九电阻R19的一端，所述的第十九电阻R19的另一端连接3. 3V电源端子。
专利摘要一种光纤单向导入设备的嵌入式模块，主要特点在于所述的嵌入式模块包括ARM处理器、RAM内存、Flash闪存、USB接口和LAN网络模块；所述的RAM内存与所述的ARM处理器相互连接，所述的Flash闪存与所述的ARM处理器相互连接，所述的USB接口与所述的ARM处理器相互连接，所述的LAN网络模块与所述的ARM处理器相互连接；所述的LAN网络模块包括LAN网卡和第一网络变压器；所述的LAN网卡和所述的第一网络变压器相互连接。本实用新型配合光纤单向导入设备的应用，从根本上解决了涉密数据通过USB存储设备被窃取的难题，确保了重要信息的安全。
文档编号H04L9/00GK201928282SQ20112001171
公开日2011年8月10日 申请日期2011年1月17日 优先权日2011年1月17日
发明者李大东 申请人:李大东